CN1901217A - 一种新型的沟槽结构相变存储器 - Google Patents

一种新型的沟槽结构相变存储器 Download PDF

Info

Publication number
CN1901217A
CN1901217A CN 200610029177 CN200610029177A CN1901217A CN 1901217 A CN1901217 A CN 1901217A CN 200610029177 CN200610029177 CN 200610029177 CN 200610029177 A CN200610029177 A CN 200610029177A CN 1901217 A CN1901217 A CN 1901217A
Authority
CN
China
Prior art keywords
phase
phase change
change material
channel structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610029177
Other languages
English (en)
Other versions
CN100423283C (zh
Inventor
林殷茵
廖菲菲
汤庭鳌
陈邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Silicon Storage Technology Inc
Original Assignee
Fudan University
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Silicon Storage Technology Inc filed Critical Fudan University
Priority to CNB200610029177XA priority Critical patent/CN100423283C/zh
Publication of CN1901217A publication Critical patent/CN1901217A/zh
Application granted granted Critical
Publication of CN100423283C publication Critical patent/CN100423283C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明属微电子技术领域，具体为一种相变存储器件中新的沟槽结构存储单元。该结构的基本特征是：相变材料分布于沟槽侧壁，不同存储单元共用沟槽底部的下电极和与选通管连通的同一个选通管。它利用相变材料自身的厚度来控制接触面积，在一个方向上突破光刻条件的限制达到纳米尺度。本发明的存储器结构可降低操作电流，并可在不占用额外硅片面积的情况下提高存储密度，降低生产成本。

Description

一种新型的沟槽结构相变存储器
技术领域
本发明属于微电子技术领域，具体涉及一种新型的沟槽结构相变存储器。
背景技术
随着便携式电子设备的逐步普及，不挥发存储器的市场越来越大。FLASH是目前不挥发存储器市场的主流，占90％以上。但由于FLASH中用于存储电荷的浮栅不能随着集成电路工艺的发展无限制地减薄，因此无法随工艺技术持续发展。目前一般认为FLASH将很难逾越32nm工艺节点。因此国际上在研发下一代不挥发存储技术上正在进行激烈的竞争。这其中相变存储器(Phase Change Memory，简称PCM)显示出了极大的竞争力，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面都有极大的优越性，被认为是下一代不挥发存储技术市场主流产品最有力的竞争者之一(1)。
相变存储器的基本原理是：硫系化合物材料可以在电信号作用下，在多晶和非晶两相间发生可逆转变，相应地，电阻在低阻和高阻间发生可逆变化，从而可用于信息1或0的存储。硫系化合物材料也常称为相变材料，目前广泛采用的是GeSbTe(GST)化合物或是基于GeSbTe经掺杂后得到的材料。通常使用的相变存储器结构为1T1R结构，其物理结构和电路结构分别如图1a和b所示。目前限制相变存储器真正得到应用的主要问题是，从晶态转换成非晶态所需要的写操作电流太大，导致外围电路过大，因此在功耗和集成密度等方面受到了限制。尽可能减小相变作用面积(active area)是减小写操作电流的主要思路之一。图1所示的结构中，相变作用面积是用作下电极的金属塞与相变材料的接触面积，面积大小是由制备出栓塞图形的光刻技术决定的。
目前国际上，利用减小相变材料和电极接触面积来降低写操作电流的工作主要有：SAMSUNG采用ring type结构，将下电极做成环状(2)；ST公司采用μtrench结构，将电极材料铺于沟槽内(3)。这两种结构都是用接触电极厚度来限制接触面积，来有效降低写电流。
发明内容
本发明的目的在于提出一种新的沟槽结构相变存储器单元，此结构可利用相变材料自身的厚度来限制相变作用面积，因此在厚度方向上可突破光刻条件的限制，降到纳米级别。
本发明提出的沟槽结构的相变存储器，其相变材料分布于沟槽侧壁，沟槽下方是用作下电极的金属塞，金属塞与存储单元选通管相连，不同存储单元共用位于沟槽底部的下电极和与下电极连通的选通管；沟槽侧壁上方为上电极，上电极尺寸则通过光刻条件控制。此结构中，单个存储单元的相变作用面积由相变材料的厚度和上电极的宽度决定。相变材料的厚度可不受光刻条件约束来减小尺寸，因此可利用相变材料自身的厚度来减小相变作用面积，降低写操作电流。经过对其进行热仿真，结果发现，在相同接触面积下，沟槽结构比常规1T1R结构降低24％写操作电流(如图3)。
在沟槽的各边都光刻上电极，一个上电极下面带一个存储单元，故本发明可形成多个存储器单元，个数从1到64。多个相变存储单元共享一个选通管，达到减小存储单元所占面积，提高存储器集成密度的目的。
本发明的制备步骤为：在选通管1一侧上方做出用于连接的金属塞2，然后依次淀积绝缘介质层3和化学机械抛光(CMP)终止层4，在金属塞上面开孔(即凹槽5)，然后往凹槽5内淀积一薄层相变材料6，再往覆盖了相变材料的凹槽中填满绝缘介质7。之后用CMP对器件表面进行抛光，磨去凹槽外多余的相变材料以及绝缘介质。CMP在终止层4停止，最后在器件表面淀积绝缘材料8，在附于凹槽侧壁的相变材料上方刻出电极孔9，沉积金属形成相变电阻的上电极10。
附图说明
图1中(a)、(b)分别为传统相变存储器1T1R存储单元的物理结构和电路示意图。
图2为新型沟槽结构相变存储器单元电路示意图。
图3为模拟新型沟槽结构相变存储器和传统1T1R存储器写电流对比图。
图4为形成MOS管。
图5为形成金属塞。
图6为淀积绝缘介质和CMP终止层材料。
图7在金属塞上开孔。
图8淀积相变材料。
图9淀积绝缘介质。
图10CMP停止于终止层。
图11淀积绝缘介质。
图12上电极开孔。
图13构建上电极。
图14新型沟槽结构相变存储器带两个电极俯视图。
图中标号：1-选通管(MOS管)；2-金属塞(下电极)；3-绝缘介质；4-CMP终止层材料；5-凹槽；6-相变材料；7-绝缘介质；8-绝缘介质；9-上电极开孔；10-上电极
具体实施方式
图3～图12给出了本发明方法的一种具体操作流程图示。下面结合图示进一步介绍这种新型沟槽结构相变存储器单元。其制作步骤如下：
按照0.25μm CMOS工艺制造出MOS选通管，如图4，然后沉积绝缘介质层0.5μmSiO2，刻出直径0.25μm的接触孔，接着往孔里淀积金属钨，形成插塞，如图5。先后淀积0.1μm SiO2绝缘介质层和0.01μm化学机械抛光(CMP)终止层SiN，如图6。再在金属塞上面开孔(即凹槽5)，长宽都为0.25μm，如图7。往凹槽5内淀积一层50nmGST，如图8。再往覆盖了相变材料的凹槽中填满SiO2，如图9。之后用CMP对器件表面进行抛光，磨去凹槽外多余的GST以及SiO2，CMP在终止层SiN停止，如图10。最后器件表面淀积上0.5μmSiO2，如图11，在附于凹槽侧壁的GST上方并刻出直径0.25μm电极孔，如图12。往电极孔里溅射金属，形成相变电阻的上电极接触，如图13。
参考文献：
(1)Stefan Lai，Current status of the phase change memory and its future，in IEEE IEDM2003-255.
(2)Y.J.Song etal.Advanced Ring Type Contact Technology for High DensityPhase Change Memory，Proceedings of ESSDERC，Grenoble，France，2005.
(3)F.Pellzzer etal.Novel μTrench Phase-Change Memory Cell for Embedded andStand-Alone Non-Volatile Memory Applications，Symposium on VLSI Technology Digest ofTechnical Papers，2004，18.
(4)一种提高相变存储器密度的方法及其实现电路  中国专利申请号  200510110252.0，林殷茵  刘欣  丁益青  李莹  汤庭鳌  陈邦明。

Claims (3)

1、一种沟槽结构相变存储器，其特征是：相变材料分布于沟槽侧壁，沟槽下方是用作下电极的金属塞，金属塞与存储单元选通管相连，不同存储单元共用位于沟槽底部的下电极和与下电极连通的选通管；沟槽侧壁上方为上电极，上电极尺寸通过光刻条件控制；单个存储单元的相变作用面积由相变材料的厚度和上电极的宽度决定。
2、根据权利要求1所述的沟槽结构相变存储器，其特征在于利用相变材料自身厚度来控制接触尺寸。
3、根据权利要求1所述的沟槽结构相变存储器，其特征在于在相变材料依附的沟槽侧壁上同时有多个上电极，形成多个存储器单元，个数为1到64。
CNB200610029177XA 2006-07-20 2006-07-20 一种新型的沟槽结构相变存储器 Expired - Fee Related CN100423283C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610029177XA CN100423283C (zh) 2006-07-20 2006-07-20 一种新型的沟槽结构相变存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610029177XA CN100423283C (zh) 2006-07-20 2006-07-20 一种新型的沟槽结构相变存储器

Publications (2)

Publication Number Publication Date
CN1901217A true CN1901217A (zh) 2007-01-24
CN100423283C CN100423283C (zh) 2008-10-01

Family

ID=37657025

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610029177XA Expired - Fee Related CN100423283C (zh) 2006-07-20 2006-07-20 一种新型的沟槽结构相变存储器

Country Status (1)

Country Link
CN (1) CN100423283C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097374A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
CN102024838B (zh) * 2008-02-05 2012-11-14 旺宏电子股份有限公司 一种包含凹陷部位电极的集成电路
CN103972385A (zh) * 2013-02-01 2014-08-06 厦门博佳琴电子科技有限公司 一种嵌入式相变化存储器及其制造方法
CN107275282A (zh) * 2011-03-17 2017-10-20 美光科技公司 半导体结构及形成半导体结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US20060097341A1 (en) * 2004-11-05 2006-05-11 Fabio Pellizzer Forming phase change memory cell with microtrenches
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024838B (zh) * 2008-02-05 2012-11-14 旺宏电子股份有限公司 一种包含凹陷部位电极的集成电路
CN102097374A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
CN102097374B (zh) * 2009-12-15 2013-07-17 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
CN107275282A (zh) * 2011-03-17 2017-10-20 美光科技公司 半导体结构及形成半导体结构的方法
CN103972385A (zh) * 2013-02-01 2014-08-06 厦门博佳琴电子科技有限公司 一种嵌入式相变化存储器及其制造方法
CN103972385B (zh) * 2013-02-01 2017-06-20 厦门博佳琴电子科技有限公司 一种嵌入式相变化存储器及其制造方法

Also Published As

Publication number Publication date
CN100423283C (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
US9721653B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
EP2417600B1 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8817514B2 (en) Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof
US8199576B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US20110297912A1 (en) Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US20130229846A1 (en) Memories with Cylindrical Read/Write Stacks
CN100530739C (zh) 相变材料呈环形的相变存储器器件单元及制备方法
CN105304638A (zh) 一种三维相变存储器结构及制造方法
WO2017084237A1 (zh) 一种三维存储器及其制备方法
CN110943102B (zh) 一种高密度的相变存储器三维集成电路结构
WO2015007108A1 (zh) 相变存储单元及其制备方法
CN102332530B (zh) 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN100423283C (zh) 一种新型的沟槽结构相变存储器
CN103137860B (zh) 非易失性三维半导体存储器件及制备方法
CN101101962A (zh) 基于镓掺杂Ga3Sb8Te1相变存储单元及其制备方法
CN101882627A (zh) 相变存储器件及其制造方法
CN103904214B (zh) 一种二维相变存储器单元结构及其制造方法
CN102956819A (zh) 一种相变存储器形成方法
CN104078563A (zh) 相变存储器及其形成方法、相变存储器阵列
CN103531710B (zh) 一种高速低功耗相变存储器单元及其制备方法
CN115811933A (zh) 一种相变存储单元及相变存储器
CN1750289A (zh) 一种纳米相变存储器单元的制备方法
CN102759669A (zh) 分析器件操作窗口与相变材料纳米尺寸效应的实验方法
CN101593765B (zh) 集成多种电阻转换存储模块的芯片及其制造方法
CN101814579B (zh) 一种高密度相变存储器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20140720

EXPY Termination of patent right or utility model