CN1875542A - 有源滤波器 - Google Patents

Abstract

一种有源滤波器，包括第一级(10)，第二级(20)和第三级(30)，每一级都配备有相应的运算放大器(11，21，31)；电阻(51)定义的反馈支路(50)连接第三运算放大器(31)的输出(31c)和第一运算放大器(11)的反相输入(11a)。主电阻(60)连接第一运算放大器(11)的反相输入(11a)和具体为接地节点的定电位节点。

Description

有源滤波器

本发明涉及有源滤波器，更准确地说，涉及适合于补偿滤波器本身使用的放大器生成的寄生极的技术。

众所周知，在执行电路分析时，使用数学模型来描述不同电子元件的行为并且通过合适的算法和函数来计算与正在检查的电路有关的感兴趣的数值。

利用所谓的传递函数来表示所使用的数学模型的典型实例，传递函数采用函数形式精确描述在给定输入级上施加的信号和在输出端读取的相应信号之间的关系。

明显地，使用的数学模型不能精确描述它们表示的电路的真实性；它们只能构成近似描述并且每个模型的准确性和希望获得的结果的精度有直接联系。因此，所获得的结果的精度和准确性越高，所使用的模型的准确性和复杂性越高。

通常，电子元件的“实际”行为和与此类元件有关的数学仿真使用的“理想”模型之间的差异称为“非理想性”。

在与有源滤波器特别是谐振类型的有源滤波器有关的特定领域内，最主要的非理想性是由所谓的构成滤波器本身的有源级的寄生极引起的。

图1a用图解法表示公知技术提议的补偿寄生极的效应的第一种解决方案：引入与反相积分器的反馈电容串联的电阻Rf，运算放大器借助于反相积分器对其响应进行整形。

图1b用图解法表示第二种补偿技术。该电路图表示由三级组成的有源滤波器，每一级都是用适当反馈的运算放大器获得的；特别地，通过电容和电阻的并联反馈输入级的运算放大器，而中间级的运算放大器是采用典型的反相配置部署的；通过电容反馈第三级的运算放大器，以便形成传统的反相积分级。利用字母X表示用于补偿目的的附加连接；通常该连接旨在消除其内预置的某个有源元件引起的寄生效应，更准确地说，旨在限制滤波器行为对其元件的热漂移的依赖性；事实上，众所周知，每个电子元件都会随温度变化改变其行为。由此提高第三级的品质因数Q，使得所述级在其工作频率邻近更精确，导致滤波器的选择度Q更接近设计或计划阶段想要的选择度。

然而，品质因数Q总是相当低；对于所示的特定配置而言，对于低频其品质因数为：

$Q=\frac{1}{2(\frac{2}{{\left|A\right|}^2}+\frac{1}{\mathrm{Ao}})}$

其中，|A|和Ao分别是普通运算放大器的开环动态增益和静态增益，相应地，该滤波器总是不能充分发挥作用。

上面简短描述的解决方案的缺点与以下事实有关，这些技术能够补偿单一有源级引入的非理想性，而不能在可能存在的上游连接的输入级上有效运行。

换句话说，通过使用上面提及的已知解决方案，可以独占性地补偿唯一一个奇点引起的寄生效应，但是对可能存在的其它寄生极引起的非理想性不起作用。

因此，显然获得的补偿是不能令人满意的，并且在某种意义上不允许实际的滤波器行为逼近所述滤波器的理想行为。

图1c表示第三种已知解决方案，其中修改常规双二次三级滤波器，从而借助于电阻R，使第一运算放大器A1的输出到达第二运算放大器A1的同相输入，并且借助于电容C，使第三运算放大器A3的输出到达第二运算放大器的同相输入，而第二运算放大器的反相输入接地。

与前两个解决方案不同，该电路解决方案可以补偿构成典型谐振有源滤波器的三级的寄生极的效应。然而，在此种情况中，能获得的结果质量很差，这是因为它们完全不支持具有很高Q值的操作，特别是对较高频率的频率而言。另外，因为每种已知补偿技术的缘故，为补偿目的而修改其电路结构的运算放大器(在最后提及的案例中的第二运算放大器A1)的频率是不稳定的；这意味着对于远远高于滤波器之工作频率fo的频率而言，所述滤波器会变得不稳定，并且输出其振幅与有用信号之振幅类似的信号，这显然是不能接受的。

本发明的旨在提供其“实际”行为和“理想行为”非常类似的有源滤波器。

本发明的另一个目的在于，实现能够补偿因使用的放大级引起的寄生极造成的非理想效应的有源滤波器。

本发明的又一个目的是，提供能够补偿因彼此串联或并联的一个或多个放大级引起的众多寄生极的效应的有源滤波器。

本发明的另一个目的是，实现有效的起作用的有源滤波器，其特征在于，其电路实现非常简单，其生产成本非常便宜。

本发明的再一个目的是，提供由于补偿本身而使运算放大器在高频部分稳定的有源滤波器。

利用与附属权利要求书阐述的有源滤波器一致的有源滤波器实现上述目的和其它目的。

通过参考附图表示的并非用来限制有源滤波器的实施方式的首选实施方式的详细说明书，其它特征和优点将更加显而易见，其中：

图1a、1b和1c表示根据现有技术的带有补偿的有源滤波器的电路图；

图2-15、16-78和81表示根据本发明的有源滤波器的一些不同实施方式；

图15a、73-76和79-80表示根据本发明的滤波器中使用的某些电路级。

在所有附图中，用参考号数1表示根据本发明的有源滤波器。

本发明涉及二阶多功能有源滤波器，大致包括通过电阻12接收输入信号Vs的第一级10，第二级20和第三级30，它们是以串联方式彼此连接的，并且分别配备有第一、第二和第三运算放大器11、21、31，每个都有反相输入11a、21a、31a，同相输入11b、21b、31b，和输出11c、21c、31c。

每个输出11c、21c、31c通过反馈装置13、23、33与同一运算放大器的反相输入11a、21a、31a相连，反馈装置13、23、33定义各自的负反馈支路15、25、35。

电阻51定义的主反馈支路50具有与第三运算放大器31的输出31c相连的第一端50a，以及与第一运算放大器11的反相输入11a相连的第二端50b。

在其主要实施方式中，滤波器1可以进一步包括一个第一连接支路，后者具有与第一、第二和第三运算放大器11、21和31的预定运算放大器的反相输入11a、21a、31a相连的第一端，以及与不同于预定运算放大器的运算放大器的同相输入的至少一个同相输入相连的第二端。

预定运算放大器的同相输入或者直接或者通过电阻与地线相连。

滤波器1可以进一步包括一个第二连接支路；第二连接支路具有与所述第一、第二和第三运算放大器11、21和31的某个运算放大器的反相输入11a、21a、31a相连的第一端，以及与不同于预定运算放大器(即，与连接第一连接支路的第一端的运算放大器不同)的另一个运算放大器的同相输入相连的第二端。

每个连接支路是由直接连接或相应的第四级40定义的，第四级40包括一个第四运算放大器41，后者具有反相输入41a、同相输入41b和输出41c，输出41c定义对应连接支路的第二端，而同相输入41b定义同一连接支路的第一端。

同时，输出41c通过电阻43与反相输入41a相连。第四级40进一步包括一个电阻42，电阻42具有与反相输入41a相连的第一端42a以及与地线相连的第二端42b。

因此，每个第四级40的形式是同相放大器。

图2-6，14，14a，15，21，29，30，31，43，44，47，61-63和79表示上面简短描述的实施方式。

在一个特例(图81)中，第一和第二连接支路的两个第二端与同一运算放大器(11，21，31)的同相输入相连，而第二连接支路的第一端与不同于预定运算放大器11、21、31的运算放大器的反相输入相连，换句话说，第一和第二连接支路共同使用它们的第二端(与同一运算放大器的同相输入相连)，而两个第一端与彼此不同的运算放大器相连。

两个连接支路的每个支路是都由各自的第四级40定义的，第四级40最好是由普通电压放大器定义的，具有用来定义相应连接支路的第一端的输入(in)以及与电阻的第一端相连的输出(out)；所述电阻的第二端定义此类支路的第二端。

规定第四级40的形式也可以是差分放大器，而不是同相放大器；借助于以下电路结构可以获得该差分放大器：

1.第四运算放大器41的同相输入41b通过电阻分压器与第一连接支路的第一端和地线相连；同时，第一连接支路的第一端和第一运算放大器11的反相输入11a相连。第一电阻42的第二端42b和第一运算放大器11的同相输入11b相连。滤波器1还配备有第二连接支路，具有与第二运算放大器21的反相输入21a相连的第一端，以及与第三运算放大器31的同相输入31b相连的第二端(图49和50)。

2.第一连接支路第一端和第一运算放大器11的反相输入11a相连，而第一连接支路的第二端(由第四运算放大器的输出41c定义)和第三运算放大器31的同相输入31b相连；作为选择，第一连接支路的第一端和第三运算放大器31的反相输入31a相连，而该支路的第二端和第一运算放大器11的同相输入11b相连。无论如何，第四运算放大器的同相输入41b通过电阻分压器与第一连接支路的第一端以及第二运算放大器的反相输入21a相连。另外，电阻42的第二端42b或者与第一运算放大器11的同相输入11b相连或者与地线相连；应该理解，在该配置中也可以不使用第二连接支路(图77，78和51)。

3.第四运算放大器41的同相输入41b直接与第一连接支路的第一端相连，第一端与第一运算放大器11的反相输入11a相连。电阻42的第二端42b接地；第四级40还配备有电阻46，具有与第二运算放大器21的输出21c相连的第一端46a，以及或者直接或者通过电阻与第四运算放大器41的反相输入41a相连的第二端46b。此时，根据本发明的滤波器最好还配备有第二连接支路，具有与第二运算放大器21的反相输入21a相连的第一端以及与第三运算放大器31的同相输入31b相连的第二端(图45和46)。

在第一组选择实施方式中，滤波器1不配备第二连接支路，它最好包括由直接连接定义的第一连接支路。特别地，第四级40的形式是反相放大器，其输入与所述运算放大器11、21和31的某个运算放大器的输出11c、21c、31c相连。更准确地说，第四运算放大器41的反相输入41a直接与第一、第二和第三运算放大器11、21和31的预定运算放大器的同相输入11b、21b、31b相连，而第四运算放大器41的同相输入41b直接与所述运算放大器11、21和31的某个运算放大器(与连接反相输入41a的运算放大器不同的运算放大器，等同于预定运算放大器)的反相输入相连。

作为选择，同相输入41b直接与最好为接地节点的定电位节点相连(图7-13，16-20，22-28，32-42和48)。

在第二组选择实施方式中，滤波器1不配备上面提及的第一和第二连接支路。

总之，滤波器1包括第四级40，后者配备有第四运算放大器41，具有反相输入41a，同相输入41b和输出41c；运算放大器41的形式是差分放大器，或者介于第一运算放大器11的输出11c和第二级20之间的电路中，或者介于第二运算放大器21的输出21c和第三级30之间电路中，抑或介于第三运算放大器31的输出31c和主反馈支路50的第一端50a之间的电路中。

差分放大器的反相输入以及同相输入和所述运算放大器11、21、31的各个输出相连(图52-60)。

在第三组选择实施方式中，滤波器1至少配备有第一连接支路。上面提及的负反馈支路15、25、35中的运算放大器11、21和31的至少一个预定运算放大器包括相应的配备有第四运算放大器41的第四级40，第四运算放大器41具有反相输入41a、同相输入41b和输出41c。第四运算放大器41的形式是缓冲器或移相器，其同相输入41b或者直接或者通过电阻与所述预定运算放大器11、21、31的输出11c、21c、31c相连；预定运算放大器的反相输入通过各自的反馈装置13、23、33与第四运算放大器41的输出41c相连(图64-72和80)。

根据以上特例采用的实施方式，滤波器1可以进一步包括一个或两个下述电阻：

-主电阻60，具有与第一运算放大器11的反相输入11a相连的第一端60a，以及和最好为接地节点的定电位节点相连的第二端60b；

-次电阻62，具有与第二运算放大器21的反相输入21a相连的第一端62a，以及和最好为接地节点的定电位节点相连的第二端62b；

-辅电阻61，具有与第三运算放大器31的反相输入31a相连的第一端61a，以及和最好为接地节点的定电位节点相连的第二端61b。

需要指出的是，在附图的简图中存在不同开关，这并不意味着这些开关实际出现在电路内，相反，它们的任务只是表示同一电路可以依据其操作条件采取不同配置。作为非限制性例子，在下述说明中，除引入必要元件的开关之外，并且依照情况，在很大程度上并不改变滤波器性质的元件或电路解决方案涉及到的开关被人为认为是闭合的，而不管该滤波器在正在检查的特例中采取的典型配置；认为所有案例均在附属权利要求书的范围内。

更详细地，在图2-6的电路中，第一运算放大器11是由单一电容或者由彼此串联的电容和电阻定义的支路进行反馈的，而第二运算放大器21是通过电阻23进行反馈的。第三运算放大器31是通过单一电容或者通过与电阻串联的电容定义的支路进行反馈的；同时规定该支路和由单一电容或者由与电阻串联的电路组成的另一个支路并联。

另外，反馈电阻74具有与第一运算放大器11的反相输入11a相连的第一端74a，以及或者与第一运算放大器11的输出11c或者与第二运算放大器21的输出21c相连的第二端74b。

在图2，3，5和6的简图中，主电阻60与第一运算放大器11的反相输入11a以及最好为接地节点的定电位节点相连。在图4和5的简图中，辅电阻61与第三运算放大器的反相输入31a以及最好为接地节点的定电位节点相连。

图2的电路还有第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a之间的直接连接；利用反馈支路71彼此连接第三运算放大器31的反相输入31a和第二运算放大器21的同相输入21b，反馈支路71或者是直接连接或者是放大器连接。第三运算放大器31的同相输入31b接地。关于输入信号Vs，第一运算放大器11的输出11c是带通类型的输出，该输出是-180°异相，第二运算放大器21的输出21c是带通类型的非异相输出，而第三运算放大器31的输出31c是90°异相低通输出。

图3的电路表示第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a之间的直接连接72；同时提供第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a之间的直接连接71。第三运算放大器31的同相输入31b接地。

图4中的电路表示第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a之间的直接连接70，以及第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间的直接连接76。第二运算放大器21的同相输入21b接地。

图5中的电路具有第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a之间的直接连接72，以及第三运算放大器31的同相输入31b和第二运算放大器21的反相输入21a之间的直接连接76。第二运算放大器21的同相输入21b接地。

图6中的电路表示第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间的直接连接73，以及第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a之间的直接连接72。第三运算放大器31的同相输入31b接地。

关于图3-6，当使用电阻600和601时，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相的带通类型的输出，第二运算放大器21的输出21c是非异相的带通类型的输出，而第三运算放大器31的输出31c是90°异相低通输出；当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不同于要消除的频率的频率是180°异相的，而第三运算放大器31的输出31c是90°异相低通输出。

图12和13表示滤波器1的另一个实施方式。在该电路中，第一运算放大器11通过单一电容或彼此串联的电容和电阻定义的支路进行反馈的，而第二运算放大器21是通过电阻23进行反馈的。

第三运算放大器31是通过单一电容或通过与电阻串联的电容定义的支路进行反馈的；同时规定该支路可以与单一电容或与电阻串联的电容定义的另一个支路并联。

另外，反馈电阻74具有与第一运算放大器11的反相输入11a相连的第一端74a，以及与第一运算放大器11的输出11c或与第二运算放大器21的输出21c相连的第二端74b。

图12和13所示的滤波器1进一步包括一个第四级40，后者配备有一个第四运算放大器41，具有反相输入41a，同相输入41b和输出41c；第一电路42连接第四运算放大器41的反相输入41a和第三运算放大器31的输出31c，而第二电阻43连接第四运算放大器41的反相输入41a和输出41c。

同时在两个简图中提供辅电阻61，后者连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点；另外，在图12中，可以引入次电阻62，后者连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

在图12中的简图中，提供两个可能配置，用位置A表示第一配置，用位置B、B/C和C表示第二配置。

根据利用开关的闭合位置A表示的第一种可能配置，第一运算放大器11的同相输入11b和第四运算放大器41的同相输入41b直接和第二运算放大器21的反相输入21a相连；另外，第四运算放大器41的反相输入41a直接和第三运算放大器31的同相输入31b相连，而第二运算放大器21的同相输入21b接地。

根据利用闭合位置B、B/C和C表示的第二种可能配置，第四运算放大器41的同相输入41b直接和第一运算放大器11的反相输入44a相连(闭合位置B)，而第一运算放大器11的同相输入11b接地；另外，第二运算放大器21的同相输入21b直接和第四运算放大器41的反相输入41a相连，而第二运算放大器21的反相输入21a直接和第三运算放大器31的同相输入31b相连。

作为选择，在第二种配置中，规定第四运算放大器41的同相输入41b接地(闭合位置C)，而不是与第一运算放大器11的反相输入11a相连。

在图13中的简图中，第四运算放大器41的同相输入41b直接和第二运算放大器21的反相输入21a相连，直接连接77介于第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a之间。

关于图12和13，当不使用电阻600和601时，关于输入Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是-90°异相低通输出。

当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不同于要消除的频率的频率是180°异相的，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是-90°异相低通输出。

图7-10表示滤波器1的其它实施方式。第一级10的反馈装置13由单一电容或与电阻串联的电容组成，而第二级20的反馈装置23是由电阻定义的。

第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

图7-10所示的滤波器1还包括一个第四级40，后者配备有第四运算放大器41，第一电阻42和第二电阻43。

第一电阻42具有与第四运算放大器41的反相输入41a相连的第一端42a，以及与第二运算放大器21的输出21c相连的第二端42b；第二电阻43连接第四运算放大器41的反相输入41a和输出41c。另外，同时提供反馈电阻74，后者具有与第一运算放大器11的反相输入11a相连的第一端74a，以及或者与第一运算放大器11的输出11c或者与第二运算放大器21的输出21c相连的第二端74b。

在图7、9和10中的电路中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点；在图8和9中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

在图7中的简图中，直接连接81介于第三运算放大器31的反相输入31a和第一运算放大器11的同相输入11b之间；第三运算放大器31的同相输入31b接地。另外，直接连接80介于第四运算放大器41的反相输入41a和第二运算放大器21的同相输入21b之间；第四运算放大器41的同相输入41b接地。

在图8中的简图中，第一运算放大器11的同相输入11b接地，第一运算放大器11的反相输入11a通过直接连接82与第四运算放大器41的同相输入41b相连。另外，第二运算放大器21的同相输入21b通过直接连接80与第四运算放大器41的反相输入41a相连；第三运算放大器31的同相输入31b接地。

在图9中的简图中，直接连接85介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间，而直接连接83介于第一运算放大器11的同相输入11b和第四运算放大器41的反相输入41a之间。另一个直接连接84连接第三运算放大器31的反相输入31a和第四运算放大器41的同相输入41b；第三运算放大器31的同相输入31b接地。

在图10中的简图中，直接连接87连接第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a，而直接连接80连接第二运算放大器21的同相输入21b和第四运算放大器41的反相输入41a。直接连接84连接第三运算放大器31的反相输入31a和第四运算放大器41的同相输入41b；第三运算放大器31的同相输入31b接地。

关于图7-10中的简图，当不使用电阻600和601时，关于输入Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是180°异相带通输出。

当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不被消除的频率是180°异相的，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是陷波输出，其中不向任何移相器提交不被消除的频率。

图11、14、14a和15表示滤波器1的其它实施方式。

在这些简图中，第一级10的反馈装置13或者由单一电容组成，或者由和电阻串联的电容定义的支路组成；同样，第三级30的反馈装置33包括单一电容或与电阻串联的电容。

作为选择，第三级30的反馈装置33可以有两个彼此并联的支路；第一个支路由单一电容或者与电阻串联的电容组成，第二个支路是由单一电阻或与电容串联的电阻定义的。

而第二级20的反馈装置23仅仅由单一电阻23组成，其中电阻23连接第二运算放大器21的反相输入21a和输出21c。

同时提供第四级40，笫四级40包括第四运算放大器41，第一电阻42和第二电阻43，后者连接第四运算放大器41的反相输入41a和输出41c；第一电阻42具有与运算放大器41的反相输入41a相连的第一端42a以及第二端42b。在电路11、14a和15中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点；在图11、14和14a中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。

另外，反馈电阻74具有与第一运算放大器11的反相输入11a相连的第一端74a，以及与第一运算放大器11的输出11c或与第二运算放大器21的输出21c相连的第二端74b。

更详细地，在图11中的电路中，提供与该简图中出现的开关的位置A和B相对应的两个配置。

在配置A中，第一运算放大器11的同相输入11b通过短路90与第三运算放大器31的反相输入31a相连，第二运算放大器21的反相输入21a与第四运算放大器41的同相输入41b相连；第二运算放大器21的同相输入21b接地。仍然在图11中的电路的配置A中，第三运算放大器31的同相输入31b与第四运算放大器41的反相输入41a相连，而第四级40的第一电阻42的第二端42b与第一运算放大器11的输出11c相连。

在图11中的第二配置B中，第一运算放大器11的同相输入11b直接与第四运算放大器41的反相输入41a相连，第三运算放大器31的反相输入31a与第四运算放大器41的同相输入41b相连；第二运算放大器21的同相输入21b以及第三运算放大器31的同相输入31b接地，而第一电阻42的第二端42b与第一运算放大器11的输出11c相连。

关于输入信号Vs，当不使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是非异相的带通输出。

相反，当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不被消除的频率是180°异相的，而第四运算放大器41的输出41c是非异相的带通输出。

在图14中的电路中，第二运算放大器21的反相输入21a与第四运算放大器41的同相输入41b相连，第四运算放大器41的输出41c与第一运算放大器11的同相输入11b以及与第三运算放大器31的同相输入31b相连；第二运算放大器21的同相输入21b接地。另外，第一电阻42的第二端42b接地。

在图14a中的电路中，直接连接90介于第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a之间；另外，第二运算放大器21的反相输入21a与第四运算放大器41的同相输入41b相连；后者的输出41c与第三运算放大器31的同相输入31b相连，而第二运算放大器21的同相输入21b以及第一电阻42的第二端42b接地。

关于图14和14a中的简图，关于输入信号Vs，当不使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

相反，当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不被消除的频率是180°异相的，而第三运算放大器31的输出31c是90°异相低通输出。

在图15中的电路中，第二运算放大器21的反相输入21a直接与第四运算放大器41的同相输入41b相连，而直接连接71介于第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a之间。

第三运算放大器31的同相输入31b以及第一电阻42的第二端42b接地，而第四运算放大器41的输出41c与第一运算放大器11的同相输入11b相连。

关于图15中的简图，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图32-36表示根据本发明的滤波器1的其它选择实施方式。

第一运算放大器11是通过第一级10的第二电阻13进行反馈的。第二级20的反馈装置23最好由包括单一电容或与电阻串联的电容的第一支路组成；该支路可以与彼此串联的电阻和电容定义的第二支路并联；第三级30的反馈支路33由单一电容或与电阻串联的电容组成。

作为选择，利用单一电容或与电阻串联的电容定义第二级20的反馈装置23，而第三级30的反馈装置33由两个并联支路组成；第一支路包括单一电容或与电阻串联的电容，而第二支路包括彼此串联的电容和电阻。

另外，反馈装置103具有与第二运算放大器21的输出21c相连的第一端103a，以及与第一运算放大器11的反相输入11a相连的第二端103b；更可取地，反馈装置103包括一个电阻104。

除此之外，提供反馈支路101，后者最好介于第三运算放大器31的反相输入31a和第一运算放大器11的输出11c之间；方便地，该反馈支路101是由电阻102定义的。

在图32-36中的简图中，存在第四级40，图15a详细表示其结构；第四级40包括第四运算放大器41，其第一端42a与同一运算放大器41的反相输入41a相连并且其第二端42b与第二运算放大器21的输出21c相连的第一电阻42；另外，它包括用来连接第四运算放大器41的反相输入41a和输出41c的第二电阻43。

在图32-34和36中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点；在图34和35中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

在图33-36中，电阻109连接第三运算放大器31的输出31c和第二运算放大器21的反相输入21a。此时，第二级20的反馈装置23选择包括一个电阻，后者与包括单一电容或与电阻串联的电容的支路并联；第三级30的反馈装置33是由单一电容或与电阻串联的电容定义的。

更详细地，在图32中的电路中，当不使用所述反馈支路103时，借助于所述电阻104连接第四运算放大器41的输出41c和第一运算放大器11的反相输入11a；第四运算放大器41的同相输入41b与第二运算放大器21的反相输入21a相连。

另外，直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间；直接连接107介于第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a之间。

作为上面提及的直接连接107的选择方案，第一运算放大器11的同相输入11b可以通过电阻105接地，并且通过电阻106与第二运算放大器21的输出21c相连。最后，第二运算放大器21的同相输入21b接地。

在图33中的电路中，与第四级40有关的连接与图32中的电路相同。直接连接203介于第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b之间，而最好由电阻109定义的反馈支路108连接第三运算放大器的输出31c和第二运算放大器21的反相输入21a。

反馈支路107介于第二运算放大器21的反相输入21a和第一运算放大器11的同相输入11b之间；反馈支路107或者由直接连接组成或者由放大装置组成，放大装置具有和反相输入21a相连的输入以及和同相输入11b相连的输出。第二运算放大器21的同相输入21b接地。

在图34中的电路中，关于第四级40，同相输入41b与第三运算放大器31的反相输入31a相连。

直接连接204介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间，而直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间；第一运算放大器11的同相输入11b接地。

在图35中电路中，关于第四级40，同相输入41b和第三运算放大器31的反相输入31a相连。

另外，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b；第一运算放大器11的同相输入11b接地。

在图36中电路中，关于第四级40，同相输入41b和第二运算放大器21的反相输入21a相连。反馈电阻106连接第二运算放大器21的输出21c和第一运算放大器11的同相输入11b，而直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间；第二运算放大器21的同相输入21b接地。另外，连接支路110连接第三运算放大器31的反相输入31a和第一运算放大器11的同相输入11b；该连接支路110或者由直接连接207组成或者由电阻111组成。

关于图32-36中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c(即，第四级40的输出out)是-180°异相带通输出。

图37-42和48表示滤波器1的其它实施方式。第一级10是通过连接第一运算放大器11的输出11c和反相输入11a的各自的第二电阻13进行反馈的。

第二级20的反馈装置23最好由第一支路组成，第一支路包括单一电容或与电阻串联的电容；该支路可以与彼此串联的电阻和电容定义的第二支路并联；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

作为选择，第二级20的反馈装置23是由单一电容或与电阻串联的电容定义的，而第三级30的反馈装置33由两个并联的支路组成；第一支路包括单一电容或与电阻串联的电容，而第二支路包括彼此串联的电容和电阻。

特别地，由电阻102定义的反馈支路101连接第三运算放大器31的反相输入31a和第一运算放大器11的输出11c，而最好是由电阻104定义的反馈支路103连接第二运算放大器21的输出21c和第一运算放大器11的反相输入11a。

除此之外，第四级40与三个第一级相连；第四级40配备有第四运算放大器41，第一电阻42和第二电阻43，所述第二电阻43连接第四运算放大器41的反相输入41a和输出41c。第一电阻42具有与第四运算放大器41的反相输入41a相连的第一端42a。

在图37、38、40和48中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点；在图37、41和42中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点；在图39、40和41中的电路中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点。

更详细地，图37中电路具有两个可能配置，利用所述电路中的开关的位置A和B表示这两个配置。

在配置A中，直接连接218连接第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b。

直接连接219连接第二运算放大器21的同相输入21b和第四运算放大器41的反相输入41a，而第二运算放大器21的反相输入21a直接和第三运算放大器31的同相输入31b相连(连接212)。

在配置B中，第二运算放大器21的反相输入21a直接和第四运算放大器41的同相输入41b相连，而第二运算放大器21的同相输入21b接地；另外，第三运算放大器31的同相输入31b直接和第四运算放大器41的反相输入41a相连。

不管采用何种配置(A或B)，第一运算放大器11的同相输入11b总是接地，第四级40的第一电阻42的第二端42b总是和第三运算放大器31的输出31c相连。

需要指出的是，关于图37中的简图，第二级20的反馈装置23可以采用以上说明的结构的选择性结构；事实上，规定反馈装置23是由包含单一电容或与电阻串联的电容的第一支路定义的，是由和第一支路并联并且包含单一电阻的第二支路定义的；当反馈装置23采用上述配置时，滤波器1最好配备有反馈电阻109，后者连接第三运算放大器31的输出31c和第二运算放大器21的反相输入21a。

在图37中的电路中，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c(即，第四级40的输出)是90°异相低通输出。

在图38中的电路中，或者通过直接连接213，或者通过电阻113，连接第一运算放大器11的同相输入11b和第四运算放大器41的反相输入41a；同时，通过反馈电阻106，连接第一运算放大器11的同相输入11b和第二运算放大器21的输出21c。

直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间，而第二运算放大器21的同相输入21b接地。另外，第四运算放大器41的同相输入41b接地，而第四级40的第一电阻42的第二端42b和第一运算放大器11的输出11c相连。

在图39中的电路中，第一运算放大器11的同相输入11b或者通过直接连接213或者通过电阻113和第四运算放大器41的反相输入41a相连；同时，第一运算放大器11的同相输入11b通过反馈电阻106和第二运算放大器21的输出21c相连。

第一运算放大器11的输出11c与第四级40的第一电阻42的第二端42b相连，而第四运算放大器41的同相输入41b直接与第三运算放大器31的反相输入31a相连。第二和第三运算放大器21和31的同相输入21b和31b分别接地。

在图40中的电路中，反馈支路110连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a；支路110或者为短路207或者为电阻111。

另外，反馈电阻106连接第一运算放大器11的同相输入11b和第二运算放大器21的输出21c；同时，第一运算放大器11的输出11c与第四级40的第一电阻42的第二端42b相连。

第二运算放大器21的反相输入21a直接与第四运算放大器41的同相输入41b相连，而第二运算放大器21的同相输入21b接地；直接连接217介于第三运算放大器31的同相输入31b和第四运算放大器41的反相输入41a之间。

图41中的电路可以有两种不同配置，用位置A表示第一种配置，用位置B、B/C和C表示第二种配置。

在第一配置A中，第一运算放大器11的同相输入11b接地，第一运算放大器11的反相输入11a直接和第三运算放大器31的同相输入31b相连；第二运算放大器21的同相输入21b直接和第四运算放大器41的反相输入41a相连，而第四运算放大器41的同相输入41b和第一运算放大器11的反相输入11a相连(连接218)。

在第二配置B、B/C和C中，第一运算放大器11的同相输入11b和第四运算放大器41的反相输入41a相连(连接220)，第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b相连(连接204)；另外，第三运算放大器31的同相输入31b接地。

第四运算放大器41的同相输入41b和第三运算放大器31的反相输入31a相连(位置B)；作为选择，同相输入41b接地(位置C)。

不管采用何种配置，第四运算放大器41的输出41c总是通过电阻104和第一运算放大器11的反相输入11a相连，而第四级40的第一电阻42的第二端42b总是和第二运算放大器21的输出21c相连。

在图42中的电路中，第一运算放大器11的同相输入11b接地，而直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间；直接连接219连接第二运算放大器21的同相输入21b和第四运算放大器41的反相输入41a，而另一个直接连接218连接第四运算放大器41的同相输入41b和第一运算放大器11的反相输入11a。第四级40的第一电阻42的第二端42b和第二运算放大器21的输出21c相连。

在图48中的电路中，连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b；关于第四级40，反相输入41a与第一运算放大器11的同相输入11b相连(直接连接213)，第一电阻42的第二端42b和第一运算放大器11的输出11c相连，而同相输入41b和第二运算放大器21的反相输入21a相连。第二运算放大器21的同相输入21b接地。

在图37所示的电路中，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是-90°异相低通输出。

在图38-40和48所示的电路中，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c(即，第四级40的输出)是90°异相高通输出。

在图41和42中的电路中，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c(即，第四级40的输出)是-180°异相带通输出。

图43、44和47中的简图表示滤波器1的另一个实施方式。

第一级10是用电阻13进行反馈的，电阻13连接第一运算放大器11的反相输入11a和输出11c。

第二级20的反馈装置23最好由包括单一电容或与电阻串联的电容的第一支路组成；该支路可以与单一电阻或与电容串联的电阻定义的第二支路并联；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

作为选择，第二级20的反馈装置23是由单一电容或与电阻串联的电容定义的，而第三级30的反馈装置33由两个并联的支路组成；第一支路包括单一电容或与电阻串联的电容，而第二支路包括彼此串联的电容和电阻。

反馈电阻109连接第三运算放大器31的输出31c和第二运算放大器21的反相输入21a；连同插入电阻109，关于以上描述，第二级20的反馈装置23最好是由与包含单一电容或与电阻串联的电容的支路并联的电阻定义的。

更可取地，由电阻102定义的反馈支路101介于第一运算放大器11的输出11c和第三运算放大器31的反相输入31a之间；最好由电阻104定义的反馈支路103连接第二运算放大器21的输出21c和第一运算放大器11的反相输入11a。

除此之外，提供第四级40，后者与该电路的剩余部分相连；第四级40具有第四运算放大器41，第一电阻42和第二电阻43，后者与第四运算放大器41的输出41c和反相输入41a相连。第一电阻42具有与第四运算放大器41的反相输入41a相连的第一端42a以及第二端42b。

在图43中，第一运算放大器11的同相输入11b接地，直接连接218介于第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b之间；第四级40的第一电阻42的第二端42b接地，而第四运算放大器41的输出41c和第二运算放大器21的同相输入21b相连。

直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b。

在图44中的电路中，第二运算放大器21的同相输入21b接地，直接连接218介于第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b之间；后者的输出41c和第三运算放大器31的同相输入31b相连。

另外提供直接连接107，后者连接第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a。

在图47中的电路中，第一运算放大器11的同相输入11b以及第四级40的第一电阻42的第二端42b接地；直接连接218连接第一运算放大器11的反相输入11a和第一运算放大器41的同相输入41b，而后者的输出41c与第二和第三运算放大器21、31的同相输入21b、31b相连。

关于图43、44和47中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图49-51中的简图表示滤波器1的其它实施方式。

第一级10是用电阻13进行反馈的。第二级的反馈装置23最好由包括单一电容或与电阻串联的电容的第一支路组成；该支路与第二支路并联，第二支路是由和电容串联的电阻定义的；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

作为选择，第二级20的反馈装置23是由单一电容或与电阻串联的电容定义的，而第三级30的反馈装置33由两个并联的支路组成；第一支路包括单一电容或与电阻串联的电容，而第二支路包括彼此串联的电容和电阻。

更可取地，由电阻102定义的反馈支路101介于第三运算放大器31的反相输入31a和第一运算放大器11的输出11c之间，最好由电阻104定义的反馈支路103连接第二运算放大器21的输出21c和第一运算放大器11的反相输入11a。

同时考虑第四级40；第四级40配备有第四运算放大器41，第一电阻42和第二电阻43，后者连接第四运算放大器41的反相输入41a和输出41c。第四级40的第一电阻42连接第四运算放大器41的反相输入41a和第一运算放大器11的同相输入11b。

在图49和51中的简图中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点；在图49和50中的简图中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

同时，需要指出的是，在图49-51中的电路中，通过电阻14向第一运算放大器11的同相输入11b提供输入信号Vs；另外提供第一级10，其中第三电阻53连接第一运算放大器11的同相输入11b和地线。

连接电阻52介于第一运算放大器11的同相输入11b和第二运算放大器21的输出21c之间，第一运算放大器11的反相输入11a通过电阻57和第四运算放大器41的同相输入41b相连。

更详细地，在图49中的电路中，直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间；第四运算放大器41的输出41c和第二运算放大器21的同相输入21b相连，而电阻分压器56连接第四运算放大器41的同相输入41b和地线。

在图50中的电路中，第四运算放大器41的输出41c与第二和第三运算放大器21、31的同相输入21b、31b相连，电阻分压器56连接第四运算放大器41的同相输入41b和地线。

在图51中的电路中，第二运算放大器21的同相输入21b接地，第四运算放大器41的输出41c和第三运算放大器31的同相输入31b相连。第一连接电阻54连接第四运算放大器41的同相输入41b和第二运算放大器21的反相输入21a；第二连接电阻55连接第四运算放大器41的反相输入41a和地线。

关于图49-51中的简图，关于输入信号Vs，第一运算放大器11的输出11c是90°异相高通输出，第二运算放大器21的输出21c是-180°异相带通输出，而第三运算放大器31的输出31c是-90°异相低通输出。

图45和46表示滤波器1的两个其它实施方式。第一级10是用电阻13进行反馈的，而第二级20的反馈装置23和第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

在这些电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点，而在图45中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。

同时提供第四级40，后者具有第四运算放大器41，第一电阻42和第二电阻43，最后提及的电阻具有或者直接与或者通过另一个电阻与第四运算放大器41的反相输入41a相连的第一端43a，以及和第四运算放大器41的输出41c相连的第二端43b。

第一电阻42连接第二电阻43的第一端43a和地线；直接连接218介于第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b之间。

另外，连接网络45介于第一级10和第四级40之间；该连接网络包括连接电阻43的第一端43a和第二运算放大器21的输出21c的第一电阻46，连接第二运算放大器21的输出21c和第一运算放大器11的同相输入11b的第二电阻47，以及连接第一运算放大器11的同相输入11b和地线的第三电阻48。

在图45中的电路中，第四运算放大器41的输出41c连接第二运算放大器21的同相输入21b，直接连接212介于第三运算放大器31的同相输入31b和第二运算放大器21的反相输入21a之间。在图46中的电路中，第四运算放大器41的输出41c连接第二运算放大器21的同相输入21b以及第三运算放大器31的同相输入31b。

关于图45和46中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图16-20中的电路表示滤波器1的其它实施方式。第一级10的反馈装置13由包括单一电容或与电阻串联的电容的支路组成；该支路可以与电阻并联。

第二级20的反馈装置23包括单一电容或与电阻串联的电容。

同时提供第四级40，图15a表示其结构；第四运算放大器41的输出41c通过电阻44与第一运算放大器11的反相输入11a相连，而第一电阻42的第二端42b与第一运算放大器11的输出11c相连。

在正在检查的电路中，反馈电阻206连接第一运算放大器11的输出11c和第三运算放大器31的反相输入31a。

另外，在图16-18和20中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点，而在图17和19中的电路中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点。

在图16中的电路中，第一运算放大器11的同相输入11b接地，第一运算放大器11的反相输入11a通过支路203和第三运算放大器31的同相输入31b相连；该支路203由短路或放大装置组成。同时请注意，直接连接201介于第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a之间，而第四运算放大器41的同相输入41b和第一运算放大器11的反相输入11a相连。

在图17中的电路中，直接连接203连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a。第四运算放大器41的同相输入41b连接第二运算放大器21的反相输入21a，而第三运算放大器31的同相输入31b接地。

在图18中的电路中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而第一运算放大器11的同相输入11b接地。直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间；另外，第四运算放大器41的同相输入41b和第一运算放大器11的反相输入11a相连。

在图19中的电路中，直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31b，而直接连接201连接第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a。第三运算放大器31的同相输入31b接地，而第四运算放大器41的同相输入41b和第二运算放大器21的反相输入21a相连。

在图20中的电路中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b。第一运算放大器11的同相输入11b接地，而第四运算放大器41的同相输入41b和第一运算放大器11的反相输入11a相连。

关于图16-20中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c(即，第四级40的输出out)是非异相的带通输出。

图27和28中的简图表示滤波器1的另一个实施方式。第一级10的反馈装置13可以由单一电容组成，或者由与电阻串联或并联的电容组成，抑或由和彼此串联的电容和电阻定义的支路并联的电阻组成。第二级的反馈装置23包括单一电容或与电阻串联的电容；第三级30是通过电阻33进行反馈的。

主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点；另外，在图28中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。

反馈电阻206介于第一运算放大器11的输出11c和第三运算放大器31的反相输入31a之间；同时提供第四级40，后者具有第四运算放大器41，第一电阻42和第二电阻43。

第一电阻42连接第一运算放大器11的输出11c和第四运算放大器41的反相输入41a，而第二电阻43连接第四运算放大器41本身的反相输入41a和输出41c。第四运算放大器41的输出41c通过电阻44与第一运算放大器11的反相输入11a相连。

在图27中的电路中，直接连接204介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间，直接连接213介于第一运算放大器11的同相输入11b和第四运算放大器41的反相输入41a之间。第四运算放大器41的同相输入41b和第三运算放大器31的反相输入31a相连，而第三运算放大器31的同相输入31b接地。

图28中的电路表示两种可能配置，利用位置A标识第一配置，利用其中出现的开关的位置B、B/C和C标识第二配置。在第一配置A中，直接连接213连接第一运算放大器11的同相输入11b和第四运算放大器41的反相输入41a，而第四运算放大器41的同相输入41b直接和第三运算放大器31的反相输入31a相连。直接连接201介于第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a之间，而第三运算放大器31的输入31b接地。

在第二配置B、B/C、C中，直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a，而第四运算放大器41的同相输入41b或者接地(位置C)，或者与第二运算放大器21的反相输入21b相连(位置B)。第二运算放大器21的同相输入21b接地，而第三运算放大器31的同相输入31b直接与第四运算放大器41的反相输入41a相连。

关于图27和28中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是非异相的带通输出。

图23-26中的简图表示滤波器1的其它实施方式。第一级10的反馈装置13或者由单一电容组成，或者由彼此串联的电容和电阻组成。第二级20的反馈装置23或者由单一电容组成，或者由和电阻串联的电容组成，抑或由彼此并联的两个支路组成；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由单一电阻或与电容串联的电阻定义的。第三级30是通过电阻33进行反馈的。另外，反馈电阻206具有和第一运算放大器11的输出11c相连的第一端206a，以及或者与第一运算放大器11的反相输入11a或者与第三运算放大器31的反相输入31a相连的第二端206b。

同时提供第四级40，第四级40包括第四运算放大器41，第一电阻42和第二电阻43，后者连接第四运算放大器41的反相输入41a和输出41c；第一电阻42连接第四运算放大器41的反相输入41a和第三运算放大器31的输出31c。

在图23-25中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点；在图24和26中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。

更详细地，在图23中电路中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而第一运算放大器11的同相输入11b接地。直接连接217介于第四运算放大器41的反相输入41a和第三运算放大器31的同相输入31b之间；第四运算放大器41的同相输入41b接地。

在图24中电路中，直接连接218介于第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b之间，而第一运算放大器11的同相输入11b接地。直接连接219连接第二运算放大器21的同相输入21b和第四运算放大器41的反相输入41a，而直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b。

在图25中电路中，直接连接218连接第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b，而第一运算放大器11的同相输入11b接地。直接连接201介于第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a之间；另外，直接连接217连接第三运算放大器31的同相输入31b和第四运算放大器41的反相输入41a。

在图26中电路中，第一和第二运算放大器11、21的同相输入11b、21b接地，直接连接223介于第二运算放大器21的反相输入21a和第四运算放大器41的同相输入41b之间；另外，直接连接217连接第三运算放大器31的同相输入31b和第四运算放大器41的反相输入41a。

关于图23-26中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是-90°异相低通输出。。

图29-31中的电路表示滤波器1的其它实施方式。第一级10的反馈装置13可以由单一电容或彼此串联电容和电阻组成。第二级20的反馈装置23可以由单一电容、与电阻串联的电容或两个彼此并联的支路组成；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由单一电阻或与电容串联的电阻定义的。

第三级30是通过电阻33进行反馈的。第四级40具有第四运算放大器41，第一电阻42和第二电阻43；第一电阻42连接反相输入41a和地线，而第二电阻43连接第四运算放大器41的反相输入41a和输出41c；第四运算放大器41的同相输入41b直接和第三运算放大器31的反相输入31a相连。

在图29和31中的简图中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点；在图30和31中的简图中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点。

在图29中的电路中，直接连接203介于第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b之间，而第一运算放大器11的同相输入11b接地；第四运算放大器41的输出41c直接和第二运算放大器21的同相输入21b相连。

在图30中的电路中，第四运算放大器41的输出41c与第一和第二运算放大器11、21的同相输入11b、21b相连，而第三运算放大器31的同相输入31b接地。

在图31中的电路中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而第四运算放大器41的输出41c和第一运算放大器11的同相输入11b相连；第三运算放大器31的同相输入31b接地。

关于图29-31中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图22中的简图表示滤波器1的另一个实施方式。

第一级10的反馈装置13由单一电容或与电阻串联的电容组成，而第二级20的反馈装置23由单一电容或与电阻串联的电容组成；第三级30是用电阻33进行反馈的。

第四级40具有第四运算放大器41，连接第四运算放大器41的反相输入41a和第二运算放大器21的输出21c的第一电阻42，以及连接第四运算放大器41的反相输入41a和输出41c的第二电阻43。

反馈电阻206具有和第一运算放大器11的输出11c相连的第一端206a，以及或者与第一运算放大器11的反相输入11a或者与第三运算放大器31的同相输入31b相连的第二端206b；第三运算放大器31的同相输入31b接地。

主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

图22中的电路有两个截然不同的配置，这取决于其中出现的开关占据的位置(A或B)。

在配置A中，直接连接83连接第一运算放大器11的同相输入11b和第四运算放大器41的反相输入41a，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b；另外，第四运算放大器41的同相输入41b直接和第三运算放大器31的反相输入31a相连。

在配置B中，第一运算放大器11的反相输入11a和第四运算放大器41的同相输入41b相连，第一运算放大器11的同相输入11b接地，直接连接86连接第二运算放大器21的同相输入21b和第四运算放大器41的反相输入41a。

关于图22中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，第三运算放大器31的输出31c是90°异相低通输出，而第四运算放大器41的输出41c是90°异相低通输出。

图21中的电路表示滤波器1的另一个实施方式。

第一级10的反馈装置13由单一电容或与电阻串联的电容组成；第二级20的反馈装置23由单一电容或与电阻串联的电容组成，而第三级30是用电阻33进行反馈的。

直接连接204介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间，而第一运算放大器11的同相输入11b接地。

次电阻62连接第二运算放大器21的反相输入21a和地线；同时提供辅助网络95，后者包括第一电阻96和第二电阻97。第一电阻96连接第一运算放大器11的输出11c和第三运算放大器31的同相输入31b，而第二电阻97具有和第三运算放大器31的同相输入31b相连的第一端97a，以及或者与地线或者与第二运算放大器21的反相输入21a相连的第二端97b。

关于图21中的简图，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图52-54中的简图表示滤波器1的其它实施方式。

第一级10的反馈装置13由单一电容或与电阻串联的电容组成；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

另外，作为选择，第三级30的反馈装置33可以包括两个并联的支路；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由单一电阻或与电容串联的电阻定义的。

同时提供第四级40，后者具有第四运算放大器41，第一电阻42和第二电阻43；第四运算放大器41的同相输入41b和第二运算放大器21的输出21c相连，第四运算放大器41的输出41c和第三级30的第一电阻32的第二端32b相连。

第四级40的第一电阻42连接第四运算放大器41的反相输入41a和第一运算放大器11的输出11c；第四级40的第二电阻43连接第四运算放大器41的反相输入41a和输出41c；第二级20的第二电阻23连接第二运算放大器21的反相输入21a和第四运算放大器41的输出41c。

反馈电阻114具有或者与第一运算放大器11的输出11c或者与第四运算放大器41的输出41c相连的第一端114a，以及与第一运算放大器11的反相输入11a相连的第二端114b。

在图52和53中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点；在图54中的电路中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点。

在图52中的电路中，直接连接204介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间，而第一运算放大器11的同相输入11b接地，并且第三运算放大器31的同相输入31b接地。

在图53中的电路中，直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b，而第一运算放大器11的同相输入11b接地；直接连接201介于第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a之间。

在图54中的电路中，直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a；第二和第三运算放大器21、31的同相输入21b、31b接地。

关于图52和54中的电路，当不使用电阻600和601时，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第四运算放大器41的输出41c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出；当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第四运算放大器41的输出41c是陷波输出，其中不被消除的频率是180°异相的，而第三运算放大器31的输出31c是90°异相低通输出。

关于图53中的简图，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第四运算放大器41的输出41c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图55-57中的简图表示滤波器1的其它实施方式。

第一级10的反馈装置13由单一电容或与电阻串联的电容组成；第二级20的反馈装置23由单一电容或与电阻串联的电容组成。

提供第四级40，后者配备有第四运算放大器41，第一电阻42和第二电阻43。第四运算放大器41的同相输入41b和第三运算放大器31的输出31c相连，第四运算放大器41的输出41c和总反馈支路50的第一端50a相连；第四级40的第一电阻42连接第二运算放大器21的输出21c和第四运算放大器41的反相输入41a；第四级40的第二电阻43连接第四运算放大器41的反相输入41a和输出41c。

反馈电阻115具有或者与第一运算放大器11的反相输入11a相连或者与第三运算放大器31的反相输入31a相连的第一端115a，以及与第一运算放大器11的输出11c相连的第二端115b。

在图55和56中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点；在图57中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。更详细地，在图55中的电路中，第一和第二运算放大器11、21的同相输入11b、21b接地，而直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b。

在图56中的简图中，直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b，而直接连接107连接第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a；第二运算放大器21的同相输入21b接地。

在图57中的简图中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而第一运算放大器11的同相输入11b和第三运算放大器31的同相输入31b接地。

关于图55-57中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，而第四运算放大器41的输出41c是90°异相低通输出。

图58-60中的简图表示滤波器1的其它实施方式。

第二级20的反馈装置23最好由包括单一电容或与电阻串联的电容的第一支路组成；该支路可以和彼此串联的电阻和电容定义的第二支路并联；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

作为选择，第二级20的反馈装置23是由单一电容或与电阻串联的电容定义的，而第三级30的反馈装置33由两个并联的支路组成；第一支路包括单一电容或与电阻串联的电容，而第二支路包括彼此串联的电容和电阻。

同时提供连接第一级10和第二级20的第四级40；第四级40配备有第四运算放大器41，第一电阻42，以及第二电阻43。第四运算放大器41的同相输入41b和第一运算放大器11的输出11c相连，第四运算放大器41的输出41c和第二级20的第一电阻22的第二端22b相连；第四级40的第一电阻42连接第四运算放大器41的反相输入41a和第三运算放大器31的输出31c；第四级40的第二电阻43连接第四运算放大器41的反相输入41a和输出41c。

第一级10的第二电阻13的第二端13b和第四运算放大器41的输出41c相连；反馈电阻116连接第四运算放大器41的输出41c和第三运算放大器31的反相输入31a。反馈电阻117介于第一运算放大器11的反相输入11a和第二运算放大器21的输出21c之间的电路中。

在图58和60中的电路中，反馈电阻120连接第一运算放大器11的同相输入11b和第二运算放大器21的输出21c。在图58和59中的电路中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点；在图60中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。

更详细地，在图58中的电路中，连接支路118连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a；该连接支路118可以是短路207，或者是电阻119；第二和第三运算放大器21、31的同相输入21b、31b接地。

在图59中的电路中，直接连接107介于第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a之间；直接连接201连接第二运算放大器21的输入21b和第三运算放大器31的反相输入31a，而第三运算放大器31的同相输入31b接地。

另外，在选择实施方式中，第二级20的反馈装置23可以包括一个电阻，后者与单一电容或与电阻串联的电容组成的支路并联；第三级30的反馈装置33是由单一电容或与电阻串联的电容定义的。关于上述选择实施方式，反馈电阻121连接第三运算放大器31的输出31c和第二运算放大器21的反相输入21a。

在图60中的电路中，连接支路123连接第一运算放大器11的同相输入11b和地线；该支路123或者由短路或者由电阻124组成。直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b，而第二运算放大器21的同相输入21b接地。

关于图58-60中的电路，关于输入信号Vs，第四运算放大器41的输出41c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图61中的简图表示滤波器1的另一个实施方式。

第一级10的反馈装置13由单一电容或与电阻串联的电容组成；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

作为选择，第三级30的反馈装置33可以包括两个并联的支路；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由单一电阻或与电容串联的电阻定义的。

第二级20是用电阻23进行反馈的。反馈电阻74具有和第一运算放大器11的反相输入11a相连的第一端74a，以及和第一运算放大器11的输出11c或第二运算放大器21的输出21c相连的第二端74b；主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点，而辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。

同时提供第四级40，包括第四运算放大器41，第一电阻42和第二电阻43；第四运算放大器41的输出41c直接和第一运算放大器11的同相输入11b相连(连接214)。第四级40的第一电阻42连接第四运算放大器41的反相输入41a和地线；第四级40的第二电阻43连接第四运算放大器41的反相输入41a和输出41c。直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b；第四运算放大器41的同相输入41b和第三运算放大器31的反相输入31a相连，而第二运算放大器21的同相输入21b接地。

关于图61中的电路，当不使用电阻600和601时，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出；当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不被消除的频率是180°异相的，而第三运算放大器31的输出31c是90°异相低通输出。

图62表示滤波器1的另一个实施方式。第一级10的反馈装置13由单一电容或与电阻串联的电容组成；同样，第二级20的反馈装置23由单一电容或与电阻串联的电容组成；第三级30是通过电阻33进行反馈的。

反馈电阻102具有或者与第一运算放大器11的反相输入11a相连或者与第三运算放大器31的反相输入31a相连的第一端102a，以及与第一运算放大器11的输出11c相连的第二端102b；主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点，而次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

第四级40配备有第四运算放大器41，第一电阻42和第二电阻43，后者连接第四运算放大器41的反相输入41a和输出41c；第一电阻42连接第四运算放大器41的反相输入41a和地线。第四运算放大器41的同相输入41b与第一运算放大器11的反相输入11a相连，第四运算放大器41的输出41c最好以直接方式(连接215)和第二运算放大器21的同相输入21b相连。直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a；第三运算放大器31的同相输入31b接地。

关于图62中的简图，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图63中的电路表示滤波器1的另一个实施方式。

第二级20的反馈装置23最好由第一支路组成，第一支路包括单一电容或与电阻串联的电容；该支路可以与单一电阻或与电容串联的电阻定义的第二支路并联；第三级30的反馈装置33由单一电容或与电阻串联的电容组成。

作为选择，第二级20的反馈装置23是由单一电容或与电阻串联的电容定义的，而第三级30的反馈装置33由两个并联的支路组成；第一支路包括单一电容或与电阻串联的电容，而第二支路包括彼此串联的电容和电阻。

反馈电阻109连接第三运算放大器31的输出31c和第二运算放大器21的反相输入21a；正如上面详细说明的那样，当插入电阻109时，第二级20的反馈装置23最好是由一个电阻定义的，该电阻与单一电容或与电阻串联的电容组成的支路并联。

第一级10是通过电阻13进行反馈的。反馈电阻102连接第一运算放大器11的输出11c和第三运算放大器31的反相输入31a，而反馈电阻104连接第一运算放大器11的反相输入11a和第二运算放大器21的输出21c。辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点，而次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

第四级40配备有第四运算放大器41，第一电阻42和第二电阻43，后者连接第四运算放大器41的反相输入41a和输出41c。第四级40的第一电阻42连接第四运算放大器41的反相输入41a和地线，而第四运算放大器41的同相输入41b与第二运算放大器21的反相输入21a相连；第四运算放大器41的输出41c和第三运算放大器31的同相输入31b相连(连接216)。另外，直接连接204介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间，而第一运算放大器11的同相输入11b接地。

关于图63中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

图64-72中的简图表示滤波器1的其它实施方式。

除第一运算放大器11之外，第一级10还包括第一连接块13，后者具有与第一运算放大器11的反相输入11a相连的第一端13a以及第二端13b；第一连接支路15具有与第一连接块13的第二端13b相连的第一端15a，以及与第一运算放大器11的输出11c相连的第二端15b。除第二运算放大器21之外，第二级20还包括第二连接块23，后者具有与第二运算放大器21的反相输入21a相连的第一端23a以及第二端23b；第二连接支路25具有与第二连接块23的第二端23b相连的第一端25a，以及与第二运算放大器21的输出21c相连的第二端25b。除第三运算放大器31之外，第三级30还包括第三连接块33，后者具有与第三运算放大器31的反相输入31a相连的第一端33a以及第二端33b；第三连接支路35具有与第三连接块33的第二端33b相连的第一端35a，以及与第三运算放大器31的输出31c相连的第二端35b。

所述第一、第二和第三连接支路15、25、35之间的至少一个预定连接支路包括一个配备有第四运算放大器41的第四级40；第四运算放大器41的输出41c定义预定连接支路的第一端15a、25a、35a，第四运算放大器41的同相输入41b定义预定连接支路的第二端15b、25b、35b。

作为选择，预定连接支路的第二端可以与第一电阻42的一端重合，其中第一电阻42的另一端和第四运算放大器41的同相输入41b相连。由短路或电阻44定义的反馈支路91连接第四运算放大器41的反相输入41a和输出41c。

在图64-66中的简图中，第四级40包含在第二连接支路25内；第二连接块23最好是由电阻92定义的。第一连接块13可以由单一电容或与电阻串联的电容组成；第三连接块33可以由单一电容或与电阻串联的电容组成。

作为选择，第一连接块13由单一电容或与电阻串联的电容组成，而第三连接块33包括两个并联的支路；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由单一电阻或与电容串联的电阻定义的。

反馈电阻74具有与第一运算放大器11的反相输入11a相连的第一端74a，以及或者与第一运算放大器11的输出11c或者与第二连接支路25的第二端25b相连的第二端74b。

在图64和65中的简图中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点；在图64和66中的简图中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点。第一和第三连接支路15、35为短路。

在图64中的电路中，直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a；直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b。第二运算放大器21的同相输入21b接地，并且第二连接支路25的第二端25b是由第四运算放大器41的同相输入41b定义的。

在图65中的电路中，第二电阻43介于第四运算放大器41的同相输入41b和输出41c之间；直接连接107连接第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a。直接连接201连接第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a；第三运算放大器31的同相输入31b接地，并且第四运算放大器41的同相输入41b通过第一电阻42和第二连接支路25的第二端25b相连。

在图66中的电路中，关于第四级40，第一电阻42介于第四运算放大器41的同相输入41b和第二连接支路25的第二端25b之间，第二电阻43连接第四运算放大器41的同相输入41b和输出41c。直接连接107介于第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a之间；直接连接212连接第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b，而第二运算放大器21的同相输入21b接地。

关于图64-66中的电路，当不使用电阻600和601时，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出；相反，当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不被消除的频率是180°异相的，而第三运算放大器31的输出31c是90°异相低通输出。

在图67-69中的简图中，第四级40包含在第三连接块35内，第三连接块33最好是由电阻92定义的。第一连接块13可以由单一电容或与电阻串联的电容组成；作为选择，所述第一连接块可以由和支路并联的电阻组成，其中该支路包括单一电容或与电阻串联的电容。第二连接块23可以是由单一电容或与第三运算放大器31的反相输入31a串联的电容定义的。

在图67和69中的电路中，主电阻60连接第一运算放大器11的反相输入11a和最好为接地节点的定电位节点；在图67和68中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

更详细地，在图67中的电路中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而直接连接207连接第一运算放大器11的同相输入11b和第三运算放大器31的反相输入31a；第三运算放大器31的同相输入31b接地。第三连接支路35的第二端35b是由第四运算放大器41的同相输入41b定义的。

在图68中的电路中，直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b，而直接连接201连接第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a；第一运算放大器11的同相输入11b接地。第四运算放大器41的同相输入41b通过第一电阻42与第三连接支路35的第二端35b相连；第二电阻43连接第四运算放大器41的同相输入41b和输出41c。

在图69中的电路中，直接连接207连接第一运算放大器11的输入11b和第三运算放大器31的反相输入31a，直接连接201连接第二运算放大器21的同相输入21b和第三运算放大器31的反相输入31a；第三运算放大器31的同相输入31b接地。第四运算放大器41的同相输入41b可以通过第一电阻42与第三连接支路35的第二端35b相连；第二电阻43连接第四运算放大器41的同相输入41b和输出41c。

关于图67-69中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是-90°异相低通输出，而第三运算放大器31的输出31c是90°异相低通输出。

在图70-72中的电路中，第四级40包含在第一连接支路15内；第一连接块13最好是由电阻92定义的。第二连接块23可以由两个并联的支路组成；第一支路或者是由单一电容定义的或者是由与电阻串联的电容定义的，而第二支路是由单一电阻或与电容串联的电阻定义的；第三连接块33是由单一电容或与电阻串联的电容定义的。

作为选择，第二连接块23可以由单一电容或与电阻串联的电容组成，而第三连接块33可以包括两个并联的支路；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由和电容串联的电阻定义的。

在其它选择实施方式中，反馈装置23、33均是由单一电容或与电阻串联的电容定义的，但没有相互连接。第二和第三连接支路25、35是由相应短路定义的。同时提供反馈电阻29，后者连接第一运算放大器11的反相输入11a和第二运算放大器21的输出21c；反馈电阻102连接第一运算放大器11的输出11c和第三运算放大器31的反相输入31a。反馈电阻109连接第三运算放大器31的输出31c和第二运算放大器21的反相输入21a；关于电阻109的使用，第二级20的反馈装置23最好是由和包括单一电容或与电阻串联的电容的支路并联的电阻定义的，而第三级30的反馈装置33是由单一电容或与电阻串联的电容定义的。

在图70和71中的电路中，辅电阻61连接第三运算放大器31的反相输入31a和最好为接地节点的定电位节点；在图70和72中的电路中，次电阻62连接第二运算放大器21的反相输入21a和最好为接地节点的定电位节点。

更详细地，在图70中的电路中，直接连接204连接第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b，而直接连接212介于第二运算放大器21的反相输入21a和第三运算放大器31的同相输入31b之间。第一连接支路15的第二端15b是由第四运算放大器41的同相输入41b定义的；第一运算放大器11的同相输入11b接地。

在图71中的电路中，直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b；直接连接107连接第一运算放大器11的同相输入11b和第二运算放大器21的反相输入21a。第一连接支路15的第二端15b或者是由第四运算放大器41的同相输入41b定义的，或者是由第一电阻42的一端定义的，其中第一电阻42的另一端与第四运算放大器41的同相输入41b相连；第二电阻43连接第四运算放大器41的同相输入41b和输出41c。另外，第二运算放大器21的同相输入21b接地。

在图72中的电路中，直接连接203连接第一运算放大器11的反相输入11a和第三运算放大器31的同相输入31b；直接连接204介于第一运算放大器11的反相输入11a和第二运算放大器21的同相输入21b之间。第一连接支路15的第二端15b或者是由第四运算放大器41的同相输入41b定义的，或者是由第一电阻42的一端定义的，第一电阻42的另一端与第四运算放大器41的同相输入41b相连；第二电阻43连接第四运算放大器41的同相输入41b和输出41c。另外，第一运算放大器11的同相输入11b接地。

请注意，可以修改图64-72中的简图，特别是用于某一级10、20、30的反馈的第四级40的使用方式；图74-76表示该反馈的选择实施方式。

通常用401表示第一运算放大器，用501表示第二运算放大器；在下文中，将详细说明它们和运算放大器11、21、31、41中的哪个运算放大器相对应。

第一运算放大器401具有反相输入401a，同相输入401b和输出401c；与反相输入401a相连的是电阻402，其第一端402a与反相输入401a相连，其第二端402b用来接收来自其上游的普通级的输入信号Vin。

同样，第二运算放大器501具有反相输入501a，同相输入501b和输出501c；同相输入501b通过连接支路396与第一运算放大器401的输出401c相连，连接支路396或者是由直接连接定义的或者是由第一电阻502定义的。第二运算放大器501的反相输入501a和输出501c利用反馈支路395彼此相连，反馈支路395是由第二电阻503定义的或者是由直接连接定义的。

在图74中的简图中，根据本发明，最简单的情况是连接支路396和反馈支路395都是由直接连接定义的；因此，第二运算放大器501看起来像是具有缓冲器的配置。

在图75中的简图中，连接支路396是由所述第一电阻502定义的，反馈支路395最好是直接连接，并提供连接电阻504，特别地，该电阻连接第二运算放大器501的同相输入501b和输出501c。

在图76中，连接支路396是由直接连接定义的，特别地，反馈支路395是由第二电阻503定义的，并提供连接电阻504，该电阻连接第一运算放大器401的输出401c和第二运算放大器501的反相输入501a。

连接块450连接第二运算放大器501的输出501c和第一运算放大器401的反相输入401a，并且可以由单一电阻、单一电容或彼此串联的电阻和电容组成。作为选择，连接块450的电路结构可以更复杂，并且可以包括两个并联的支路；第一支路是由单一电阻或与电容串联的电阻定义的，而第二支路包括单一电容或与电阻串联的电容。

在图64-72中的简图中，可以使用图74中所示的有源级作为输入级，亦即，插入第一运算放大器401代替所示图形中的第一运算放大器11，第二运算放大器501相当于所述图形中的第四运算放大器41。在同一简图(图64-72)中，也可以使用图74所示的有源级作为中间级，亦即，插入第一运算放大器401代替所示图形中的第二运算放大器21，第二运算放大器501相当于这些图形中的第四运算放大器41。此外，在图64-72中的简图中，可以使用图74所示的有源级作为末级，亦即，插入第一运算放大器401代替所示图形中的第三运算放大器31，第二运算放大器501相当于所述图形中的第四运算放大器41。

在所述图64-72的简图中，可以使用图75所示的有源级作为输入级，亦即，插入第一运算放大器401代替所示图形中的第一运算放大器11，第二运算放大器501相当于所述图形中的第四运算放大器41。在相同图形(图64-72)的简图中，也可以使用图75所示的有源级作为中间级，亦即，插入第一运算放大器401代替所示图形中的第二运算放大器21，第二运算放大器501相当于所述图形中的第四运算放大器41。此外，可以使用图75所示的有源级作为末级，亦即，插入第一运算放大器401代替所示图形(图64-72)中的第三运算放大器31，第二运算放大器501相当于所述图形中的第四运算放大器41。

在相同图64-72的简图中，可以使用图76所示的有源级作为输入级，亦即，插入第一运算放大器401代替所示图形中的第一运算放大器11，第二运算放大器501相当于所述图形中的第四运算放大器41。也可以使用图76所示的有源级作为中间级，亦即，插入第一运算放大器401代替所示图形(图64-72)中的第二运算放大器21，第二运算放大器501相当于所述图形中的第四运算放大器41。此外，可以使用图76所示的有源级作为末级，亦即，插入第一运算放大器401代替所示图形(图64-72)中的第三运算放大器31，第二运算放大器501相当于所述图形中的第四运算放大器41。

请注意，图76a-76b表示连接块450可以采取的可能配置；这些配置也可以是先前描述的图形中的反馈装置或连接块13、23、33。

同时请注意，关于图64-72中的简图，第四级40可以采取图80所示的配置，其中电阻44连接第四运算放大器41的反相输入41a和输出41c，电阻43的一端与第四运算放大器41的反相输入41a相连；第四运算放大器41的同相输入41b和电阻43的另一端相连。

图77和78中的简图表示滤波器1的其它实施方式。

在图77中的电路中，第一级10是通过电阻13进行反馈的，而第二级20是通过两个彼此并联的支路进行反馈的；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由和电容串联的电阻定义的；第三级30是通过单一电容或与电阻串联的电容进行反馈的。

作为选择，第二级20可以通过单一电容或与电阻串联的电容进行反馈，而第三级30是通过两个并联的支路进行反馈的；第一支路是由单一电容或与电阻串联的电容定义的，而第二支路是由和电容串联的电阻定义的。

作为另一个选择实施方式，第一级10和第二级20都可以用单一电容或与电阻串联的电容进行反馈；此时，提供最好是由电阻102定义的反馈支路101，以连接第一运算放大器11的输出11c和第三运算放大器31的反相输入31a。关于上面提及的选择实施方式，最好由电阻104定义的反馈支路103连接第一运算放大器11的反相输入11a和第二运算放大器21的输出21c。

第一和第二运算放大器11、21的同相输入11b、21b接地；第四级40包括第四运算放大器41，第一电阻42和第二电阻43。第一电阻42连接第四运算放大器41的反相输入41a和地线，而第二电阻43连接第四运算放大器41的反相输入41a和输出41c；第四运算放大器41的输出41c和第三运算放大器31的同相输入31b相连。

第一连接电阻54连接第四运算放大器41的同相输入41b和第二运算放大器21的反相输入21a；第二连接电阻59连接第四运算放大器41的同相输入41b和第一运算放大器11的反相输入11a。

此外，关于图77中的电路，关于输入信号Vs，第一运算放大器11的输出11c是-90°异相高通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出。

在图78中的电路中，第二级20是用电阻23进行反馈的；第一级10和第三级30是通过单一电容或与电阻串联的电容进行反馈的。此时，滤波器1配备有反馈电阻74，后者具有与第一运算放大器11的反相输入11a相连的第一端74a，以及或者与第一运算放大器11的输出11c或者与第二运算放大器21的输出21c相连的第二端74b。第二和第三运算放大器21、31的同相输入21b、31b接地。

提供第四级40，其结构类似于参照图77描述的结构。第四运算放大器41的输出41c和第一运算放大器11的同相输入11b相连；第一电阻42连接第四运算放大器41的反相输入41a和地线，第二电阻43连接第四运算放大器41的反相输入41a和输出41c。

第一连接电阻54连接第四运算放大器41的同相输入41b和第二运算放大器21的反相输入21a；第二连接电阻58连接第四运算放大器41的同相输入41b和第三运算放大器31的反相输入31a。

关于图78中的电路，当不使用电阻600和601时，关于输入信号Vs，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是非异相的带通输出，而第三运算放大器31的输出31c是90°异相低通输出；当使用电阻600和601时，第一运算放大器11的输出11c是-180°异相带通输出，第二运算放大器21的输出21c是陷波输出，其中不被消除的频率是180°异相的，而第三运算放大器31的输出31c是90°异相低通输出。

图79中的电路表示可以在电路1中使用的两个运算放大器401和501之间的一般耦合。第一运算放大器401与第一电阻402有关，第一电阻402具有和第一运算放大器401的反相输入401a相连的第一端402a，以及用来接收输入信号Vs的第二端402b；第二电阻403连接第一运算放大器401的反相输入401a和输出401c。

关于第二级500，第一电阻502连接第二运算放大器501的反相输入501a和第一运算放大器401的输出401c；第二电阻503连接第二运算放大器501的反相输入501a和输出501c。直接连接399连接第一运算放大器401的同相输入401b和第二运算放大器501的反相输入501a；第二运算放大器501的同相输入501b接地。

图81表示滤波器1的另一个配置，其中第三运算放大器31和第二运算放大器21分别通过各自的第四放大级40与第一运算放大器11相连。实际上，第四级40具有与第三运算放大器31的反相输入31a相连的输入in，以及通过相应电阻与第一运算放大器11的同相输入11b相连的输出out。

同时，在第一和第二运算放大器11、21之间提供另一个第四级40，后者具有与第二运算放大器21的反相输入21a相连的输入in，以及通过相应电阻与第一运算放大器11的同相输入11b相连的输出out。

请注意，第二和第三运算放大器21、31的同相输入21b、31b分别接地。同时需要指出的是，取决于所需的滤波类型，通过相配的电阻，可以向上面提及的运算放大器11、21、31中的某个运算放大器的反相输入11a、21a、31a提供输入信号Vs。

图73表示上面描述的电路中存在的反馈装置或连接块13、23、33的可能配置；特别示出以串联方式连接并且定义与电容300并联的支路301的电阻302和电容303。

作为本发明之目的的滤波器的典型设计的例子

为了验证本发明的功能特征，制作了三个不同原型，其中的一个原型与图17中的双二次配置有关，该配置有三个主要输出，分别是带通输出VoBP，低通输出VoLP1和反相低通输出VoLP2。

-该原型的规划参数和运算条件：

Q＝100；fo＝9.952KHz；

|AvoBO|＝|AvoLP1|＝|AvoLP2|＝Avo＝1；T＝27℃

-滤波器测量：反馈装置13是由彼此并联的电容C1和电阻RQ具体定义的，反馈装置23最好是由电容C2定义的，而不使用电阻44和206。使用常规双二次滤波器的简单理想公式，并采用具有同等元件的解决方案。

C1＝C2＝1nF(±10％)

R22＝R32＝R33＝R51＝R＝1/(6.28*fo*C)＝16KΩ(±5％)；

R60＝R62＝2R＝32KΩ(±5％)；RQ＝Q*R＝1.6MΩ；R12＝RQ/Avo＝1.6MΩ；

Q漂移的分析研究

为了从选择性方面分析证明作为本发明之目的的滤波器的稳定性的异常程度，绘制Q的三个直方图。

●第一个直方图涉及采用理想运算放大器的标准双二次滤波器。

●第二个直方图系指相同结构，但是采用实际运算放大器(μa-741)并且使用本发明的自补偿解决方案(参见图17)。

●最后，第三个直方图涉及和前两个滤波器属于同一类的滤波器，该滤波器被放在与第二滤波器相同的实现环境内，但是采用利用图1c所示的极的主动补偿技术获得的配置。

采用理想运算放大器的双二次滤波器的Q分布直方图：

作为本发明之目的的滤波器的Q分布直方图(图17)：

与图1c中的滤波器有关的Q分布直方图：

直方图的分析和解释

为了处理三个直方图，在三个滤波器的每个滤波器中，计算机执行相同次数的蒙特卡洛分析，每个分析包括392次A.C.模拟，以计算实际的Q值可以采用的许多数值；接着，计算机绘制其统计分布，对再现的结果进行数学统计分析。

通过分别比较与采用理想运算放大器的双二次滤波器有关以及与本发明之目的有关的第一和第二直方图，得出以下结论。

●理想滤波器：Q可以采取的最大值等于118.47，与理论标称Q值相比，其误差为+18.47％；相反，其最小值为87.345，相应误差为-12.655％。

●本发明：Q的最大值为116.22，其误差为+16.22％，其最小值的误差为-15.222％。

●理想滤波器：Q的平均值等于100.79，相对于理论标称值，其平均误差为+0.79％。

●本发明之目标：平均值为98.358，误差为-1.642％。

●理想滤波器：有一个二分直方图(分割意指划分直方图的间隔)，包含在87.345和102.91之间的Q值限定具有较高概率63.265％的直方图的界线。

●最常采用的Q值等于100.681。本发明之目标也有一个二分直方图，这意味着Q值的变化范围是非常有限的。在84.777和100.50范围内的Q值限定概率为59.694％的最可能的值群的分割；有利地的是，其中包括重复率最高的数值99.08，几乎等于理论Q值。

●σ是用来描述某个参数(此时为Q)的高斯分布相对于其平均值的标准偏差量的一个非常重要的参数；通常，该偏差越小，设备越稳定。

●理想滤波器的σ等于5.6845，其平均值等于100.79；因此，它提供的Q值以68％的概率采用95.105和106.47之间的数值。

●本发明之目标的σ等于6.470；考虑到平均值，认为其Q值仍然以68％的概率采用包含在91.888和104.83之间的数值。

就统计分布而言，采用理想运算放大器的滤波器的平均值集中度有些高，这是因为其σ比较低的缘故；然而，应该考虑以下事实，通过将RQ的值增加50％并将R60的值减少17.2％，得到的σ为5.440，该值比理想值低4.3％。

在该文件中再现的σ值是非常精确的，这是因为它们是从大量A.C.分析中得出的(392次，比通常用来获取可靠数据的次数的两倍还要多)；然而，即使考虑潜在的近似误差，也可以认为本发明的σ和理想非运算滤波器的σ是相同的。

此后，比较本发明的直方图(第二个直方图)和与已知滤波器有关的直方图(第三个直方图)。根据最初的分析，立刻可以看到第二个直方图的性能优于第三个直方图的性能。

经过更深入的研究，推导出以下结论：

●作为本发明之目标的滤波器：Q的最大值为116.22(与理想值比较，误差为+16.22％)，Q的最小值为84.778(-15.222％)。相反，图1c中的滤波器提供的Q的最大值为158.45(+58.45％)。Q的最小值等于78.172，因此，最大亏损误差为-21.827％。Q的最大值和最小值限定的范围等于80.282，其不利之处在于，该范围比作为本发明之目的的滤波器的范围大155.30％(事实上，它占据六个分割而非两个分割)；该滤波器涉及的σ大于本发明涉及的σ。

●作为本发明之目标的滤波器：Q值有一个59.694％的较大概率的范围，其中可采用的值包含在84.777和100.50之间。最常见的Q值是99.08，并且落在该范围内；因此，重复率最高的误差等于-0.92％。图1c中的滤波器：Q值有一个集中度为40.561％的范围，其取值包含在91.553和104.93之间，最常见的Q值等于104.84，也包含在该范围内。

●本发明之目标：其σ等于6.4699，比Sedra滤波器的σ低51.764％；另外，与理想值相比，Q的实际平均值的误差是-1.642％，而非+2.897％。这意味着在本发明中，不仅Q具有更高的稳定性、更简约，而且一般而言它采用的值和理论值更接近；事实上，就像在作为本发明之目的的滤波器中那样，利用两个Q值89.484和116.31，而非91.888和104.83，来限定图1c中的滤波器的标准偏差的范围。

结论

通过研究Q漂移，可以得出以下结论，图17的简图中的滤波器比相同类型的所有其它已知滤波器的性能更优越。

事实上，和先前的发明不同，本发明处理由运算放大器的非理想性引起的寄生电压；这些电压与运算放大器本身的开环动态增益A(S)成反比。用来补偿寄生极的最终信号是通过放大所述电压或放大所述电压之和得到的。

上述处理改变了滤波器的实际传递函数，使它更理想并降低它对无源元件的敏感性。

为了使补偿效果更有效，用来制造滤波器的所有运算放大器必须是相同类型的并且最好是耦合的，亦即，属于单一集成电路；这是必须的，因为起源于相同制造方法的设备具有几乎相同的特征，因此，在自补偿处理中并且在最不同的环境条件下能够进行正确的相位计数平衡。

考虑到上文，本发明的滤波器的巨大作用显现出来。同时需要指出的是，可以简化频率fo的联机调谐，因为作用于单一电阻就足够了；甚至不需要执行所述调谐，因为补偿技术也企图自动恢复fo本身。

本发明具有许多优势。

根据本发明的滤波器能够以最佳方式补偿滤波器中的有源元件引起的非理想性。

特别地，就电路而言，通过上面描述的简单手段，能够以非常精确的方式补偿寄生极引起的效应，与所述极的数目以及与使用的放大滤波级的数目无关。

换句话说，上述补偿技术使滤波器能够获得和标准理论滤波器非常相似的行为，其中理论滤波器的行为是可以利用标准数学计算进行预测的一个先验值。

另外，就电路而言，上述手段是非常简单的、廉价的，因为通常它们是借助于短路和单一电阻或通过带有有用输出的第四运算放大器实现的，在许多情况中，即使不采用本发明的技术补偿滤波器，电阻或运算放大器也是必需的。

除此之外，由于采用补偿技术，所以在不同配置中使用的运算放大器在高频部分是稳定的。

Claims (200)

1.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●第一电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二电阻(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括：连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)。

2.如权利要求1要求的滤波器，其特征在于它进一步包括直接连接(72)，用于连接所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)。

3.如权利要求1要求的滤波器，其特征在于它进一步包括直接连接(70)，用于连接所述第二运算放大器(21)的反相输入(21a)和所述第一运算放大器(11)的同相输入(11b)。

4.如权利要求1、2或3要求的滤波器，其特征在于它进一步包括反馈支路(71)，该支路最好是由短路或由放大装置定义的，具有和所述第三运算放大器(31)的反相输入(31a)相连的第一端(71a)，以及和所述第二运算放大器(21)的同相输入(21b)相连的第二端(71b)。

5.如权利要求4要求的滤波器，其特征在于，所述放大装置具有和所述反馈支路(71)的第一端(71a)相连的输入以及和同一支路(71)的第二端(71b)相连的输出，所述第一运算放大器(11)的反相输入(11a)通过所述主电阻(60)和最好为接地节点的定电位节点相连。

6.如权利要求1或3要求的滤波器，其特征在于它进一步包括直接连接(76)，用于连接所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)，所述第三运算放大器(31)的反相输入(31a)通过所述辅电阻(61)和最好为接地节点的定电位节点相连。

7.如权利要求1或2要求的滤波器，其特征在于它进一步包括直接连接(76)，用于连接所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)。

8.如权利要求1或2要求的滤波器，其特征在于它进一步包括直接连接(73)，用于连接所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)，所述第一运算放大器(11)的反相输入(11a)通过所述主电阻(60)和最好为接地节点的定电位节点相连。

9.如前述权利要求之任一权利要求要求的滤波器，其特征在于，所述第三级(30)的反馈装置(33)是由包括单一电容或与电阻串联的电容的支路定义的，所述支路与包括单一电阻或与电容串联的电阻的另一支路并联，或者其特征在于，它进一步包括反馈电阻(74)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及或者与所述第一运算放大器(11)的输出(11c)或者与所述第二运算放大器(21)的输出(21c)相连的第二端(74b)。

10.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)：

●第一电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二电阻(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)，反相输入(41a)或者直接与所述第二运算放大器(21)的同相输入(21b)相连，或者与所述第三运算放大器(31)的同相输入(31b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

11.如权利要求10要求的滤波器，其特征在于它进一步包括直接连接(76)，用于连接所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)。

12.如权利要求10或11要求的滤波器，其特征在于，它进一步包括，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第一运算放大器(11)的反相输入(11a)相连，或者与最好为接地节点的定电位节点相连，另外，所述第四运算放大器(41)的反相输入(41a)直接与所述第二运算放大器(21)的同相输入(21b)相连。

13.如权利要求10要求的滤波器，其特征在于它进一步包括直接连接(75)，用于连接所述第二运算放大器(21)的反相输入(21a)和所述第一运算放大器(11)的同相输入(11b)。

14.如权利要求10要求的滤波器，其特征在于它进一步包括直接连接(77)，用于连接所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)。

15.如权利要求10、13或14要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连，和/或其特征在于，它进一步包括连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

16.如权利要求10-15之任一权利要求要求的滤波器，其特征在于，所述第三级(30)的反馈装置(33)最好是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一支路并联，或者其特征在于，它进一步包括反馈电阻(74)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及或者与所述第一运算放大器(11)的输出(11c)或者与所述第二运算放大器(21)的输出(21c)相连的第二端(74b)。

17.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●第一电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二电阻(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)，所述反相输入(41a)或者直接与所述第一运算放大器(11)的同相输入(11b)相连，或者与所述第二运算放大器(21)的同相输入(21b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

18.如权利要求17要求的滤波器，其特征在于它进一步包括主电阻(60)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(60a)以及与最好为接地节点的定电位节点相连的第二端(60b)。

19.如权利要求17或18要求的滤波器，其特征在于它进一步包括，介于所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(81)，与最好为接地节点的定电位节点相连的所述第四运算放大器(41)的同相输入(41b)，直接与所述第二运算放大器(21)的同相输入(21b)相连的所述第四运算放大器(41)的反相输入(41a)。

20.如权利要求17要求的滤波器，其特征在于它进一步配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(82)，直接与所述第二运算放大器(21)的同相输入(21b)相连的所述第四运算放大器(41)的反相输入(41a)。

21.如权利要求17或18要求的滤波器，其特征在于它进一步包括，介于所述第三运算放大器(31)的反相输入(31a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(84)。

22.如权利要求17、18或21要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(85)，直接与所述第一运算放大器(11)的同相输入(11b)相连的所述第四运算放大器(41)的反相输入(41a)。

23.如权利要求17、18或21要求的滤波器，其特征在于它进一步包括，介于所述第二运算放大器(21)的反相输入(21a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(87)，直接与所述第二运算放大器(21)的同相输入(21b)相连的所述第四运算放大器(41)的反相输入(41a)。

24.如权利要求17、18、20、21和22之任一权利要求要求的滤波器，其特征在于它进一步包括次电阻(62)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)和与最好为接地节点的定电位节点相连的第二端(62b)。

25.如权利要求17-24之任一权利要求要求的滤波器，其特征在于它进一步包括反馈电阻(74)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及或者与所述第一运算放大器(11)的输出(11c)或者与所述第二运算放大器(21)的输出(21c)相连的第二端(74b)。

26.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●第一电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二电阻(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有同相输入(41b)，反相输入(41a)和输出(41c)，同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)或者与第三运算放大器(31)的反相输入(31a)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

27.如权利要求26要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与所述第一运算放大器(11)的输出(11c)相连，和/或其特征在于，它进一步配备有介于所述第四运算放大器(41)的反相输入(41a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接，和/或配备有介于所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(90)，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连。

28.如权利要求26要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与所述第一运算放大器(11)的输出(11c)相连，和/或其特征在于，所述第四运算放大器(41)的反相输入(41a)直接与所述第一运算放大器(11)的同相输入(11b)相连，所述第四运算放大器(41)的同相输入(41b)直接与所述第三运算放大器(31)的反相输入(31a)相连。

29.如权利要求26要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与最好为接地节点的定电位节点相连，和/或其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第一运算放大器(11)的同相输入(11b)和/或与所述第三运算放大器(31)的同相输入(31b)相连，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连。

30.如权利要求26要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与最好为接地节点的定电位节点相连，和/或其特征在于，它进一步配备有介于所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(90)，和/或配备有介于所述第四运算放大器(41)的输出(41c)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连。

31.如权利要求26要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与最好为接地节点的定电位节点相连，和/或其特征在于，它进一步配备有介于所述第三运算放大器(31)的反相输入(31a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(71)，和/或配备有介于所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连。

32.如权利要求26-31之任一权利要求要求的滤波器，其特征在于，所述第三级(30)的反馈装置(33)是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一支路并联，或者其特征在于，它进一步包括反馈电阻(74)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及与所述第一运算放大器(11)的输出(11c)或者与所述第二运算放大器(21)的输出(21c)相连的第二端(74b)。

33.如权利要求26-32之任一权利要求要求的滤波器，其特征在于，它进一步包括连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或其特征在于，它进一步包括连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)。

34.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好包括单一电容或与电阻串联的电容；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)。

35.如权利要求34要求的滤波器，其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

36.如权利要求34或35要求的滤波器，其特征在于它进一步包括反馈支路(103)，该支路具有与所述第二运算放大器(21)的输出(21c)相连的第一端(103a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(103b)，所述反馈支路(103)最好是由反馈电阻(104)定义的。

37.如权利要求34、35和36之任一权利要求要求的滤波器，其特征在于它进一步包括反馈支路(101)，该支路具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(101a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(101b)，所述反馈支路(101)最好是由反馈电阻(102)定义的，该反馈电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(102b)。

38.如权利要求35要求的滤波器，其特征在于它进一步包括，与所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的反相输入(11a)相连的反馈电阻(104)。

39.如权利要求34或35要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)最好是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一支路并联。

40.如权利要求34或35要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)最好是由一个电阻定义的，该电阻和包括单一电容或与电阻串联的电容的支路并联，此外，所述滤波器(1)最好配备有特别由反馈电阻(109)定义的反馈支路(108)，该支路具有与所述第三运算放大器(31)的输出(31c)相连的第一端(108a)，以及与所述第二运算放大器(21)的反相输入(21a)相连的第二端(108b)。

41.如权利要求35-40之任一权利要求要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连。

42.如权利要求34、35或41要求的滤波器，当依赖于权利要求35时，其特征在于它进一步包括反馈电阻(106)，该电阻具有与所述第二运算放大器(21)的输出(21c)相连的第一端(106a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(106b)。

43.如权利要求35-40之任一权利要求要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第三运算放大器(31)的反相输入(31a)相连。

44.如权利要求34-39之任一权利要求或者如权利要求41要求的滤波器，当依赖于权利要求35、36、37、38或39时，其特征在于它进一步配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(107)，或者其特征在于，它进一步配备有，连接所述第一运算放大器(11)的同相输入(11b)和最好为接地节点的定电位节点的电阻(105)，并配备有反馈电阻(106)，该电阻具有与所述第二运算放大器(21)的输出(21c)相连的第一端(106a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(106b)，更可取地，所述滤波器(1)进一步配备有介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，所述第三运算放大器(31)的反相输入(31a)通过所述辅电阻(61)和最好为接地节点的定电位节点相连。

45.如权利要求34-41之任一权利要求要求的滤波器，其特征在于它进一步包括反馈支路(107)，特别地，该支路是由直接连接或者由放大装置定义的，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(107a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(107b)，所述放大装置具有与所述反馈支路(107)的第一端(107a)相连的输入，以及与同一支路(107)的第二端(107b)相连的输出，和/或其特征在于，它还包括介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，所述第三运算放大器(31)的反相输入(31a)通过所述辅电阻(61)与最好为接地节点的定电位节点相连。

46.如权利要求34-40之任一权利要求或者如权利要求43要求的滤波器，其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于，它进一步包括介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)。

47.如权利要求34-40之任一权利要求或者如权利要求43要求的滤波器，其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，所述第二运算放大器(21)的反相输入(21a)通过所述次电阻(62)与最好为接地节点的定电位节点相连。

48.如权利要求34-42之任一权利要求要求的滤波器，其特征在于，它进一步包括介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或其特征在于，它进一步包括连接支路(110)，该支路最好是由电阻(11)或者由直接连接(207)定义的，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(110a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(110b)，所述第三运算放大器(31)的反相输入(31a)通过所述辅电阻(61)与最好为接地节点的定电位节点相连。

49.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好包括单一电容或与电阻相连的电容；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)，所述反相输入(41a)或者直接或者通过电阻与所述第一、第二和第三运算放大器(11，21，31)的某个运算放大器的同相输入(11b、21b或31b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

50.如权利要求49要求的滤波器，其特征在于它进一步包括反馈支路(103)，具有与所述第二运算放大器(21)的输出(21c)相连的第一端(103a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(103b)，所述反馈支路(103)最好是由反馈电阻(104)定义的。

51.如权利要求49或50要求的滤波器，其特征在于它进一步包括反馈支路(101)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(101a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(101b)，所述反馈支路(101)最好是由反馈电阻(102)定义的，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(102b)。

52.如权利要求49要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)最好是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一支路并联。

53.如权利要求49要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)最好是由一个电阻定义的，该电阻和包括单一电容或与电阻串联的电容的支路并联，此外，所述滤波器(1)最好配备有特别由反馈电阻(109)定义的反馈支路(108)，该支路具有与所述第三运算放大器(31)的输出(31c)相连的第一端(108a)，以及与所述第二运算放大器(21)的反相输入(21a)相连的第二端(108b)。

54.如权利要求49-53之任一权利要求要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与所述第三运算放大器(31)的输出(31c)相连。

55.如权利要求54要求的滤波器，其特征在于，它进一步配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或其特征在于，它进一步配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(218)，所述第四运算放大器(41)的反相输入(41a)直接与所述第二运算放大器(21)的同相输入(21b)相连。

56.如权利要求54要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连，和/或其特征在于，它进一步包括，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

57.如权利要求49-52之任一权利要求要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与所述第一运算放大器(11)的输出(11c)相连。

58.如权利要求57要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)和最好为接地节点的定电位节点相连，和/或其特征在于，它进一步配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，所述第四运算放大器(41)的反相输入(41a)或者直接或者通过电阻与所述第一运算放大器(11)的同相输入(11b)相连。

59.如权利要求57要求的滤波器，其特征在于，所述第三运算放大器(31)的反相输入(31a)直接与所述第四运算放大器(41)的同相输入(41b)相连，和/或其特征在于，它进一步包括连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，所述第四运算放大器(41)的反相输入(41a)或者直接或者通过电阻与所述第一运算放大器(11)的同相输入(11b)相连。

60.如权利要求57要求的滤波器，其特征在于，它进一步配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，或配备有连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或其特征在于，它进一步配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接，和/或配备有连接支路(110)，该支路最好是由电阻(111)或者由直接连接(207)定义的，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(110a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(110b)，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

61.如权利要求49或者如权利要求57-60之任一权利要求要求的滤波器，其特征在于，它进一步包括反馈电阻(106)，该电阻具有与所述第二运算放大器(21)的输出(21c)相连的第一端(106a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(106b)。

62.如权利要求49-52之任一权利要求要求的滤波器，其特征在于，所述第四级(40)的第一电阻(42)的第二端(42b)与所述第二运算放大器(21)的输出(21c)相连。

63.如权利要求62要求的滤波器，当依赖于权利要求49时，其特征在于，它进一步包括连接所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的反相输入(11a)的反馈电阻(104)。

64.如权利要求62或63要求的滤波器，其特征在于，它进一步配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，和/或其特征在于，它还配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(218)，所述第四运算放大器(41)的反相输入(41a)直接与所述第二运算放大器(21)的同相输入(21b)相连。

65.如权利要求62或63要求的滤波器，其特征在于，它进一步配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，或配备有连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或其特征在于，它还配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或配备有，连接所述第四运算放大器(41)的同相输入(41b)和最好为接地节点定电位节点或所述第三运算放大器(31)的反相输入(31a)的直接连接，所述第四运算放大器(41)的反相输入(41a)直接与所述第一运算放大器(11)的同相输入(11b)相连。

66.如权利要求62或63要求的滤波器，其特征在于，它进一步配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或其特征在于，它还配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(218)，所述第四运算放大器(41)的反相输入(41a)直接与所述第二运算放大器(21)的同相输入(21b)相连。

67.如权利要求57要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连，和/或其特征在于，它还配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，所述第四运算放大器(41)的反相输入(41a)直接与所述第一运算放大器(11)的同相输入(11b)相连。

68.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●第一电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)；

-介于所述第一运算放大器(11)的反相输入(11a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(218)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)以及和最好为接地节点的定电位节点相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

69.如权利要求68要求的滤波器，其特征在于它进一步包括反馈支路(103)，具有与所述第二运算放大器(21)的输出(21c)相连的第一端(103a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(103b)，所述反馈支路(103)最好是由反馈电阻(104)定义的。

70.如权利要求68或69要求的滤波器，其特征在于它进一步包括反馈支路(101)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(101a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(101b)，所述反馈支路(101)最好是由反馈电阻(102)定义的，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(102b)。

71.如权利要求68要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)最好是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一支路并联。

72.如权利要求68要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)最好是由一个电阻定义的，该电阻和包括单一电容或与电阻串联的电容的支路并联，此外，所述滤波器(1)最好配备有反馈电阻(109)，连接所述第三运算放大器(31)的输出(31c)和所述第二运算放大器(21)的反相输入(21a)。

73.如权利要求68-72之任一权利要求要求的滤波器，其特征在于，它进一步配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或其特征在于，它还配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或配备有，介于所述第四运算放大器(41)的输出(41c)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接。

74.如权利要求68-72之任一权利要求要求的滤波器，其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第三运算放大器(31)的同相输入(31b)相连，和/或其特征在于，它还配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(107)。

75.如权利要求68-72之任一权利要求要求的滤波器，其特征在于，它进一步包括，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第二运算放大器(21)的同相输入(21b)或与所述第三运算放大器(31)的同相输入(31b)相连。

76.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●第一电阻(14)，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(14a)和用来接收输入信号(Vs)的第二端(14b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)；

●第三电阻(53)，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(53a)以及和最好为接地节点的定电位节点相连的第二端(53b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有：

●输出(41c)，最好以直接方式与第二运算放大器(21)的同相输入(21b)和/或与第三运算放大器(31)的同相输入(31b)相连；

●同相输入(41b)，通过电阻(57)与所述第一运算放大器(11)的反相输入(11a)相连；

●反相输入(41a)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第一运算放大器(11)的同相输入(11b)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

77.如权利要求76要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一支路并联。

78.如权利要求76要求的滤波器，其特征在于，它进一步配备有连接电阻(52)，该电阻具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(52a)，以及与所述第二运算放大器(21)的输出(21c)相连的第二端(52b)，或其特征在于，它进一步配备有，连接所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的输出(21c)的反馈电阻(104)，和/或配备有，连接所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的输出(11c)的反馈电阻(102)。

79.如权利要求76、77或78要求的滤波器，其特征在于，它进一步包括介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，所述第四运算放大器(41)的输出(41c)最好直接与所述第二运算放大器(21)的同相输入(21b)相连。

80.如权利要求76、77或78要求的滤波器，其特征在于，它进一步配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或其特征在于，它还配备有第一连接电阻(54)，该电阻具有与所述第四运算放大器(41)的同相输入(41b)相连的第一端(54a)，以及与所述第二运算放大器(21)的反相输入(21a)相连的第二端(54b)，另外，所述滤波器(1)最好配备有第二连接电阻(55)，该电阻具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(55a)，以及和最好为接地节点的定电位节点相连的第二端(55b)，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第三运算放大器(31)的同相输入(31b)相连。

81.如权利要求76-79之任一权利要求要求的滤波器，其特征在于，它进一步配备有电阻分压器(56)，具有与所述第四运算放大器(41)的同相输入(41b)相连的第一端(56a)，以及和最好为接地节点的定电位节点相连的第二端(56b)，和/或其特征在于，它另外配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)。

82.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●第一电阻(12)，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述笫一运算放大器(11)的输出(11c)相连的第二端(13b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有同相输入(41b)，反相输入(41a)和输出(41c)，其中同相输入(41b)通过直接连接(218)与所述第一运算放大器(11)的反相输入(11a)相连；

-反馈电阻(43)，具有或者直接或者通过另一个电阻与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)，以及与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

83.如权利要求82要求的滤波器，其特征在于，它进一步包括次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)，和/或其特征在于，它还包括连接电阻(42)，该电阻具有与所述第四级(40)的反馈电阻(43)的第一端(43a)相连的第一端(42a)，以及和最好为接地节点的定电位节点相连的第二端(42b)。

84.如权利要求82或83要求的滤波器，其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第二运算放大器(21)的同相输入(21b)相连，和/或其特征在于，它进一步包括介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)。

85.如权利要求82、83或84要求的滤波器，其特征在于，它进一步包括辅电阻(61)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(61a)，以及和最好为接地节点的定电位节点相连的第二端(61b)。

86.如权利要求82或83要求的滤波器，其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第二运算放大器(21)的同相输入(21b)和/或与所述第三运算放大器(31)的同相输入(31b)相连。

87.如权利要求82-86之任一权利要求要求的滤波器，其特征在于，它进一步包括把所述第一、第二和第四级(10，20，40)连接起来的连接网络(45)，所述连接网络(45)配备有：

-第一电阻(46)，具有与所述第二运算放大器(21)的输出(21c)相连的第一端(46a)和与所述第四级(40)的反馈电阻(43)的第一端(43a)相连的第二端(46b)；

-第二电阻(47)，具有与所述第二运算放大器(21)的输出(21c)相连的第一端(47a)和与所述第一运算放大器(11)的同相输入(11b)相连的第二端(47b)；

-第三电阻(48)，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(48a)以及和最好为接地节点的定电位节点相连的第二端(48b)。

88.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一支路或与电阻并联的支路定义的，该支路包括单一电容或与电阻串联的电容；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于，它进一步配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)。

89.如权利要求88要求的滤波器，其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(42b)。

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

90.如权利要求89要求的滤波器，其特征在于它进一步包括，连接所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的反相输入(11a)的反馈电阻(44)，所述第一级(10)的反馈装置(13)最好是由单一电容或与电阻串联的电容定义的。

91.如权利要求89或90要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第一运算放大器(11)的反相输入(11a)相连。

92.如权利要求89或90要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)直接与所述第二运算放大器(21)的反相输入(21a)相连。

93.如权利要求88-91之任一权利要求要求的滤波器，其特征在于，它进一步包括反馈支路(203)，该支路最好是由直接连接或者由放大装置定义的，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(203a)，以及与所述第三运算放大器(31)的同相输入(31b)相连的第二端(203b)，所述放大装置具有与所述反馈支路(203)的第一端(203a)相连的输入，以及与同一支路(203)的第二端(203b)相连的输出，和/或其特征在于，它进一步包括介于所述第三运算放大器(31)的反相输入(31a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(201)，所述第二运算放大器(21)的反相输入(21a)通过所述次电阻(62)和最好为接地节点的定电位节点相连。

94.如权利要求88、89、90和92之任一权利要求要求的滤波器，其特征在于，它进一步包括介于所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(207)，和/或其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)。

95.如权利要求88、89、90和92之任一权利要求要求的滤波器，其特征在于，它进一步包括介于所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(207)，和/或其特征在于，它还包括介于所述第三运算放大器(31)的反相输入(31a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(201)，所述第一运算放大器(11)的反相输入(11a)通过所述主电阻(60)和最好为接地节点的定电位节点相连。

96.如权利要求88-91之任一权利要求要求的滤波器，其特征在于，它进一步配备有介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于，它另外配备有介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，或配备有介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，所述第二运算放大器(21)的反相输入(21a)通过所述次电阻(62)和最好为接地节点的定电位节点相连。

97.如权利要求88-96之任一权利要求要求的滤波器，其特征在于，它进一步包括一个电阻，所述滤波器(1)最好配备有反馈电阻(206)，该电阻具有与所述第一运算放大器(11)的输出(11c)相连的第一端(206a)，以及和所述第三运算放大器(31)的反相输入(31a)相连的第二端(206b)，所述第一级(10)的反馈装置(13)是由单一电容或与电阻串联的电容定义的。

98.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●第一电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)，所述反相输入(41a)直接与所述第一运算放大器(11)的同相输入(11b)或与所述第三运算放大器(31)的同相输入(31b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

99.如权利要求98要求的滤波器，其特征在于，所述第一级(10)的反馈装置(13)是由一个电阻定义的，该电阻和包括单一电容或与电阻串联的电容的支路并联，或者其特征在于，它还配备有连接所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的反相输入(11a)的反馈电阻(44)，和/或配备有连接所述第一运算放大器(11)的输出(11c)和所述第三运算放大器(31)的反相输入(31a)的反馈电阻(206)。

100.如权利要求98或99要求的滤波器，其特征在于，所述第三运算放大器(31)的反相输入(31a)直接与所述第四运算放大器(41)的同相输入(41b)相连，和/或其特征在于，它还配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，所述第四运算放大器(41)的反相输入(41a)直接与所述第一运算放大器(11)的同相输入(11b)相连。

101.如权利要求98或99要求的滤波器，其特征在于，所述第三运算放大器(31)的反相输入(31a)直接与所述第四运算放大器(41)的同相输入(41b)相连，和/或其特征在于，它还配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或配备有，介于所述第三运算放大器(31)的反相输入(31a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(201)，所述第四运算放大器(41)的反相输入(41a)直接与所述第一运算放大器(11)的同相输入(11b)相连。

102.如权利要求98或99要求的滤波器，其特征在于，它进一步配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，或配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或其特征在于，它另外配备有介于所述第三运算放大器(31)的反相输入(31a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(207)，和/或配备有，最好以直接方式连接所述第四运算放大器(41)的同相输入(41b)和最好为接地节点的定电位节点或所述第二运算放大器(21)的反相输入(21a)的直接连接，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

103.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●第一电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(42b)，所述第四运算放大器(41)的反相输入(41a)直接与所述第二运算放大器(21)的同相输入(21b)或与所述第三运算放大器(31)的同相输入(31b)相连；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

104.如权利要求103要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)最好是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一个支路并联，并且其特征在于，它进一步包括反馈电阻(206)，该电阻具有与所述第一运算放大器(11)的输出(11c)相连的第一端(206a)，以及与所述第三运算放大器(31)的反相输入(31a)或与所述第一运算放大器(11)的反相输入(11a)相连的第二端(206b)。

105.如权利要求103或104要求的滤波器，其特征在于，所述第四运算放大器(41)的同相输入(41b)和最好为接地节点定电位节点相连。

106.如权利要求103-105之任一权利要求要求的滤波器，其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于，它还包括次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

107.如权利要求103或104要求的滤波器，其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(218)，和/或其特征在于，它还包括次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)。

108.如权利要求103、104或107要求的滤波器，其特征在于，它进一步包括介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或其特征在于，它还包括辅电阻(61)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(61a)，以及和最好为接地节点的定电位节点相连的第二端(61b)，所述第四运算放大器(41)的反相输入(41a)直接与所述第二运算放大器(21)的同相输入(21b)相连。

109.如权利要求103、104或107要求的滤波器，其特征在于，它进一步包括介于所述第二运算放大器(21)的同相输入(21b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(201)，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

110.如权利要求103或104要求的滤波器，其特征在于，它还包括介于所述第二运算放大器(21)的反相输入(21a)和所述第四运算放大器(41)的同相输入(41b)之间的直接连接(223)，和/或其特征在于，它进一步包括辅电阻(61)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(61a)，以及和最好为接地节点的定电位节点相连的第二端(61b)，所述第四运算放大器(41)的反相输入(41a)直接与所述第三运算放大器(31)的同相输入(31b)相连。

111.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●第一电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)和输出(41c)，所述同相输入(41b)直接与所述第三运算放大器(31)的反相输入(31a)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)以及和最好为接地节点的定电位节点相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

112.如权利要求111要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)最好是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一个支路并联，或者其特征在于，它还包括反馈电阻(206)，该电阻具有与所述第一运算放大器(11)的输出(11c)相连的第一端(206a)，以及与所述第三运算放大器(31)的反相输入(31a)或与所述第一运算放大器(11)的反相输入(11a)相连的第二端(206b)。

113.如权利要求111或112要求的滤波器，其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式和所述第二运算放大器(21)的同相输入(21b)相连，和/或其特征在于，它还配备有介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，和/或配备有次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)。

114.如权利要求111或112要求的滤波器，其特征在于，它进一步包括主电阻(60)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(60a)，以及和最好为接地节点的定电位节点相连的第二端(60b)，和/或其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第一运算放大器(11)的同相输入(11b)和/或与所述第二运算放大器(21)的同相输入(21b)相连。

115.如权利要求111或112要求的滤波器，其特征在于，它进一步配备有连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或其特征在于，它还配备有介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或配备有，介于所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接。

116.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

-第二级(201，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●第一电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有同相输入(41b)，反相输入(41a)和输出(41c)，所述同相输入(41b)直接与所述第三运算放大器(31)的反相输入(31a)或与所述第一运算放大器(11)的反相输入(11a)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

117.如权利要求116要求的滤波器，其特征在于它进一步配备有，介于所述第四运算放大器(41)的反相输入(41a)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接(83)，并且配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，或其特征在于，它进一步配备有，介于所述第四运算放大器(41)的反相输入(41a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(86)，同时，所述滤波器(1)最好配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，所述滤波器(1)最好还配备有反馈电阻(206)，该电阻具有与所述第一运算放大器(11)的输出(11c)相连的第一端(206a)，以及与所述第三运算放大器(31)的反相输入(31a)或与所述第一运算放大器(11)的反相输入(11a)相连的第二端(206b)。

118.一种有源滤波器，包括：

-第一级(101，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好包括单一电容或与电阻串联的电容；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好包括单一电容或与电阻串联的电容；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括辅助网络(95)，配备有：

-第一电阻(96)，具有与所述第一运算放大器(11)的输出(11c)相连的第一端(96a)和与所述第三运算放大器(31)的同相输入(31b)相连的第二端(96b)；

-第二电阻(97)，具有与所述第三运算放大器(31)的同相输入(31b)相连的第一端(97a)和第二端(97b)，所述第二电阻(97)的第二端(97b)直接与所述第二运算放大器(21)的反相输入(21a)或者与最好为接地节点的定电位节点相连。

119.如权利要求118要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，此外，所述滤波器(1)最好还配备有次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)。

120.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好包括单一电容或与电阻串联的电容；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●第一电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二电阻(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和第二端(23b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)和与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括介于所述第二和第三级(20，30)之间的电路中的第四级(40)，所述第四级(40)配备有：

-第四运算放大器(41)，具有最好直接与所述第二运算放大器(21)的输出(21c)相连的同相输入(41b)，反相输入(41a)和输出(41c)，后者与所述第三级(30)的电阻(32)的第二端(32b)以及所述第二级(20)的第二电阻(23)的第二端(23b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

121.如权利要求120要求的滤波器，其特征在于，所述第三级(30)的反馈装置(33)最好是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一支路并联，或者其特征在于，它进一步包括反馈电阻(114)，该电阻具有与所述第四运算放大器(41)的输出(41c)或者与所述第一运算放大器(11)的输出(11c)相连的第一端(114a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(114b)。

122.如权利要求120或121要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于，它进一步包括次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)。

123.如权利要求120或121要求的滤波器，其特征在于它进一步配备有次电阻(62)，该电阻具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)，和/或其特征在于，它还配备有介于所述第二运算放大器(21)的同相输入(21b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(201)，和/或配备有介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)。

124.如权利要求120或121要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(207)，和/或其特征在于，它进一步包括主电阻(60)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(60a)，以及和最好为接地节点的定电位节点相连的第二端(60b)。

125.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●第一电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括和所述第三级(30)的下游相连的第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，最好以直接方式与所述第三运算放大器(31)的输出(31c)相连的同相输入(41b)，以及输出(41c)，后者与所述主反馈支路(50)的第一端(50a)以及与所述第三级(30)的第二电阻(33)的第二端(33b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

126.如权利要求125要求的滤波器，其特征在于它进一步包括反馈电阻(115)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)或者与所述第一运算放大器(11)的反相输入(11a)相连的第一端(115a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(115b)。

127.如权利要求125或126要求的滤波器，其特征在于它进一步包括，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或其特征在于，它还包括介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)。

128.如权利要求125或126要求的滤波器，其特征在于它进一步配备有，介于所述第一运算放大器(11)的同相输入(11b)和所述第二运算放大器(21)的反相输入(21a)之间的直接连接(107)，和/或其特征在于，它还配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)。

129.如权利要求125或126要求的滤波器，其特征在于它进一步包括，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或其特征在于，它进一步包括介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)。

130.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●第一电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和第二端(13b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好包括单一电容或与电阻串联的电容；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括介于所述第一和第二级(10，20)之间的第四级(40)，配备有：

-第四运算放大器(41)，具有最好以直接方式与所述第一运算放大器(11)的输出(11c)相连的同相输入(41b)，反相输入(41a)，以及输出(41c)，后者与所述第二级(20)的电阻(22)的第二端(22b)以及与所述第一级(10)的第二电阻(13)的第二端(13b)相连；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

131.如权利要求130要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一支路并联。

132.如权利要求130要求的滤波器，其特征在于，它进一步包括反馈电阻(116)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(116a)，以及和所述第四运算放大器(41)的输出(41c)相连的第二端(116b)，和/或其特征在于，它还包括反馈电阻(117)，该电阻具有与所述第二运算放大器(21)的输出(21c)相连的第一端(117a)，以及和所述第一运算放大器(11)的反相输入(11a)相连的第二端(117b)。

133.如权利要求130要求的滤波器，其特征在于，它进一步包括反馈电阻(120)，该电阻具有与所述第二运算放大器(21)的输出(21c)相连的第一端(120a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(120b)。

134.如权利要求130-133之任一权利要求要求的滤波器，其特征在于它进一步包括，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或其特征在于，它进一步包括连接支路(118)，该支路具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(118a)，以及与所述第一运算放大器(11)的同相输入(11b)相连的第二端(118b)，所述连接支路(118)最好是由电阻(119)或直接连接(207)定义的。

135.如权利要求130要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)是由一个电阻定义的，该电阻与包括单一电容或与电阻串联的电容的支路并联，此外，所述滤波器(1)最好配备有反馈电阻(121)，该电阻具有与所述第三运算放大器(31)的输出(31c)相连的第一端(121a)，以及与所述第二运算放大器(21)的反相输入(21a)相连的第二端(121b)。

136.如权利要求130、131、132和135之任一权利要求要求的滤波器，其特征在于它还配备有，介于所述第一运算放大器(11)的同相输入(11b)和所述第二运算放大器(21)的反相输入(21a)之间的直接连接(107)，和/或其特征在于，它进一步配备有，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或配备有，介于所述第二运算放大器(21)的同相输入(21a)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(201)。

137.如权利要求130-133之任一权利要求要求的滤波器，其特征在于它进一步配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或其特征在于，它还配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有连接支路(123)，该支路最好是由电阻(124)或短路定义的，具有与所述第一运算放大器(11)的同相输入(11b)相连的第一端(123a)，以及和最好为接地节点的定电位节点相连的第二端(123b)。

138.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●第一电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二电阻(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有直接与所述第三运算放大器(31)的反相输入(31a)相连的同相输入(41b)，反相输入(41a)，以及输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)以及和最好为接地节点的定电位节点相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

139.如权利要求138要求的滤波器，其特征在于，所述第三级(30)的反馈装置(33)最好是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一个支路并联，或者其特征在于，它还包括一个反馈电阻(74)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及与所述第一运算放大器(11)的输出(11c)或者与所述第二运算放大器(21)的输出(21c)相连的第二端(74b)。

140.如权利要求138或139要求的滤波器，其特征在于，它进一步配备有，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或配备有，介于所述第四运算放大器(41)的输出(41c)和所述第一运算放大器(11)的同相输入(11b)之间的直接连接，和/或其特征在于，它还配备有主电阻(60)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(60a)，以及和最好为接地节点的定电位节点相连的第二端(60b)，和/或配备有辅电阻(61)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(61a)，以及和最好为接地节点的定电位节点相连的第二端(61b)。

141.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由单一电容或与电阻串联的电容定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由单一电容或与电阻串联的电容定义的；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●第一电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第二电阻(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有直接与所述第一运算放大器(11)的反相输入(11a)相连的同相输入(41b)，反相输入(41a)，以及输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)以及和最好为接地节点的定电位节点相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

142.如权利要求141要求的滤波器，其特征在于它进一步包括，介于所述第四运算放大器(41)的输出(41c)和所述第二运算放大器(21)的同相输入(21b)之间的连接支路(215)，该支路最好是由短路定义的，和/或其特征在于，它进一步包括反馈电阻(102)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)或者与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(102b)。

143.如权利要求141或142要求的滤波器，其特征在于它进一步配备有，介于所述第一运算放大器(11)的同相输入(11b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(207)，和/或其特征在于，它还配备有与所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点相连的主电阻(60)，和/或配备有与所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点相连的次电阻(62)。

144.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●第一电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第二电阻(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好包括单一电容或与电阻串联的电容；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由单一电容或与电阻串联的电容定义的；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，具有直接与所述第二运算放大器(21)的反相输入(21a)相连的同相输入(41b)，反相输入(41a)，以及输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)以及和最好为接地节点的定电位节点相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)。

145.如权利要求144要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)是由包括彼此串联的电阻和电容的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一支路并联。

146.如权利要求144要求的滤波器，其特征在于，它进一步包括连接所述第二运算放大器(21)的输出(21c)和所述第一运算放大器(11)的反相输入(11a)相连的反馈电阻(104)，和/或其特征在于，它还包括反馈电阻(102)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及和所述第一运算放大器(11)的输出(11c)相连的第二端(102b)。

147.如权利要求144要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)是由一个电阻定义的，该电阻与包括单一电容或与电阻串联的电容的支路并联，此外，所述滤波器(1)最好配备有，连接所述第三运算放大器(31)的输出(31c)和所述第二运算放大器(21)的反相输入(21a)的反馈电阻(109)。

148.如权利要求144-147之任一权利要求要求的滤波器，其特征在于它进一步配备有，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或配备有，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)，和/或其特征在于，它还配备有，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或配备有，介于所述第四运算放大器(41)的输出(41c)和所述第三运算放大器(31)的同相输入(31b)之间的连接支路(216)，该支路最好是由短路定义的。

149.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(12b)；

●第一连接块(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和第二端(13b)；

●第一连接支路(15)，具有与所述第一连接块(13)的第二端(13b)相连的第一端(15a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(15b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二连接块(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和第二端(23b)；

●第二连接支路(25)，具有与所述第二连接块(23)的第二端(23b)相连的第一端(25a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(25b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●第三连接块(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和第二端(33b)；

●第三连接支路(35)，具有与所述第三连接块(33)的第二端(33b)相连的第一端(35a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(35b)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于所述第一、第二和第三连接支路(15，25，35)的至少一个预定连接支路包括第四级(40)，配备有：

-第四运算放大器(41)，具有反相输入(41a)，同相输入(41b)以及输出(41c)，后者与所述预定连接支路(15、25或35)的第一端(15a、25a或35a)相连，所述第四运算放大器(41)的同相输入(41b)或者直接或者通过电阻(42)与所述预定连接支路(15、25或35)的第二端(15b、25b或35b)相连；

-连接所述第四运算放大器(41)的输出(41c)和反相输入(41a)的反馈支路(91)，所述反馈支路(91)最好是由短路或电阻(44)定义的。

150.如权利要求149要求的滤波器，其特征在于所述第四级(40)进一步包括第二电阻(43)，该电阻或者连接所述第四运算放大器(41)的同相输入(41b)和输出(41c)，或者连接所述第四运算放大器(41)的反相输入(41a)和所述预定连接支路(15、25或35)的第二端(15b、25b或35b)。

151.如权利要求149或150要求的滤波器，其特征在于，不同于所述预定连接支路(15，25，35)的所述第一、第二和第三连接支路(15，25，35)中的连接支路的是由短路定义的。

152.如权利要求149或150要求的滤波器，其特征在于，所述第一、第二和第三连接支路(15，25，35)的两个预定连接支路的每个连接支路都包括一个第四级，配备有：

-第四运算放大器(40)，具有反相输入(41a)，同相输入(41b)以及输出(41c)，后者与相应的预定连接支路(15、25或35)的第一端(15a、25a或35a)相连，所述第四运算放大器(41)的同相输入(41b)或者直接或者通过电阻(42)与相应的预定连接支路(15、25或35)的第二端(15b、25b或35b)相连；

-连接所述第四运算放大器(41)的输出(41c)和反相输入(41a)的反馈支路(91)，所述反馈支路(91)是由短路或电阻(44)定义的，不同于所述预定连接支路的所述第一、第二和第三连接支路(15，25，35)的所述连接支路是由短路定义的。

153.如权利要求149、150或151要求的滤波器，其特征在于，所述第一和第三连接支路(15，35)是由短路定义的，第二连接支路(25)包括所述第四级(40)，所述第四运算放大器(41)的同相输入(41b)或者直接或者通过第一电阻(42)与所述第二连接支路(25)的第二端(25b)相连，所述第四运算放大器(41)的输出(41c)与所述第二连接支路(25)的第一端(25a)相连。

154.如权利要求149-153之任一权利要求要求的滤波器，其特征在于，所述第一连接块(13)是由单一电容或与电阻串联的电容定义的，特别地，所述第二连接块(23)是由电阻(92)定义的。

155.如权利要求154要求的滤波器，其特征在于，所述第三连接块(33)是由单一电容或与电阻串联的电容定义的，另外，所述滤波器(1)最好配备有反馈电阻(74)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及与所述第一连接支路(15)的第一端(15a)或与所述第二连接支路(25)的第二端(25b)相连的第二端(74b)。

156.如权利要求154要求的滤波器，其特征在于，所述第三连接块(33)是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一支路并联。

157.如权利要求149-156之任一权利要求要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(207)，和/或其特征在于，它还包括，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)。

158.如权利要求149-156之任一权利要求要求的滤波器，其特征在于它进一步包括，介于所述第二运算放大器(21)的同相输入(21b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(201)，和/或其特征在于，它还包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第二运算放大器(21)的反相输入(21a)之间的直接连接(107)。

159.如权利要求149-156之任一权利要求要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第二运算放大器(21)的反相输入(21a)之间的直接连接(107)，和/或其特征在于，它还包括，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)。

160.如权利要求149-159之任一权利要求要求的滤波器，其特征在于它进一步包括，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或其特征在于，它还包括，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)。

161.如权利要求149、150或151要求的滤波器，其特征在于，所述第一和第二连接支路(15，25)是由短路定义的，所述第三连接支路(35)包括第四级(40)，所述第四运算放大器(41)的同相输入(41b)或者直接或者通过所述第一电阻(42)与所述第三连接支路(35)的第二端(35b)相连，所述第四运算放大器(41)的输出(41c)与所述第三连接支路(35)的第一端(35a)相连。

162.如权利要求149-152之任一权利要求或者如权利要求161要求的滤波器，其特征在于，所述第一连接块(13)是由单一电容或与电阻串联的电容定义的，此外，所述滤波器(1)最好配备有反馈电阻(102)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(102b)，或者其特征在于，所述第一连接块(13)是由一个电阻定义的，该电阻与包括单一电容或与电阻串联的电容的支路并联，所述第二和第三连接块(23，33)是分别由单一电容或与电阻串联的电容、或电阻(92)定义的。

163.如权利要求149-152之任一权利要求或者如权利要求161或162要求的滤波器，其特征在于它还包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于它进一步包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(207)。

164.如权利要求149-152之任一权利要求或者如权利要求161或162要求的滤波器，其特征在于它还包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，和/或其特征在于它还包括，介于所述第三运算放大器(31)的反相输入(31a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(201)。

165.如权利要求149-152之任一权利要求或者如权利要求161或162要求的滤波器，其特征在于它还包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(207)，和/或其特征在于它进一步包括，介于所述第二运算放大器(21)的同相输入(21b)和所述第三运算放大器(31)的反相输入(31a)之间的直接连接(201)。

166.如权利要求149-152或权利要求161-165之任一权利要求要求的滤波器，其特征在于它还包括，连接所述第一运算放大器(11)的反相输入(11a)和最好为接地节点的定电位节点的主电阻(60)，和/或其特征在于，它进一步包括，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)。

167.如权利要求149、150或151要求的滤波器，其特征在于，所述第二和第三连接支路(25，35)最好是由短路定义的，所述第一连接支路(15)包括第四级(40)，所述第四运算放大器(41)的同相输入(41b)或者直接或者通过所述第一电阻(42)与所述第一连接支路(15)的第二端(15b)相连，所述第四运算放大器(41)的输出(41c)与所述第一连接支路(15)的第一端(15a)相连。

168.如权利要求149-152之任一权利要求或者如权利要求167要求的滤波器，其特征在于所述第一连接块(13)是由电阻(92)定义的。

169.如权利要求168要求的滤波器，其特征在于，所述第二连接块(23)是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一个支路并联，所述第三连接块(33)最好是由单一电容或与电阻串联的电容定义的，或者其特征在于，所述第二连接块(23)是由单一电容或与电阻串联的电容定义的，并且其特征在于，所述第三连接块(33)是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一个支路并联。

170.如权利要求168要求的滤波器，其特征在于，所述第二连接块(23)是由一个电阻定义的，该电阻与包括单一电容或与电阻串联的电容的支路并联，并且其特征在于，所述第三连接块(33)是由单一电容或与电阻串联的电容定义的，此外，所述滤波器(1)最好配备有，连接所述第三运算放大器(31)的输出(31c)和所述第二运算放大器(21)的反相输入(21a)的反馈电阻(109)。

171.如权利要求168要求的滤波器，其特征在于，所述第二和第三连接块(23，33)是由单一电容或与电阻串联的电容定义的，此外，所述滤波器(1)最好配备有反馈电阻(29)，该电阻具有与所述第二运算放大器(21)的输出(21c)相连的第一端(29a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(29b)，和/或配备有反馈电阻(102)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(102a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(102b)。

172.如权利要求149-152或权利要求167-171之任一权利要求要求的滤波器，其特征在于它进一步包括，介于所述第二运算放大器(21)的反相输入(21a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(212)，和/或其特征在于它进一步包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(202)。

173.如权利要求149-152或权利要求167-171之任一权利要求要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)，和/或其特征在于它还包括，介于所述第一运算放大器(11)的同相输入(11b)和所述第二运算放大器(21)的反相输入(21a)之间的直接连接(107)。

174.如权利要求149-152或权利要求167-171之任一权利要求要求的滤波器，其特征在于它进一步包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第二运算放大器(21)的同相输入(21b)之间的直接连接(204)，和/或其特征在于它还包括，介于所述第一运算放大器(11)的反相输入(11a)和所述第三运算放大器(31)的同相输入(31b)之间的直接连接(203)。

175.如权利要求149-152和权利要求167-174之任一权利要求要求的滤波器，其特征在于它进一步包括，连接所述第三运算放大器(31)的反相输入(31a)和最好为接地节点的定电位节点的辅电阻(61)，和/或其特征在于它还包括，连接所述第二运算放大器(21)的反相输入(21a)和最好为接地节点的定电位节点的次电阻(62)。

176.一个放大级，包括：

-第一级(400)，配备有：

●第一运算放大器(401)，具有反相输入(401a)，同相输入(401b)和输出(401c)；

●第一电阻(402)，具有与所述第一运算放大器(401)的反相输入(401a)相连的第一端(402a)和用来接收输入信号(Vs)的第二端(402b)；

●第二电阻(403)，具有与所述第一运算放大器(401)的反相输入(401a)相连的第一端(403a)和与所述第一运算放大器(401)的输出(401c)相连的第二端(403b)；

-第二级(500)，配备有：

●第二运算放大器(501)，具有反相输入(501a)，同相输入(501b)和输出(501c)；

●第一电阻(502)，具有与所述第二运算放大器(501)的反相输入(501a)相连的第一端(502a)和与所述第一运算放大器(401)的输出(401c)相连的第二端(502b)；

●第二电阻(503)，具有与所述第二运算放大器(501)的反相输入(501a)相连的第一端(503a)和与所述第二运算放大器(501)的输出(501c)相连的第二端(503b)；

其特征在于，它进一步包括，介于所述第一运算放大器(401)的同相输入(401b)和所述第二运算放大器(501)的反相输入(501a)之间的直接连接(399)，所述第二运算放大器(501)的同相输入(501b)最好和具体为接地节点的定电位节点相连。

177.一个有源级，其特征在于它包括：

-第一运算放大器(401)，具有反相输入(401a)，同相输入(401b)和输出(401c)；

-电阻(402)，具有与所述第一运算放大器(401)的反相输入(401a)相连的第一端(402a)和用来接收输入信号(Vs)的第二端(402b)；

-第二运算放大器(501)，具有反相输入(501a)，同相输入(501b)和输出(501c)；

-介于所述第一运算放大器(401)的输出(401c)和所述第二运算放大器(501)的同相输入(501b)之间的连接支路(396)，所述连接支路(396)是由第一电阻(502)或直接连接定义的；

-介于所述第二运算放大器(501)的反相输入(501a)和输出(501c)之间的反馈支路(395)，所述反馈支路(395)最好是由第二电阻(503)或直接连接定义的；

-介于所述第二运算放大器(501)的输出(501c)和所述第一运算放大器(401)的反相输入(401a)之间的连接块(450)。

178.如权利要求177要求的有源级，其特征在于它进一步包括，介于所述第二运算放大器(501)的输出(501c)和同相输入(501b)之间，或者介于所述第一运算放大器(401)的输出(401c)和所述第二运算放大器(501)的反相输入(501a)之间的连接电阻(504)。

179.如权利要求177或178要求的有源级，其特征在于，所述连接块(450)是由电阻和/或电容定义的，或者是由包括彼此串联的电阻和电容的支路定义的，该支路与一个电阻或一个电容并联，或者与和该支路的电路类型相同的另一个支路并联。

180.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●反馈装置(13)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(13a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(13b)，所述反馈装置(13)最好是由一个电阻定义的，或者是由包括单一电容或与电阻串联的电容的支路定义的；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●反馈装置(23)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(23a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(23b)，所述反馈装置(23)最好是由一个电容或一个电阻定义的，或者是由彼此串联的电容和电阻定义的；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●反馈装置(33)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(33a)和与所述第三运算放大器(31)的输出(31c)相连的第二端(33b)，所述反馈装置(33)最好是由电容和或由电阻定义的；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第一连接支路，该支路具有与所述第一、第二和第三运算放大器(11，21，31)的预定运算放大器的反相输入(11a，21a或31a)相连的第一端，以及与不同于所述预定运算放大器(11，21，31)的所述运算放大器(11，21，31)的相应运算放大器的两个同相输入的至少一个同相输入相连的第二端，至少后者的同相输入(11b，21b或31b)或者直接或者通过电阻与最好为接地节点的定电位节点相连，同时，所述第一连接支路最好是由直接连接定义的，或者是由相应的第四级(40)定义的，第四级(40)配备有一个运算放大器，具有与所述第一连接支路的第一端相连的输入(in)，以及或者直接或者通过相应电阻与同一支路的第二端相连的输出(out)。

181.如权利要求180要求的滤波器，其特征在于它进一步包括主电阻(60)，该电阻具有和不同于所述预定运算放大器(21或31)的所述第一运算放大器(11)的反相输入(11a)相连的第一端(60a)，以及和最好为接地节点的定电位节点相连的第二端(60b)。

182.如权利要求180或181要求的滤波器，其特征在于它进一步包括辅电阻(61)，该电阻具有和不同于所述预定运算放大器(11或21)的所述第三运算放大器(31)的反相输入(31a)相连的第一端(61a)，以及和最好为接地节点的定电位节点相连的第二端(61b)。

183.如权利要求180、181或182(当依赖于权利要求180时)要求的滤波器，其特征在于它进一步包括次电阻(62)，该电阻具有和不同于所述预定运算放大器(11或31)的所述第二运算放大器(21)的反相输入(21a)相连的第一端(62a)，以及和最好为接地节点的定电位节点相连的第二端(62b)。

184.如权利要求180-183之任一权利要求要求的滤波器，其特征在于它进一步包括第二连接支路，该支路具有和所述第一、第二和第三运算放大器(11，21，31)的某一运算放大器的反相输入(11a，21a或31a)相连的第一端，以及和不同于所述预定运算放大器(11，21或31)的相同运算放大器(11，21，31)的另一个运算放大器的同相输入(11b，21b或31b)相连的第二端，所述第一连接支路的第二端和不同于所述预定运算放大器的所述运算放大器(11，21，31)的相应运算放大器的两个同相输入的一个同相输入相连。

185.如权利要求184要求的滤波器，其特征在于，所述第二连接支路最好是由直接连接定义的，或者是由相应的第四级(40)定义的，第四级(40)配备有一个运算放大器，具有与所述第二连接支路的第一端相连的输入(in)，以及或者直接或者通过相应电阻与同一支路的第二端相连的输出(out)。

186.如权利要求184要求的滤波器，其特征在于，所述第二连接支路最好是由相应的第四级(40)定义的，第四级(40)配备有一个运算放大器，具有与所述第二连接支路的第一端相连的输入(in)，以及通过相应电阻与同一支路的第二端相连的输出(out)，所述第二连接支路的第一端和不同于所述预定运算放大器的所述第一、第二和第三运算放大器(11，21，31)的一个运算放大器的反相输入相连，此外，第一连接支路是由所述相应的第四级(40)定义的，特别地，后者的输出(out)通过所述相应电阻和所述第一连接支路的第二端相连，特别地，所述第一连接支路的第二端以及所述第二连接支路的第二端同时和同一同相输入相连。

187.如权利要求180-186之任一权利要求要求的滤波器，其特征在于它还包括电阻(12)，该电阻具有最好与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)，以及用来接收输入信号(Vs)的第二端(12b)。

188.如权利要求180-183之任一权利要求要求的滤波器，其特征在于它进一步包括电阻(12)，该电阻具有最好与所述第一运算放大器(11)的同相输入(11b)相连的第一端(12a)，以及用来接收输入信号(Vs)的第二端(12b)。

189.如权利要求180-188之任一权利要求要求的滤波器，其特征在于它进一步包括反馈电阻(206)，该电阻具有与所述第一运算放大器(11)的输出(11c)相连的第一端(206a)，以及与所述第一运算放大器(11)的反相输入(11a)或者与所述第三运算放大器(31)的反相输入(31a)相连的第二端(206b)，和/或其特征在于，它进一步包括反馈支路(103)，该支路最好是由反馈电阻(104)定义的，并且具有与所述第二运算放大器(21)的输出(21c)相连的第一端(103a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(103b)。

190.如权利要求180-188之任一权利要求要求的滤波器，其特征在于，所述第二级(20)的反馈装置(23)最好是由一个电阻定义的，该电阻与包括单一电容或与电阻串联的电容的支路并联，和/或其特征在于，它进一步包括反馈支路(108)，该支路最好是由反馈电阻(109)定义的，并且具有与所述第三运算放大器(31)的输出(31c)相连的第一端(108a)，以及与所述第二运算放大器(21)的反相输入(21a)相连的第二端(108b)。

191.如权利要求180-188之任一权利要求要求的滤波器，其特征在于，所述第三级(30)的反馈装置(33)最好是由一个电阻定义的，该电阻与包括彼此串联的电容和电阻的支路并联，或者其特征在于，所述第二级(20)的反馈装置(23)或所述第三级(30)的反馈装置(33)最好是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一个支路并联。

192.一种有源滤波器，包括：

-第一级(10)，配备有：

●第一运算放大器(11)，具有反相输入(11a)，同相输入(11b)和输出(11c)；

●电阻(12)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(12a)和用来接收输入信号(Vs)的第二端(22b)；

●第一连接支路(15)，具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(15a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(15b)；

-第二级(20)，配备有：

●第二运算放大器(21)，具有反相输入(21a)，同相输入(21b)和输出(21c)；

●电阻(22)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(22a)和与所述第一运算放大器(11)的输出(11c)相连的第二端(22b)；

●第二连接支路(25)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(25a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(25b)；

-第三级(30)，配备有：

●第三运算放大器(31)，具有反相输入(31a)，同相输入(31b)和输出(31c)；

●电阻(32)，具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(32a)和与所述第二运算放大器(21)的输出(21c)相连的第二端(32b)；

●介于所述第三运算放大器(31)的反相输入(31a)和输出(31c)之间的电路中的连接块(33)；

-最好由电阻(51)定义的主反馈支路(50)，具有与所述第三运算放大器(31)的输出(31c)相连的第一端(50a)以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(50b)，

其特征在于它进一步包括第四级(40)，配备有：

-第四运算放大器(41)，反相输入(41a)，同相输入(41b)和输出(41c)；

-第一电阻(42)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(42a)以及和最好为接地节点的定电位节点相连的第二端(42b)；

-第二电阻(43)，具有与所述第四运算放大器(41)的反相输入(41a)相连的第一端(43a)和与所述第四运算放大器(41)的输出(41c)相连的第二端(43b)；

-第一连接电阻(54)，具有与所述第二运算放大器(21)的反相输入(21a)相连的第一端(54a)和与所述第四运算放大器(41)的同相输入(41b)相连的第二端(54b)。

193.如权利要求192要求的滤波器，其特征在于，所述第一连接支路(15)是由电阻(13)定义的，所述第二连接支路(25)包括连接块(23)。

194.如权利要求193要求的滤波器，其特征在于，所述第二连接支路(25)的连接块(23)是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一个支路并联，所述第三级(30)的连接块(33)最好是由单一电容或与电阻串联的电容定义的，或者其特征在于，所述第二连接支路(25)的连接块(23)是由单一电容或与电阻串联的电容定义的，并且其特征在于，所述第三级(30)的连接块(33)是由包括彼此串联的电容和电阻的支路定义的，该支路或者与一个电容并联，或者与和该支路的电路类型相同的另一个支路并联。

195.如权利要求193要求的滤波器，其特征在于，所述连接块(23，33)是由单一电容或与电阻串联的电容定义的，同时，所述滤波器(1)最好配备有反馈支路(101)，该支路包括反馈电阻(102)，并且具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(101a)，以及与所述第一运算放大器(11)的输出(11c)相连的第二端(101b)，和/或配备有反馈支路(103)，该支路包括反馈电阻(104)，并且具有与所述第二运算放大器(21)的输出(21c)相连的第一端(103a)，以及与所述第一运算放大器(11)的反相输入(11a)相连的第二端(103b)。

196.如权利要求192-195之任一权利要求要求的滤波器，其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第三运算放大器(31)的同相输入(31b)相连，和/或其特征在于，它还包括第二连接电阻(59)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(59a)，以及与所述第四运算放大器(41)的同相输入(41b)相连的第二端(59b)。

197.如权利要求192要求的滤波器，其特征在于，所述第一连接支路(15)包括连接块(13)，所述第二连接支路(25)最好是由电阻(23)定义的。

198.如权利要求197要求的滤波器，其特征在于，所述连接块(13，33)是由单一电容或与电阻串联的电容定义的，同时，所述滤波器(1)最好配备有反馈电阻(74)，该电阻具有与所述第一运算放大器(11)的反相输入(11a)相连的第一端(74a)，以及或者与所述第一运算放大器(11)的输出(11c)或者与所述第二运算放大器(21)的输出(21c)相连的第二端(74b)。

199.如权利要求197要求的滤波器，其特征在于，所述第一连接支路(15)的连接块(13)是由单一电容或与电阻串联的电容定义的，并且其特征在于，所述第三级(30)的连接块(33)最好是由包括单一电容或与电阻串联的电容的支路定义的，该支路与包括单一电阻或与电容串联的电阻的另一个支路并联。

200.如权利要求192或权利要求197-199之任一权利要求要求的滤波器，其特征在于，所述第四运算放大器(41)的输出(41c)最好以直接方式与所述第一运算放大器(11)的同相输入(11b)相连，和/或其特征在于，它还包括第二连接电阻(58)，该电阻具有与所述第三运算放大器(31)的反相输入(31a)相连的第一端(58a)，以及与所述第四运算放大器(41)的同相输入(41b)相连的第二端(58b)。

Images