CN1864272A - Ⅰ－ⅲ－ⅵ族四元或更多元合金半导体薄膜 - Google Patents

Ⅰ－ⅲ－ⅵ族四元或更多元合金半导体薄膜 Download PDF

Info

Publication number
CN1864272A
CN1864272A CNA2004800268503A CN200480026850A CN1864272A CN 1864272 A CN1864272 A CN 1864272A CN A2004800268503 A CNA2004800268503 A CN A2004800268503A CN 200480026850 A CN200480026850 A CN 200480026850A CN 1864272 A CN1864272 A CN 1864272A
Authority
CN
China
Prior art keywords
alloy
film
peak
sample
iiia
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800268503A
Other languages
English (en)
Inventor
V·艾伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Johannesburg
Original Assignee
University of Johannesburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Johannesburg filed Critical University of Johannesburg
Publication of CN1864272A publication Critical patent/CN1864272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及IB－IIIA－VIA族四元或更多元合金。更特别的是，本发明涉及适用于半导体薄膜的IB－IIIA－VIA族四元或五元合金。更具体的是，本发明涉及基本上是均质的四元或五元合金，并且通过Cu射线、40kV条件下X射线衍射图谱(XRD)表征该合金，其具有2θ角(2θ (112))在26°－28°的主[112]峰，其中掠射角度在0.2°－10°的掠入射X射线衍射图谱(GIXRD)反映出小于0.06°的2θ (112)角绝对位移。

Description

I-III-VI族四元或更多元合金半导体薄膜
发明领域
本发明涉及I-III-VI族四元或更多元合金半导体薄膜，本发明特别是涉及基本上是均质的I-III-VI族四元或更多元合金，但并不排它的。
此外，本发明还涉及适用于光电池/太阳能电池中作为半导体薄膜的基本上是均质的I-III-VI族四元或更多元合金半导体薄膜。
发明背景
定义
就本说明书而言，术语“五元合金”指的是具有5种不同元素的合金。例如，Cu(In，Ga)(S，Se)2是一种IB-IIIA-VIA族五元合金，其中5种不同元素是铜(Cu)，铟(In)，镓(Ga)，硒(Se)和硫(S)。类似的，术语“四元合金”指的是具有4种不同元素的合金。例如，Cu(In，Ga)Se2是一种IB-IIIA-VIA族四元合金。同样的，三元合金具有三种不同元素，二元合金具有两种不同元素。
术语“均质”合金指的是组成合金的不同元素均匀分布在合金中，使得合金完全具有基本上是恒定的晶格参数、面间距(下文中表示为d-间距)和带隙值。换句话说，通过掠射角在0.5°到10°之间的掠入射X衍射，表征的合金的主要衍射峰[2θ(112)]的绝对位移可忽略不计。
此外，就本说明书而言，“异质”合金指的是合金包括分级的能带隙结构并具有组分的分级，以至于在合金中，合金的一种或多种组成元素的原子浓度发生变化。此外，就晶体结构而言，异质合金还可包括晶格错配，因此，在合金中，晶体结构的晶格参数可发生变化。
为简便起见，元素用其通常的化学符号表示，例如，铜(Cu)，铟(In)，镓(Ga)，硒(Se)、硫(S)、氩(Ar)、钼(Mo)和铝(Al)。同样的，连字符(例如，Cu-In-Ga或Cu-In)的使用并不必然的表示化合物，而是表示由连字符连接的元素的共存混合物。
为了清楚，IB族指的是元素周期表中包括元素Cu、Ag和Au的族。IIIA族指的是元素周期表中包括元素B、Al、Ga、In和Ti的族。此外，VIA族指的是元素周期表中包括元素O、S、Se、Te和Po的族。
在两种元素之间使用逗号，例如(Se，S)、(In，Ga)仅仅是为了方便，例如(Se1-ySy)简写为(Se，S)
半导体薄膜材料
目前，晶体硅和多晶硅是太阳能模块/光电电池生产中的主要材料。与这种材料相关的主要问题是高的生产成本。在减少制造成本和提高材料利用的努力中，半导体薄膜合金得到了广泛的研究。在这方面，IB-IIIA-VIA族合金，例如CuInSe2、CuGaSe2和CuInS2是薄膜光电电池或装置中吸收层的具有前景的候选者。
引起特别兴趣的是包括IB-IIIA-VIA族合金的半导体薄膜，其中合金包括有Ga和另一种III族元素，由于薄膜中Ga的存在使得半导体薄膜具有较高的带隙值，因此使得在太阳能/光电电池装置中具有较高的开路电压和减少的短路电流。引起更大兴趣的是包括五元合金的半导体薄膜(五元合金半导体薄膜)。
关于包括具有通式Cu(In1-xGax)(Se1-ySy)2的五元合金的半导体薄膜，带隙能在1.0和2.4eV之间系统的变化以获得与太阳光谱优化的匹配。这种材料体系的优化已经使得实验室规模的太阳能电池装置转换效率超过18％。
现有技术的工艺
有多种生产IB-IIIA-VIA族半导体薄膜的方法，其中最为常用的两种方法是传统的两步工艺和共同蒸发工艺。
传统的两步工艺
上述工艺典型包括(i)通过DC磁控溅射技术，在通常涂覆有钼的基板上沉积如Cu、In和Ga金属前体，和然后(ii)在含有Se和/或S蒸气或H2Se/Ar和/或H2Se/Ar气体的气氛中对前体进行反应退火。文章V.Alberts，J.H.Schn，和E.Bucher，Journal of Appl.Phys.84(12)，1998，6881和A.Gupta和S.Isomura，Sol.Energy Mater.Sol.Cells 53，1998，385公开了这种技术。
不希望限制于理论并参考文章J.Palm，V.Probst，W Stetter及其他人，Thin Sold Films 451-452(2004)544-551，据认为，Cu-In-Ga金属前体的硒化制备了二元合金，例如CuSe和In4Se3，Cu2-xSe和InSe。在高于370℃温度下这些二元前体相间的随后的反应形成了三元合金CuInSe2(CIS)。据信，在硒化过程中只形成后者合金，在动力学上阻止了镓的硒化，以至于在CIS的形成过程中镓被驱向钼基板。此外，据认为在进一步退火过程中，形成了Cu(In，Ga)Se2(CIGS)的分离层，以至于形成双层结构，双层结构包括在与背电极接触的富含Ga的细晶粒CIGS层上的良好结晶的CIS层。延长的退火导致Ga从背电极向结构表面扩散，这在商业上是不优选的。
大部分的镓残留在薄膜背面，这种分离或分级薄膜结构的效应是吸收薄膜在光电池活性区域表现为低的带隙值，这最终限制了装置的Voc。(太阳能模块/光电池的开路电压(Voc)和短路电流(Jsc)与半导体材料的带隙有着直接的关系。在具有低带隙值1eV的CuInSe2的情况下，Voc值被典型地限制到500mV，当使用具有较高能带隙值1.65eV的CuGaSe2吸收层时，能获得接近1000mV的值。)
此外，在极端分级的情况下，在分级的吸收薄膜中，晶格不匹配将引入电活性结构缺陷，这将对装置的性能产生负面的影响。
为了克服由传统两步工艺形成的低带隙的异质Cu(In，Ga)Se2合金的缺点，薄膜通常与H2S进行反应。
目前工业工艺包括后硫化步骤，在此步骤中，在薄膜上表面区域的一定比例的硒物质被硫置换。(K.Kushiya，M.Tachiyuki，T.Kase，I.Sugiyama，Y.Nagoya，D.Okumura，M.Satoh，O.Yamase，andH.Takeshita，Sol.Energy Mater.Sol.Cells 49，1997，277；R.Gay，M.Dietrich，C.Fredric，C.Jensen，K.Knapp，D.Tarrantand D.Willett，Proceedings of the International Conference onE.C.Photovoltaic Solar Energy，Vol.12(1)，1994，935；and T.Nakada，H.Ohbo，T.Watanabe，H.Nakazawa，M.Matsui and A.Kunioka，Solar Engery Materials and Solar Cells 49，1997，285).
最终这种方法使得在所得的分级的Cu(In1-xGax)Se2结构上形成薄的Cu(In，Ga)(Se，S)2表面层。该表面层具有突然的分级并且在Cu(In，Ga)Se2结构中的深度大约是50nm。
已工业规模应用的上述后硫化步骤的缺点是：
(i)在这些薄膜中硒和硫物质之间低的置换速率，
(ii)太阳能电池装置的开路电压仅获得轻微的增加，
(iii)需要高的温度和90-120分钟的长的反应时间以取得显著的S的掺入，这最终增加了生产工艺的成本；和
(iv)制得的合金是异质的，这阻止了对晶格参数和带隙值的有效控制。
文章M.Marudachalam，H.Hichri，R.Klenk，R.W.Birkmire，W.N.Schfarman and J.M.Schultz，Appl.Phys.Lett.67(26)，1995，3978已证明，通过在氩中于500℃-600℃对CuInSe2和CuGaSe2相分离的混合物进行原位退火60-120分钟能制得均质性提高的Cu(In，Ga)Se2薄膜。然而，这些具体合金的俄歇深度分布仍表现出In和Ga的浓度随着深度的显著变化，这仍显示为异质的合金。
此外，在惰性气氛中实施后退火步骤会导致Se从薄膜中的明显损失，这使得必需在H2Se/Ar中进行第二次退火步骤。在惰性气氛以及H2Se/Ar中附加的后退火步骤不仅损害了工艺的可重复性，而且使得其在商业上不可行。
单阶段技术
在生产均质五元合金的另一个尝试中，开发了一种复杂的单阶段技术。文章I.M.Ktschau，H.Kerber，H.Wiesner，G.Hanna andH.W.Schock，Proceedings of the 16th European Photovoltaic SolarEngergy Conference，1-5May 2000，Glasgow，UK，pp 724-727公开了这种技术，在该技术中，所有的元素(Cu，In，Ga，Se和S)从各自的源在高真空条件下以恒定的流量进行共蒸发。
这种技术可以控制镓和硫在薄膜中的掺入，因此减小合金的晶格参数。随后的五元合金带隙值的增加最终导致已完成的太阳能电池装置开路电压增加。然而，在0.4°-5°之间的掠射角的掠入射X衍射(GIXRD)显示出在材料表面和主体存在着晶格参数的明显变化。作者将这种现象归结于在该层表面的铜的损耗，这也证实了合金在组成上是分级的，而不是均质的。
发明人意外的发现，通过在硒化步骤中控制三元合金的形成，以至于硒化反应不进行完全，以不形成完全反应的三元合金而没有二元合金，以上讨论的主要问题能得以至少部分的克服或减少。
发明目的
发明目的在于提供新的四元和五元合金。
发明的另一个目的在于提供用于半导体薄膜的新的基本上是均质的四元和五元合金，由此，这种合金的使用能至少部分的减少包括异质合金的半导体薄所具有的缺点。
发明概述
根据本发明，提供具有通式(I)的四元或更多元IB-IIIA-VIA族合金：
                A(B1-xCx)(D1-yEy)2......(I)
其中
A是IB族元素；
B是IIIA族元素；
C是不同于B的IIIA族元素；
D是第一种VIA族元素(下文表示为VI1)；
E是第二种VIA族元素(下文表示为VI2)；和
x和y的每一个可独立地在0-1范围内变化，x和y不同时为零；
通过Cu射线40kV条件下的X射线衍射图谱(XRD)表征的合金具有2θ角(2θ(112))在26°-28°间的主[112]峰，其中掠射角度在0.2°-10°间的掠入射X射线衍射图谱(GIXRD)反映出小于0.06°的2θ(112)角绝对位移。
优选的，合金具有包括单胞晶格的晶体结构，其中所有晶面显示出小于0.01的d-间距变化。
在本发明一个优选的实施方式中，通过XPS深度分布表征，合金的元素A、B、C、D和E的元素浓度在整个合金中基本上是均匀。
五元合金
在本发明一个实施方式中，A是Cu，B是In或Al，优选In，C是Ga，D是Se和E是S。x和y都大于0。
优选的五元合金具有式(II)：
            Cu(In1-xGax)(Se1-ySy)2          (II)
在本发明一个优选的实施方式中，x可在0.25-0.3间变化和y可在0.05-0.8间变化。
式(II)的合金优选具有包括单胞晶格的晶体结构，其中所有晶面显示出小于0.001的d-间距变化。
优选的，2θ(112)角的绝对位移小于0.01°。
优选的，通过XPS深度分布表征，Cu、In、Ga、Se和S的浓度在合金的全部深度中是恒定的。
在本发明一个优选的实施方式中，可以通过Cu射线、40kV条件下X射线衍射图谱(XRD)表征式(II)的合金，该图谱具有2θ角(2θ(112))在26.9°-28°间的主[112]峰，具有在3.3117-3.1840间的d-间距。
优选的2θ(112)峰基本上是对称的，在本发明一个优选的实施方式中，2θ(112)峰可在27.0°-27.5°。
另外，式(II)的合金的特征可进一步在于，其带隙可在1eV-2.4eV间连续变化，优选为1.1eV-1.5eV。
在本发明一个优选的实施方式中，S与Se+S的原子比，即由
Figure A20048002685000101
表示的硫含量为0.05-0.7。
在本发明一个优选的实施方式中，式(II)的合金是均质的。
四元合金
Cu(In，Ga)Se2
在本发明另一个实施方式中，A是Cu，B是In，C是Ga，D是Se，和y＝0。
优选的，四元合金具有式(III)：
          Cu(In1-xGax)(Se)2             (III)
在本发明一个优选的实施方式中，x可在0.25-0.3间变化。
式(III)的合金优选具有包括单胞晶格的晶体结构，其中所有晶面具有小于0.006的d-间距变化。优选的，2θ(112)角的绝对位移小于0.05°。
优选的，通过XPS深度分布表征，Cu、In、Ga和Se的浓度在合金的全部深度中是恒定的。
在本发明一个优选的实施方式中，通过Cu射线、40kV条件下X射线衍射图谱(XRD)表征式(III)的合金，该图谱具有2θ角(2θ(112))在26.8°-27°间的主[112]峰，具有在3.3236-3.2990间的d-间距。
优选的2θ(112)峰基本上是对称的，在本发明一个优选的实施方式中，2θ(112)峰可在26.85°-26.9°。
另外，式(III)的合金的特征还在于，其带隙可以在1.1eV-1.2eV间变化，优选为1.15eV-1.18eV。
在本发明一个优选的实施方式中，Ga与Ga+In的原子比，即由
Figure A20048002685000111
表示的镓含量，为0.25-0.3。
在本发明一个优选的实施方式中，式(III)的合金基本上是均质的。
CuIn(Se，S)2
根据本发明另一个实施方式，A是Cu，B是In，D是Se，E是S和x＝0。
优选的，四元合金具有式(IV)：
             CuIn(Se1-ySy)2       (IV)
在本发明一个优选的实施方式中，y可以在0.1-0.5间变化。
式(IV)的合金优选具有包括单胞晶格的晶体结构，其中所有晶面具有小于0.007的d-间距变化。优选的，2θ(112)角的位移小于0.06°。
优选的，通过XPS深度分布表征，Cu、In、Se和S的浓度在合金的深度中是恒定的。
在本发明一个优选的实施方式中，通过Cu射线、40kV条件下X射线衍射图谱(XRD)表征式(IV)的合金，该图谱具有2θ角(2θ(112))在26.80°-27.3°间的主[112]峰，具有在3.3236-3.2640间的d-间距。
优选的2θ(112)峰基本上是对称的，在本发明一个优选的实施方式中，2θ(112)峰可在27.0°-27.2°。
式(IV)的合金的特征还在于，其带隙可在1.05eV-1.23eV变化，优选为1.15eV-1.20eV。
在本发明一个优选的实施方式中，S与Se+S的原子比，即由 表示的硫含量为0.1-0.5。
在本发明一个优选的实施方式中，式(IV)的合金基本上是均质的。
根据本发明的另一个方面，提供包括式(I)合金的半导体薄膜。优选的，该半导体薄膜包括式(I)合金的载体，优选为基板。
在本发明一个优选的实施方式中，基板可包括其上的金属层，金属层可优选为Mo层。
包括式(I)合金的半导体薄膜可具有1.5-2.0μm的厚度。
根据本发明的又一方面，提供包括含式(I)合金的半导体薄膜的光电池/太阳能电池。在本发明一个优选的实施方式中，该光电池/太阳能电池具有8-15％的转换效率。
根据本发明的另一方面，提供生产IB-IIIA-VIA族四元或更多元合金半导体薄膜的方法，该方法包括步骤：
i.提供包含IB族和IIIA族金属混合物的金属薄膜；
ii.在第一VIA族元素(所述第一VIA族元素下文中表示为VIA1)源存在下热处理金属薄膜，其条件以形成包含至少一种二元合金和至少一种IB-IIIA-VIA1族三元合金混合物的第一薄膜，所述二元合金选自IB-VIA1族合金和IIIA-VIA1族合金；
iii.在第二VIA族元素(所述第二VIA族元素下文中表示为VIA2)源存在下可选择的热处理第一薄膜，其条件以将第一薄膜转换为第二薄膜，第二薄膜包含选自IB-VIA1-VIA2族合金和IIIA-VIA1-VIA2族合金的至少一种合金和至少一种步骤(ii)的IB-III-VIA1族三元合金；
iv.对第一薄膜或第二薄膜进行热处理以形成IB-IIIA-VIA族四元或更多元合金半导体薄膜，其中VIA可以是VIA1和/或VIA2。
优选的，第一薄膜的混合物是稳定的混合物，其中所有IB-VIA1族和/或IIIA-VIA1族合金与至少一种IB-IIIA-VIA1族三元合金的摩尔比基本保持不变。
步骤(i)
步骤(i)的金属薄膜可提供在基板上，优选的基板在以上方法的反应条件下和加热处理步骤中是惰性的。合适的基板包括玻璃、柔性金属或聚合物薄片等。优选的，基板为0.05mm-3.0mm厚。
可选择对基板涂覆金属层，优选具有0.5-1.0m厚的Mo层。优选金属薄膜提供在金属层上。在光电池中，金属层也可用作电接触层。
步骤(i)的金属薄膜包含金属混合物，在一个的实施方式中，优选的，包含至少两种不同的IIIA族金属。
在本发明的一个优选实施方式中，步骤(i)的金属薄膜包含选自Cu、In和Ga的金属混合物，优选Cu、In和Ga的组合，该金属可以是元素形式或合金形式。优选Cu和Ga源是合金，优选Cu0.75Ga0.25合金。优选的，金属薄膜是Cu-In-Ga合金。除Ga之外的其它感兴趣的III族元素是Al和Th。
在发明的另一个实施方式中，步骤(i)的金属薄膜仅包含Cu和In的混合物，而不含Ga。优选的金属薄膜是Cu-In合金。
在本发明的一个优选实施方式中，沉积在基板上的IIIA族元素总量足以提供IB族元素和IIIA族元素的摩尔比，例如Cu/(In+Ga)的摩尔比为0.7-1.0，优选0.8-1.0，更优选0.90-0.95。
通过本领域公知的技术，例如直流(DC)磁控溅射，金属可沉积在基板上，以形成0.6-1m厚，优选0.6m厚的金属薄膜。还应理解的是，可通过其他的方式将IB族和IIIA族金属、或其合金沉积在基板上，比如通过电沉积或电子束蒸发。
步骤(ii)
步骤(i)的金属薄膜在VIA1源存在下进行热处理。优选的VIA1是Se。更优选的源包含H2Se和优选的至少一种其他气体的气体混合物，优选惰性气体，如Ar。也可使用蒸气形式的元素Se
相对至少一种其他气体，优选Ar，Se的摩尔浓度可以是0.01-15摩尔百分比，优选0.1-1.0摩尔百分比，最优选的，相对至少一种其他气体，Se的浓度是0.12％。
在发明的一个实施方式中，步骤(ii)在反应条件下进行，其中反应温度是300℃-500℃，优选350℃-450℃。
在本发明的一个优选实施方式中，步骤(i)的金属薄膜在5-30分钟，优选10-20分钟范围内加热到上述的反应温度。
优选的，步骤(i)的金属薄膜暴露在VIA1元素源中10-120分钟，优选15-90分钟和更优选30-60分钟。在步骤(ii)中，压力维持在104Pa-105Pa，优选5×104Pa-9×104Pa。
在本发明的一个实施方式中，步骤(i)的金属薄膜在Se源存在下进行热处理以形成包括二元合金和至少一种IB-IIIA-VIA族三元合金稳定混合物的第一薄膜，二元合金包括CuSe、InSe和Ga2Se3。
优选的，步骤(ii)的第一薄膜具有低于50原子百分比的VIA1族元素。更优选的，第一薄膜中的Se是不足的，因为第一薄膜具有低于50原子百分比的Se。优选的，相对于化学计量的完全反应的薄膜所需的50原子百分比，第一薄膜含有43-47原子％的Se浓度。优选的Se/(Cu+Ga+In)比小于1。
在如上定义的方法的一个优选实施方式中，在实施根据本发明的步骤(ii)后，第一薄膜可进行处理步骤，其条件以确保二元合金和至少一种IB-IIIA-VIA族三元合金混合物保持稳定。
优选的，该条件包括除去VIA1元素源以维持混合物的稳定。在一个优选实施方式中，条件也可包括将第一薄膜暴露在惰性气氛中，优选Ar，时间为5-20分钟，优选10-15分钟。也可冷却第一薄膜优选的到低于200℃温度。
IB-IIIA-VIA族五元合金半导体薄膜的形成方法
步骤(i)和(ii)
步骤(i)和(ii)如上所述。更具体的，步骤(i)包括提供金属薄膜，金属薄膜包括至少一种IB族元素、第一IIIA族元素(第一IIIA族元素在下文中表示为IIIA1)和第二IIIA族元素(第二IIIA族元素在下文中表示为IIIA2)的混合物。步骤(ii)包括在VIA1源存在下对步骤(i)的金属薄膜进行热处理，其条件以形成第一薄膜，第一薄膜包括二元合金和两种三元合金的混合物，二元合金选自IB-VIA1族合金、IIIA1-VIA1族合金和IIIA2-VIA1族合金，两种三元合金即IB-IIIA1-VIA1族合金和IB-IIIA2-VIA1族合金。
步骤(iii)
在本发明的一个实施方式中，优选的，步骤(ii)的第一薄膜在第二种VIA2族元素源存在下进行热处理，以使第一薄膜转换为第二薄膜，第二薄膜包括至少一种步骤(ii)的IB-IIIA-VIA1族三元合金和选自IB-VIA1-VIA2族合金和IIIA-VIA1-VIA2族合金(优选的IIIA1-VIA1-VIA2族合金和IIIA2-VIA1-VIA2族合金)的至少一种合金。
优选的，VIA2是S源。在本发明一个优选实施方式中，S源包括H2S和至少一种惰性气体的气体混合物，优选的惰性气体例如Ar。
在本发明一个优选实施方式中，相对至少一种惰性气体，优选的惰性气体是Ar，S的摩尔浓度可为0.1-10摩尔百分比，优选为0.3-0.5摩尔百分比，最优选的相对至少一种其他气体，S的浓度是0.35％。
步骤(iii)的热处理温度可为100℃-500℃，优选400℃-500℃，更优选450℃，热处理时间为5-10分钟，优选5分钟。
在本发明一个优选实施方式中，IB族元素是Cu，IIIA1族元素是In，IIIA2族元素是Ga，VIA1是Se和VIA2是S。
优选的，第二薄膜包括选自Cu(Se，S)、In(Se，S)和Ga(Se，S)的合金，优选所有它们三种，和三元合金的混合物，三元合金即为CuGaSe2和CuInSe2，优选所有它们两种。
步骤(iv)
在本发明一个优选实施方式中，优选的，在S源存在下，可对步骤(iii)的第二薄膜进行退火5-10分钟，优选5分钟，退火温度450℃-600℃，优选500℃-550℃，更优选500℃，以使选自IB-VIA1-VIA2族合金、IIIA1-VIA1-VIA2族合金和IIIA2-VI1-VI2族合金的至少一种合金与至少一种步骤(ii)的IB-IIIA-VIA1三元合金反应形成第三薄膜，第三薄膜包括IB-IIIA-VIA四元合金的混合物，四元合金包括两种IIIA族金属或两种VIA族元素，即VIA1和VIA2。
更优选的，第三薄膜包括选自IB-IIIA-VI1-VIA2族合金和IB-IIIA2-VIA1-VIA2族合金的四元合金混合物。更优选的，第三薄膜包括CuIn(Se，S)2和CuGa(Se，S)2的混合物。优选的CuIn(Se，S)2和CuGa(Se，S)2的四元合金基本上是均质的。
优选的，第三薄膜退火15-90分钟，更优选30分钟，到温度500℃-600℃，优选520℃-580℃，更优选550℃，以形成具有通式II的五元合金：
            Cu(In1-xGax)(Se1-ySy)2.........(II)
其中，优选的，x可在0.1-0.5内变化，优选0.25-0.3，优选的，y可在0-1内变化，更优选0.05-0.7。
优选的，五元合金是均质的，并可优选的退火另外的一段时间，优选15分钟以优化合金的结构性能。均质薄膜可具有1.5m-2.0m厚度。
IB-IIIA-VIA族四元合金半导体薄膜的形成方法
Cu(In，Ga)Se2四元合金半导体薄膜
步骤I和步骤II
步骤i和ii如上所述。更具体的，步骤(i)包括提供金属薄膜，金属薄膜包括至少一种IB族元素、IIIA1元素和IIIA2元素的混合物。步骤(ii)包括在VIA1源存在下对步骤(i)的金属薄膜进行热处理，其条件以形成第一薄膜，第一薄膜包括二元合金和IB-IIIA1-VIA1族三元合金的混合物，二元合金选自IB-VIA1族合金、IIIA1-VIA1族合金和IIIA2-VIA1族合金。
在本发明一个优选实施方式中，步骤(ii)在温度350℃-450℃下进行，优选400℃，使得第一薄膜包括二元合金和单一三元合金即CuInSe2稳定混合物，二元合金选自CuSe、InSe和Ga2Se3，其中IB是Cu，IIIA1是In，IIIA2是Ga和VIA1是Se。优选的，阻止CuGaSe2的形成。
步骤(iv)
在本发明的一个实施方式中，步骤(ii)的第一薄膜经第一热处理步骤和然后的第二热处理步骤以形成IB-IIIA1-IIIA2-VIA1族元素。
在本发明一个优选实施方式中，步骤(iv)的第一热处理步骤包括在惰性气体存在下加热步骤(ii)的第一薄膜到100℃-600℃的反应温度，惰性气体优选含Ar气氛。优选的，在5分钟内加热步骤(ii)的第一薄膜到反应温度。
步骤(iv)的第二热处理步骤包括在惰性气氛，优选Ar存在下，对第一薄膜进行的第一次退火。优选的，在含Ar气氛存在下对步骤(ii)的第一薄膜进行第一次退火，优选的退火温度100℃-600℃，优选200℃-550℃，更优选500℃-550℃，退火时间10-60分钟，优选15-30分钟，然后步骤(ii)的第一薄膜在VIA1元素源存在下进行第二次退火。
在步骤ii中优选的VIA1是Se。步骤(ii)的第一薄膜在Se源存在下进行退火优选10-60分钟，更优选30分钟到温度100℃-600℃，优选200℃-550℃，更优选500℃，以形成具有式III的四元合金，其中IB是Cu，IIIA1是In，IIIA2是Ga和VIA1是Se。
           Cu(In1-xGax)Se2.........(III)
且其中x可在0.25-0.30内变化。
优选的，Se源为H2Se和至少一种其它的气体的气氛，其它气体优选惰性气体，如Ar。优选的，相对于至少一种其它的气体，Se的摩尔浓度为0.12％。
在本发明一个优选的实施方式中，对第一薄膜(ii)进行下面连续的步骤；
(a)在Ar惰性气氛下在反应管中加热第一薄膜到反应温度500℃，5分钟；
(b)在含Ar气氛下在反应管中于500℃对第一薄膜进行退火至少15分钟；
(c)在0.12摩尔百分比H2Se的Ar气氛存在下于500℃对第一薄膜退火30分钟。
优选的，式(III)的四元合金是均质的。
CuIn(Se，S)2四元合金半导体薄膜
步骤(i)和(ii)
步骤(i)和(ii)和上文所述一致。更具体的，步骤(i)包括提供包含至少一种IB族元素和IIIA族元素混合物的金属薄膜。步骤(ii)包括在VIA1源存在下对步骤(i)的金属薄膜进行热处理，其条件以形成包括二元合金和IB-IIIA-VIA1族三元合金混合物的第一薄膜，二元合金选自IB-VIA1族合金和IIIA-VIA1族合金。
在本发明一个优选实施方式中，IB是Cu，IIIA是In和VIA1是Se。步骤(i)的金属薄膜优选为Cu-In合金。
在本发明一个优选实施方式中，对步骤(ii)的第一薄膜经处理步骤以确保步骤(ii)的二元合金和三元合金的混合物保持稳定。优选的，除去VIA1元素源。步骤(ii)的第一薄膜也可冷却到低于200℃温度。
步骤(iii)
不进行该步骤
步骤(iv)
在本发明的一个实施方式中，步骤(ii)的第一薄膜经第一热处理步骤且然后经第二热处理步骤，其中在VIA2源存在下对步骤(ii)的第一薄膜进行退火，以形成IB-IIIA1-VIA1-VIA2族元素。
步骤(iv)的第一热处理步骤包括加热步骤(ii)的第一薄膜到反应温度100-600℃，优选200-550℃，更优选500-550℃，10-60分钟，优选15-30分钟。
然后，步骤(ii)的第一薄膜在VIA2源存在下进行退火。
VIA2优选S。步骤(ii)的第一薄膜在S源存在下进行退火到温度200℃-600℃，优选200℃-550℃，更优选500℃，优选的退火时间为10-60分钟，更优选30分钟，以形成式(III)的四元合金，其中IB是Cu，IIIA是In，VIA1是Se和VIA2是S：
              CuIn(Se1-ySy)2.........(IV)
其中y可在0.1-0.5间变化。
优选的，S源是H2S和至少一种其它气体的气氛，优选惰性气体，如Ar。优选的，相对于至少一种其它气体，S的摩尔浓度是0.35％。
在本发明一个优选的实施方式中，对第一薄膜(ii)进行下面连续的步骤；
(a)在15-30分钟内，在反应管中加热第一薄膜到反应温度500℃-550℃；和
(b)在H2S和Ar(g)的气体混合物存在下，对第一薄膜进行退火以形成通式(III)的四元合金，其中相对于Ar(g)，S的摩尔浓度是0.35％。
优选的式(IV)的四元合金是均质的。
本发明的具体描述
通过下面实施例描述本发明的实施方式，但并不限制本发明的范围而只是以实施例的方式。在实施例中结合附图进行说明。
图1是根据本发明制备IB-IIIA-VIA族五元合金半导体薄膜方法的示意图；
图2.1-2.2是根据实施例1步骤ii形成的第一薄膜的X射线衍射图谱。更具体的，图2.1是样品200250-a第一薄膜的XRD图谱，图2.2是样品200251-a第一薄膜的XRD图谱；
图3是根据实施例1样品200251-a步骤(iii)和步骤(iv)(a)和(iv)(b)对应的X射线衍射图谱，图谱显示了样品由三元向四元和五元合金状态的转变；
图4.1-4.2是实施例1样品200251-a和200250-a的五元合金半导体薄膜[112]峰位的GIXRD图谱；
图5是实施例1样品2003078-a的XRD图谱；
图6是具有样品200251-a半导体薄膜的多个光电池的开路电压(VOC)的图；
图7是实施例1样品200290-a的量子效率(QE)图；
图8是实施例1的Cu(In0.75Ga0.25)(Se0.95S0.05)2合金半导体薄膜(样品200376-c)；Cu(In0.75Ga0.25)(Se0.75S0.25)合金半导体薄膜(样品200251-a)和Cu(In0.75Ga0.25)(Se0.6S0.4)2合金半导体薄膜(样品200250-a)的XRD图谱；
图9是实施例1的均质Cu(In0.75Ga0.25)(Se0.75S0.25)2(样品200251-a)合金半导体薄膜的量子效率(QE)图；
图10是根据实施例1步骤制备的系列均质五元合金的S/Se+S比率对带隙值的关系图；
图11-13是描述实施例1的Cu(In0.75Ga0.25)(Se0.75S0.25)2合金半导体薄膜(样品200251-a)，Cu(In0.75Ga0.25)(Se0.6S0.4)2合金半导体薄膜(样品200250-a)和Cu(In0.75Ga0.25)(Se0.3S0.7)2合金半导体薄膜(样品200378-a)表面形貌的SEM显微照片；
图14是实施例1的五元合金的XPS浓度深度分布，更具体的是样品200251-a的浓度分布；
图15.1-15.2是实施例2中具体说明的现有技术条件下制备的四元合金和实施例2的四元合金，具体是样品200259-a的XRD图谱；
图16是实施例2样品200259-a[112]峰位的GIXRD图谱；
图17.1-17.2是分别描述实施例2中具体说明的现有技术条件下制备的四元合金和实施例2样品200259-a的深度组成性质的X射线荧光分布；
图18实施例2一种四元合金的XPS浓度深度分布，更具体的是样品200259-a的浓度分布；
图19是实施例3中描述的现有技术条件下制备的四元合金的XRD图谱；
图20是描述实施例3中描述的现有技术条件下制备的四元合金的表面形貌的SEM显微照片；
图21是描述实施例3的样品200259-c表面形貌的SEM显微照片；
图22是实施例3的样品200259-c的XRD图谱；
图23实施例3的四元合金的XPS浓度深度分布，更具体的是样品200258-b的浓度分布；
图24是实施例3的样品200263-b的[112]峰位的GIXRD图谱。
用于表征本发明I-III-VI族合金的方法及其各自条件：
1.XPS：使用Physics Electronics(PHI)Quantum 2000 ScanningXPS系统，AlKα射线，20W束能量，通过X射线光电子能谱(XPS)测试样品的浓度分布。斑尺寸为100μm，氩离子枪在2kV下工作。
2.XRD：使用Phillips X’pert衍射系统，CuKα射线(0.154056)，40kV和40mA，记录X射线衍射(XRD)扫描。
3.SEM：使用具有20kV下垂直入射电子束的Jeol JSM 5600扫描电子显微镜(SEM)分别研究薄膜的形貌和组成，该电子显微镜装配有20kV下的Noran EDS。
4.GIXRD：在Phillips X’pert PW3040-MPD系统上，采用CuKα射线(0.154056)在40kV和40mA下，通过掠入射XRD(GIXRD)测试晶格参数与样品深度的关系。
5.在25℃标准A.M.1.5(100mWcm-2)条件下检测太阳能电池器件。从量子效率检测确定各器件的光谱响应。从光谱响应检测的波长截止值得出相应吸收薄膜的带隙值。
一般实验过程
本领域技术人员众所周知的是，光电池包括有用于支撑半导体薄膜的基板，在本申请中的半导体薄膜为IB-IIIA-VIA族合金半导体薄膜。典型的，可使用任何合适的、不与半导体薄膜发生反应、不改变半导体性能的基板。适合的基板包括玻璃、柔性金属或聚合物薄片等。
基板可具有0.05mm-3.0mm的厚度，通常对基板涂覆一层钼金属层以提高所得的半导体薄膜与基板间的附着，同时作为最终光电器件的接触。
Mo层的厚度通常为0.5-1.0m，在0.1-0.8Pa的工作压力下通过DC磁控溅射沉积在基板上。应理解，在本领域内还有许多其它的关于使用和沉积金属层的技术，例如可具有多层，或可用铬代替钼。
步骤(i)
出于实验目的，使用2mm厚的钠钙玻璃基板。在超声搅拌的皂溶液中，通过轻微移动放置在支架上的基板，清洗基板10分钟。然后，在冷的去离子水龙头下保持基板几分钟以确保除去上面多余的皂。然后，通过轻微移动基板支架，在超声搅拌的热的去离子水浴中清洗基板。最后，基板在120℃烘箱中于干燥氮气氛条件下干燥10分钟。
干燥后，在基板上沉积Mo层。之后，在Mo层上共溅射Cu、Ga和In金属薄膜，用于制备Cu(In1-xGax)Se2合金半导体薄膜和Cu(In1-xGax)(Se1-ySy)2合金半导体薄膜。在制备CuIn(Se1-ySy)2合金半导体薄膜的情况下，在基板上共溅射Cu和In。在DC磁控溅射装置中进行Mo沉积和共溅射，DC磁控溅射装置由装有三个9英寸圆形阴极(靶)的沉积室组成：三个靶为Mo、纯In和Cu0.75Ga0.25合金靶，或者在制备CuIn(Se1-ySy)2合金半导体薄膜的情况下，靶是Mo、Cu和In。
对沉积室进行抽真空到基础压力5×10-5Pa至少三小时。在工作压力0.5Pa-0.7Pa下，使用Ar作为等离子气体沉积Mo层，不对基板进行有意的加热。Mo层总厚为1μm。
实施例1：制备IB-IIIA-VIA族五元合金的实验过程
图1是根据本发明制备IB-IIIA-VIA族五元合金半导体薄膜方法的示意图。
步骤i
步骤(i)依照一般实验过程。更具体的，沉积Mo层，然后在不破坏真空条件下于0.3Pa工作压力下进行Cu0.75Ga0.25和In共溅射。在基板不需有意加热的条件下进行金属、Cu、Ga和In的共溅射，在共溅射中旋转基板以提高Cu-Ga-In合金的混合。Cu-In-Ga合金的总厚度是0.6μm，Cu/(In+Ga)与Ga/(Ga+In)原子比分别保持在0.9和0.25。
步骤ii
具有步骤i共溅射金属薄膜的基板置于水平石英管反应器中(下文中表示为反应管)。基板放置在石墨基板支架上并置于反应管中。使用石墨基板支架以确保基板均匀加热。
在进行步骤ii前，对反应管进行抽真空到2.67×10-4Pa的压力至少两小时。然后对反应管加压并建立流量恒定为1300标准立方厘米每分钟(下文表示为sccm)的Ar流，并在反应过程中保持。
在恒定惰性气体流建立后，具有金属膜的基板的温度在5分钟内升高到如下表1中的反应温度。
在基板加热到如表1中的反应温度时，在反应管中通过反应气体混合物(含0.12摩尔％的H2Se的Ar)，反应时间如表1，以形成包括二元合金和下面的三元合金稳定混合物的第一薄膜，二元合金即CuSe、InSe和Ga2Se3，三元合金即CuInSe2和CuGaSe2。一种或两种三元合金的存在依赖于步骤ii的反应温度，如下所示，在400℃时，不形成CuGaSe2。
在表1试样200250-a的反应条件下，制备的步骤ii第一薄膜的XRD图谱如图2.1，可清楚看到存在三种二元合金和CuInSe2的混合物。在试样200250-a的反应条件下，没有证据表明在400℃下形成CuGaSe2。
在下表1试样200251-a的反应条件下，制备的步骤ii的第一薄膜的XRD图谱如图2.2，[112]、[220/204]、[312/116]的反射包括(a)对应于CuInSe2的、相对尖锐的、确定的峰位和(b)由于CuGaSe2的存在和CuSe和Ga2Se3的残留二元合金导致的肩峰(shoulder)。
在表1中反应阶段结束时，样品经处理步骤以进一步维持合成稳定混合物的稳定性。这是通过在反应管中停止H2Se气流和快速冷却样品到低于200℃的温度完成的。样品在上述条件下保持15分钟以确保完全清除反应管中的H2Se物质。
图2.1和图2.2都描述稳定的混合物，其中如下表1中的反应条件阻止反应的完全进行和因此阻止了如现有技术形成的完全反应的CuInSe2和CuGaSe2的三元合金而不存在CuSe、InSe和Ga2Se3。
发明人相信，通过使用极低浓度的Se以形成的Se不足体系，和通过低温以阻止形成完全反应的三元合金的硒化反应的完全进行，能获得如图2.1或2.2所示的稳定混合物。
表1：根据本发明步骤ii的反应条件(温度和时间)。
 样品     反应条件(H2Se/Ar)
 200248-c200250-a200263-a200375-b200251-a     400℃/20min400℃/30min400℃/40min400℃/70min450℃/30min
步骤(iii)
然后，对在如上表1所示反应条件下形成的步骤(ii)的第一薄膜，在H2S和Ar气体混合物中(相对于Ar，气体混合物中S的摩尔百分比保持在接近0.35％)，在450℃反应温度下，在反应管中加热5分钟，以使二元合金与S反应并将步骤ii的第一薄膜转变为包括硫硒化物和步骤(ii)三元合金混合物的第二薄膜，硫硒化物即Cu(Se，S)、In(Se，S)和Ga(Se，S)。
如图3样品20051-a的XRD图谱，特别是步骤(iii)的XRD，可观察到In(Se，S)的存在，然而，在选择的2θ范围内没有显示残留的Cu(Se，S)和Ga(Se，S)的硫硒化物。
发明人相信，如步骤(iii)的XRD所示，在大约450℃温度，在气体气氛中的存在的S物质与步骤(ii)三元合金(如图3在26.71°的峰1和在27.75°的峰2所示)间的反应基本上是不显著的，也就是说，在这个具体的温度下，S与三元合金间的反应是不显著的。
步骤(iv)
然后，步骤(iii)的第二薄膜在反应管中进行如下热处理步骤：
(a)在温度大约500℃对步骤(iii)的第二薄膜进行热处理5分钟，以使硫硒化物与三元合金反应生成包括CuIn(Se1-ySy)2和CuGa(Se1-ySy)2四元合金的第三薄膜(如步骤(iv)(a)XRD中的在27.01°的峰3和在28.05°的峰4所示)。
发明人相信，在400℃进行步骤ii的情况下，不存在CuGaSe2，在此步骤中硫硒化物可以直接反应形成CuGa(Se1-ySy)2。然而在此情况下，生成的四元合金含有较高的S浓度，这导致了与图3相比，峰4向更高的2θ值移动。
例如，通过硫硒化物的不存在表示S和步骤(ii)的三元合金间的反应，图3步骤(iv)(a)XRD图谱中In(Se，S)峰的不存在表示了其已和CuInSe2反应形成CuIn(Se1-ySy)2。
比较图3中的步骤(iii)的XRD和步骤(iv)(a)的XRD，由所产生的2θ位移清楚的表明三元合金(表示为[112]峰1和峰2)已与硫硒化物反应形成包括四元合金CuIn(Se1-ySy)2和CuGa(Se1-ySy)2(表示为[112]峰3和峰4)的第三薄膜。
[112]峰由位置1到3、和2到4的位移程度由可与三元合金反应的硫硒化物的体积分数决定。而硫硒化物的体积分数依靠步骤ii第一薄膜中的二元合金的体积分数，而步骤ii第一薄膜中的二元合金的体积分数通过步骤(ii)的反应条件控制。
在500℃左右形成稳定的、完全反应的四元合金后，反应过程受到扩散限制，在500℃更长时间的与H2S/Ar的进一步的反应对晶体状态和复合合金中S含量只具有不显著的影响
(b)在反应管中于温度550℃对步骤(iv)(a)的第三薄膜进行退火15分钟，以使CuIn(Se1-ySy)2和CuGa(Se1-ySy)2四元合金反应形成Cu(In1-xGax)(Se1-ySy)2五元合金半导体薄膜(其中x可在0.1-0.5间变化，优选0.25-0.3，y可在0-1间变化，优选0.05-0.5)。在与H2S反应的10-15分钟内发生四元合金向五元合金状态(如图3步骤(iv)(b)XRD中的27.21°的峰5所示)转变，然而，典型的需要另外的15分钟退火以优化五元合金的结构性能。
要注意的是，Cu(In1-xGax)(Se1-ySy)2五元合金中的硫含量依靠于四元合金CuIn(Se1-ySy)2和CuGa(Se1-ySy)2中的硫含量，x和y值依靠于硫硒化物的体积分数。事实上，这种关系可以通过如图1所示的数学关系加以表达，使得最终五元合金中的硫含量(即图1中的z值)由各四元合金中的硫浓度(即图1中的x和y值)决定。这种关系依赖数学上可以表示为z＝x+y/2。z值最终决定五元合金[112]衍射峰的2θ-值和从而决定合金的晶格参数和能带隙。
就试验而言，步骤(iii)和步骤(iv)均在H2S反应气体混合物中连续进行，其中温度从450℃升高到550℃。
在步骤(iii)和步骤(iv)均完成后，对反应管进行抽真空到2.67×10-4Pa的压力至少两小时，以确保完全从反应管中除去有毒气体。然后对反应管进行加压并移走样品。
发明人相信，当与现有技术形成的半导体薄膜相比时，通过实施上述方法，形成基本上是均质的、具有提高性能的五元合金半导体薄膜。
根据本发明方法制备的Cu(In1-xGax)(Se1-ySy)2合金半导体膜的特征的讨论
如上表1中的样品经步骤(iii)和(iv)以形成基本上是均质的半导体五元合金，通过X射线能量色散谱仪(EDS)测得样品相应的化学组成，参照如下表2的Cu/(Ga+In)、Ga/(Ga+In)和S/(Se+S)的原子比。下表2也显示了各样品的带隙值和[112]衍射峰的峰位。
                                           表2：各样品的反应条件+及其对硫掺入程度
                                                    和所得能隙值的影响的总结
样品   步骤ii反应条件H2Se/Ar   步骤iv反应条件H2S/Ar   Cu/In+Ga     Ga/Ga+In     S/Se+S     2θ(112)     EG(eV)
  2003078-a200248-c200250-a200263-a200375-b200376-c200251-a200252-a   400℃/10min400℃/20min400℃/30min400℃/40min400℃/70min400℃/80min450℃/30min450℃/30min   550℃/30min550℃/30min550℃/30min550℃/30min550℃/30min550℃/30min550℃/30min550℃/90min≠   0.900.900.910.900.930.900.920.91     0.250.250.250.250.250.250.250.23     0.700.560.400.350.150.050.250.25     27.8027.6527.4027.3027.026.9027.2027.21     1.401.391.321.231.151.131.201.21
+在恒定流量的稀释在Ar中0.12％的H2Se和稀释在Ar中0.35％的H2S中进行这些研究，通过Cu管40kV条件下的GIXRD测试五元合金[112]峰的2θ位置。相应的带隙值由量子效率的测试计算。≠步骤(vi)(b)的时间增加到90分钟。
以表中S/(S+Se)栏所示为例，表2中前四个样品的比较可清楚的表明，本发明步骤ii条件对硫掺入程度的影响。因此，改变步骤ii的条件调整随后本发明步骤(iii)的反应动力学，以得到最终的Cu(In0.75Ga0.25)(Se1-ySy)2半导体薄膜中的硫掺入量的改变。
样品200250-a和200251-a的比较，显示步骤ii反应温度从400℃到450℃的增加如何导致了硫掺入量的显著减少和因此产生的[112]衍射峰向较低角度的位移。
在最后两个样品的情况下，(即200251-a和200252-a)，步骤ii的反应条件保持不变，只是上述步骤(iv)(b)中的所得复合合金退火的反应时间从30分钟增加到90分钟。
这些样品的比较清楚的显示了在H2S/Ar气氛存在下30分钟以上的延长的退火时间对硫掺入程度的微弱影响。
因此，这显示了在H2S/Ar中于550℃退火仅30分钟即可形成基本上是均质的五元合金。另外，意味着一旦形成完全反应的均质的五元合金，反应过程受到扩散的限制，且进一步的硫的掺入需要通过与硒物质的置换而发生。
图4.1和4.2是上表2中样品200251a和200250a的[112]反射的掠入射x射线衍射图谱(GIXRD)，在这种表征方法中，入射角的减少导致X射线束穿透深度的减少。要注意的是，在0.2°和10°间的散射角表明样品在表面和主体的晶格参数实质上没有变化，这证实五元合金是均质的。同等重要的是，步骤ii条件的变化导致[112]衍射峰2θ-位置的显著位移。由于所有复合合金中镓含量实质上是恒定的，这种相对位移归结于硫掺入程度的变化。下表3中显示了表2中一些五元合金2θ-角的不同位移，表4显示了表2中一些五元合金d-间距的相应位移。
                               表3  在不同入射角下[112]反射的总结。总体峰位移由样品[112]反射
                                       由在0.5°(接近表面)和10°(主体)间峰位的差值计算。
    样品#     S/Se+S   2θ(112)(0.5°)   2θ(112)(1°)   2θ(112)(2°)   2θ(112)(5°)   2θ(112)(10°)     总体位移(°)
    200250-a200263-a200375-b200251-a200252-a     0.400.350.150.250.25   27.40227.30027.05527.20127.205   27.39927.29927.05027.20327.250   27.39927.29827.04927.20227.249   27.40027.30026.99827.20127.247   27.39927.29627.05027.19927.198     0.0030.0040.0050.0020.007
                          表4：在不同入射角下[112]反射d-间距(in angstrm)位置总结。
                         d-间距的总体位移由在0.5°(接近表面)和10°(主体)测得的d-间距间
                                                      的差值计算。
    样品#     S/Se+S   d(112)(0.5°)   d(112)(1°)   d(112)(2°)  d(112)(5°)  d(112)(10°)  总体位移()
    200250-a200263-a200375-b200251-a200252-a     0.400.350.150.250.25   3.25213.26403.29313.27573.2753   3.25253.26423.29363.27553.2700   3.25253.26433.29373.27553.2701  3.25243.26403.29993.27573.2703  3.25253.26453.29363.27593.2760  0.00040.00050.00050.00020.0007
总体d-间距的变化显示了根据本发明方法制备的样品合金半导体的特征在于包括单胞晶格的晶体结构，其中所有晶面的d-间距变化小于0.001。
图5描述了CuIn0.75Ga0.3前体[112]衍射峰的峰位置，该前体如在表2中样品2003078-a的步骤(iv)条件下(i)先进行硒化随后(ii)进行硫化。调整硒化/硫化期间的实验条件以生产具有高S含量(S/Se+S＝0.7)的五元合金(样品2003078-a)。在26.6°的峰(i)是所希望的硒化后CuInSe2的[112]峰位。在此工艺阶段峰的不对称归结于Ga的分级。
然而，要注意的是，硫化后[112]峰位位移到27.8°角度。使用Vegard’s规则，假设Ga的浓度约为25％，则相应的S含量约为70％，因此均质Cu(In0.7Ga0.3)(Se0.3S0.7)2合金。EDS测试证实了这些组成。尤为要注意的是，峰(ii)是对称的，没有组成宽化的证据。由QE测试确定样品2003078-a的带隙是1.4eV(如图7)。尽管对优化转换效率来说，这个带隙值可能过高，但如上可清楚的表明甚至能制备用于高S含量薄膜的均质材料。
图8描述了由上述方法制备的各种均质Cu(In，Ga)(Se，S)2合金[112]峰的峰位，更具体的是样品2003076-c、200251-a和200250-a的[112]峰位。再次假设前体中的Ga浓度不变，如表2所示调整硒化/硫化反应条件，来控制S掺入的程度及晶格参数。
从图8中能看出，如表2中样品2003076-c，200251-a，和200250-a所示，[112]峰位在26.9 °和27.4°间变化，对应的S/Se+S原子比在0.05-0.4之间。假设是均质五元合金及Ga/Ga+In比为0.25，再次由Vegard`s规则评价后者的值。对这些具体合金，相应的带隙值的位移在1.1eV和1.3eV之间。例如，图9显示了，样品200251-a均质Cu(In0.75Ga0.25)(Se0.75S0.25)2合金的典型的QE曲线，[112]峰位接近27.2°。图10显示了S/Se+S比与带隙值的关系图。
图11、12和13描述了实施例1制备的Cu(In，Ga)(Se，S)2合金半导体薄膜的典型的表面形貌，该合金半导体薄膜具有变化的S含量及由此得的带隙。以图11为例(样品200251-a)，[112]峰位在27.2°，相应的带隙值为1.20eV(如图9)。图12中(样品200250-a)，合金[112]峰位在27.4°。图13描述了合金(样品2003078-a)的结构特征，[112]峰位接近27.8°，相应的带隙值为1.4eV，如图7所示。
由图11、12和13能看出，所得的合金具有相对均一的表面形貌，典型的颗粒尺寸约为1μm。
图14为样品200251-a的Cu、In、Ga、Se和S元素的浓度深度分布。在分布中显示了样品基本上均质的性质，其中在合金中，直到Mo金属层，元素的浓度基本上是恒定的。
不同太阳能电池器件开路电压的测定，该太阳能电池器件包括根据本发明方法制备的基本上是均质的五元合金半导体薄膜。
根据标准的电池制备过程制备太阳能电池器件，其包括50nmCdS缓冲层和50nm本征ZnO/150nm铟锡氧化物(ITO)窗口层。在25℃模拟的A.M.1.5条件下评价玻璃/Mo/Cu(In，Ga)(Se，S)2/CdS/ZnO电池结构。通过调整表2中步骤ii的反应条件来改变基本上是均质的五元合金的带隙值。相应电池参数如下表5所示。
                表5：各种光电器件的电池参数的总结，其中半导体薄膜是具有不同
                          带隙值的基本上是均质的五元合金半导体薄膜。
  样品    Ga/Ga+In     S/Se+S   EGeV     VOCmV     JSCmA/cm2     FF％   η％
  200248-c200250-a200252-a200251-a200375-b    0.250.250.230.240.25     0.560.450.250.230.15   1.391.321.211.201.15   677.9685.9630.2610.4638.8     23.5527.1729.4632.8631.82     53.359.864.167.574.8     8.511.211.913.515.2
转换效率与样品合金的带隙有着重要关系，并在8％-15％间变化，最好的器件具有最低的带隙(样品200375-b)。所有的器件具有高于600mV的开路电压。另外，制备24个包含有五元合金半导体薄膜的光电池，半导体薄膜在如上样品200251-a反应条件下制备。这些电池的Voc值被限制在600-640mV间(如图6)，发明人相信这表明了根据本发明方法的可再现性。
实施例2：制备IB-IIIA-VIA族四元合金的实验过程
步骤(i)
步骤i与一般实验过程相同。更具体的是，沉积Mo层，然后在不破坏真空条件下在0.3Pa工作压力下进行Cu0.75Ga0.25和In的共溅射。在基板不有意加热的条件下进行共溅射，在共溅射中旋转基板以提高Cu-Ga-In合金的混合。Cu-In-Ga合金的总厚度是0.6μm，Cu/(In+Ga)与Ga/(Ga+In)原子比分别保持在0.9和0.25。
步骤ii
在此依照与上述实施例1步骤ii相同的方法，然而反应温度保持在400℃以形成第一薄膜，第一薄膜只包括二元合金和CuInSe2的稳定混合物。
发明人相信，在制备四元合金半导体薄膜的情况下，阻止形成第二种三元合金即CuGaSe2是十分必要的，以获得均质四元合金。这通过维持反应温度在400℃来获得。
如上所述，步骤(ii)的第一薄膜经处理步骤以保持混合物的稳定性，其中停止H2Se流，将第一薄膜冷却到低于100℃的温度。在此情况下保持Ar流至少15分钟，以再次确保H2Se的完全去除。
步骤(iii)
在制备四元合金半导体薄膜的情况下，此步骤不实施。
步骤(iv)
第一薄膜经如下连续步骤：
(a)在反应管中在Ar惰性气氛下于500℃反应温度加热步骤(ii)的第一薄膜5分钟；
(b)在反应管中在含Ar气氛下于500℃退火步骤(ii)的第一薄膜至少15分钟；
(c)在含H2Se摩尔百分比为0.12的Ar气氛存在下在550℃退火第一薄膜30分钟，以形成均质的四元Cu(In1-xGax)Se2合金半导体薄膜，其中x为0.25-0.3。
如在形成五元合金的情况下，对反应管进行抽真空到2.67×10-4Pa的压力至少两小时，以确保完全从反应管中去除有毒气体。然后对反应管进行加压并移走样品。
再一次，发明人相信，通过如实施例2的反应条件和方法，能形成基本上是均质的Cu(In1-xGax)Se2半导体薄膜。
在如实验2的条件下制备三个样品，反应条件和通过X射线能量色散谱仪(EDS)测得的相应化学组成，参照Cu/(In+Ga)和Ga/(Ga+In)的原子比，如下表6所示。
                               表6：各样品的反应条件+和所得的能带隙值的总结。
    样品   步骤ii反应条件H2Se/Ar   步骤(iv)反应条件H2Se/Ar   Cu/In+Ga     Ga/Ga+In   2θ(112)     EG(eV)
    200284-a200259-a200249-a  400℃/30min400℃/15min400℃/15min   500℃/30min500℃/30min500℃/30min   0.900.900.90     0.250.250.30   26.8026.8526.90     1.101.121.13
+在对于步骤(ii)的稀释在Ar中0.12％的H2Se和对于步骤(iv)(c)的稀释在Ar中0.12％的H2Se的恒定流量条件下进行这些研究，通过Cu管、40kV条件下的GIXRD测试五元合金[112]峰的2θ-位置。相应的带隙值由量子效率的测试计算。
下面，表7中显示了上述样品的总体2θ位移，在表8中，显示了相应d-间距的总体变化。
                           表7：在不同入射角下[112]反射位置总结。总体峰位移由样品[112]
                                 反射在0.5°(接近表面)和10°(主体)间峰位的差值计算。
样品#   Ga/Ga+In   2θ(112)(0.5°)   2θ(112)(1°)   2θ(112)(2°)   2θ(112)(5°)   2θ(112)(10°)   总体位移(°)
200284-a200259-a200349-a   0.250.250.30   26.80426.84826.950   26.90026.84926.949   26.89726.85026.903   26.89826.85126.901   26.85226.89526.948   0.0480.0450.002
                              表8：在不同入射角下[112]反射的d-间距的位置总结。d-间距总体
                              位移由样品在0.5°(接近表面)和10°(主体)测得的d-间距间的差值
                                                           计算。
    样品#     Ga/Ga+In   d(112)(0.5°)   d(112)(1°)   d(112)(2°)   d(112)(5°)   d(112)(10°)   总体位移()
    200284-a200259-a200349-a     0.250.250.30   3.32333.31803.3056   3.31173.31783.3057   3.31203.31773.3113   3.31193.31763.3116   3.31753.31223.3059   0.00580.00580.0003
d-间距总体位移显示了根据本发明方法制备的样品合金半导体的特征在于包括单胞晶格的晶体结构，其中所有晶面具有小于0.06的d-间距变化。
为进一步例证根据本发明方法制备的四元合金的均质性，制备现有技术的样品并将其特征与由实施例2方法制备的样品进行比较。
图15.1和15.2是XRD图谱，分别描述了典型的分级四元合金(现有技术的样品)和均质四元合金(即样品200259-a)的晶体特征，合金按照下面的方式制备。在两个情况下，在Cukα射线40kV条件下进行测试。
在分级四元合金(现有技术样品)(参见图15.1的XRD)的情况下，在H2Se存在下在小于5分钟时间内快速加热合金到500℃，然后在含5摩尔百分比H2Se的Ar中于500℃退火60分钟。这过程导致富In相和富Ga相间明显程度的相互扩散，且XRD分析显示了分级的Cu(InxGa1-x)Se结构的存在。[112]、[220/204]和[312/116]衍射峰不对称的宽化代表了这种现象。在这点上要注意的是，[112]衍射峰的峰位在26.65°依然表示了纯CuInSe2相的晶格参数，而肩峰是因为Ga含量的增加，这扩展了CuGaSe2的峰位。因此有理由假设在吸收薄膜的表面包含纯CuInSe2，而镓向Mo背接触逐渐增加。
在如实施例2、表6所描述的步骤i、ii和(iv)实验条件下制备第二样品，即样品200259-a。为控制二元合金的反应速度，步骤ii使用极低气体浓度的含0.12摩尔％H2Se的Ar气，在400℃下进行。反应时间固定为30分钟。在从反应区域完全除去Se物质后，在Ar存在下于温度500℃退火第一薄膜15分钟，然后即在含0.12摩尔百分比H2Se的Ar中进行退火步骤30分钟。
如图15.2，样品200259-a的XRD研究揭示了得到的薄膜是均质的，没有分离的物质的证据。尖锐的、良好形状的[112]、[220/204]和[312/116]峰表示了高的晶体质量。也要注意的是，[112]峰位由约26.65°增加到2θ值26.85°，其中26.65°对于纯CuInSe2是典型的(如图15.1)。随着四元系统中Ga含量的增加，晶格参数减少，[112]峰向较高的2θ值的位移与晶格参数的减少相一致。衍射峰向较高2θ值的位移程度与Vegard`s规则相一致，其中假设材料是均质的，Ga/(Ga+In)的原子比接近0.25。
图16描述了样品200259-a[112]峰在入射角0.5°-10°间的GIXRD图谱。应再一次认识到，入射角的减小导致x射线束穿透深度的减少。从图16中要注意的是，在0.5°-10°间散射角实际上并没有显示出表面和内部材料晶格参数的位移，这证实了薄膜是均匀的，而不是组成分级的。
通过X射线荧光(XRF)研究了四元合金的深度组成特征。在这种表征方法中，在溴甲醇中对样品进行反复刻蚀，在每次刻蚀步骤后对剩余材料进行XRFKα1，2线强度测试。通过这些分析，能估计出现有技术样品和样品200259-a的在薄膜几乎全部厚度范围内的的化学组成。
图17.1表示了如图15.1的组成分级的现有技术Cu(In0.75Ga0.25)Se2合金薄膜的深度组成均匀性。由图17.1要注意的是，在整个薄膜厚度上，Cu和Se元素浓度实质上保持不变。可以更明显的看出，在连续刻蚀步骤后，剩余材料变得更为富镓，而对于铟观察到相反的趋势。这使得Ga/(Ga+In)原子比从在刻蚀前样品的值0.28到增加到最后一次刻蚀步骤后的0.75。这种随着样品深度的Ga/(Ga+In)原子比连续的增加与由图15.1XRD研究观察到的分级Cu(InxGa1-x)Se2相一致。
图17.2表示样品200259-a的深度组成性质。能观察到，在这些具体的四元合金的整个层厚度中，Cu、In、Ga和Se的浓度事实上保持不变。这些结果因此与图15.2中的XRD数据相一致，证实了这种生长过程消除了Cu(InxGa1-x)Se2相中镓和铟的分级，以得到均质的四元合金。
通过图18的浓度分布证明了样品200259-a的均质性，其中在样品合金中，Cu、In、Ga和Se的元素浓度基本上是恒定。
实施例3-制备IB-IIIA-VIA族四元合金的实验过程-制备CuIn(Se1-ySy)2
步骤i
与前面其中还含有Ga的情况不同的是，在此情况下，制备只包括Cu和In的金属薄膜。更具体的是，Cu和In的金属前体通过使用Leybold Z650 DC磁控溅射系统到共溅射基板上。系统中具有三个独立的靶(即Mo、Cu和In)，在沉积过程中不断旋转基板以提高Cu和In的相互混合。在0.3Pa-0.7Pa工作压力下由5N纯度的Mo靶溅射形成Mo背接触(约为μ1m厚)。在真空中冷却Mo薄膜到室温，然后由5N纯度的Cu和In靶进行Cu和In层的共溅射。Cu-In合金的总厚度约为0.6μm，在各沉积过程中，通过保持Cu功率恒定在0.72W.cm-2、In功率在1.0-1.4W.cm-2间变化以获得在0.85-0.9之间的所希望的Cu/In原子比。所有的Cu-In层在0.5Pa工作压力下沉积。
步骤ii
在此情况下，使用如实施例2中的相似方法。将包括Cu和In前体的金属薄膜放置在反应管中，反应管被抽真空到1×10-4Pa的压力以确保除去所有痕量的任何气氛残留。当基板加热到350℃-450℃的温度时在反应管中通过反应气体混合物(c.a.含0.12％H2Se的Ar气)10-60分钟，以形成包括InSe、CuSe和CuInSe2稳定混合物的薄膜。
在金属薄膜硒化后，快速冷却第一薄膜，并停止通入气体混合物，以保持稳定的混合物。
步骤(iii)
在制备四元合金半导体薄膜的情况下，不进行本步骤。
步骤(iv)
首先，步骤(iv)的热处理包括在至少30分钟内对步骤(ii)的第一薄膜进行热处理到所需的反应温度500-550℃。
然后，在Ar中的H2S的气体混合物中(含0.35％摩尔％H2S的Ar气)、于约550℃对步骤(ii)的第一薄膜进行随后的退火30分钟。
在上述的步骤中，存在的二元合金CuSe和InSe与S反应以形成硫硒化物Cu(Se，S)和In(Se，S)，硫硒化物又与三元合金CuInSe2反应以形成CuIn(Se1-ySy)2合金半导体薄膜。
如在形成五元合金的情况下，对反应管进行抽真空到2.67×10-4Pa的压力至少两小时，以确保完全从反应管中除去有毒气体。然后对反应管进行加压并移走样品。
再次，发明人相信，通过如实施例3的反应条件和方法，能形成基本上是均质的CuIn(Se1-ySy)2半导体薄膜。
在如实验3的条件下制备三个样品，反应条件和通过X射线能量色散能谱仪(EDS)测得的相应化学组成，参照Cu/In和S/(Se+S)的原子比，如下表9所示。
                                           表9：各样品反应条件+和所得带隙值总结。
  样品   步骤ii反应条件H2Se/Ar   步骤(iv)反应条件H2S/Ar   Cu/In     S/Se+S     2θ(112)     EG(eV)
  200258-b200259-c200263-b   400℃/30min400℃/15min400℃/10min   500℃/30min500℃/30min500℃/30min   0.900.900.90     0.100.300.50     26.8027.0027.30     1.101.151.23
下面，表10中显示了上述样品总体2θ位移，在表11中，还显示了相应d-间距总体位移。
                       表10：在不同入射角下[112]反射位置总结。总体峰位移由样品[112]
                              反射在0.5°(接近表面)和10°(主体)间峰位的差值计算。
  样品#     S/Se+S   2θ(112)(0.5°)   2θ(112)(1°)   2θ(112)(2°)   2θ(112)(5°)   2θ(112)(10°)   总体位移(°)
  200258-b200259-c200263-b     0.100.300.50   26.79927.00527.300   26.80226.99827.302   26.84926.99727.299   26.84926.95127.298   26.80126.95027.346   0.0020.0550.046
+在对于步骤(ii)为稀释在Ar中0.12％的H2Se和对于步骤(iv)为稀释在Ar中0.35％的H2S的恒定流量条件下进行这些研究，通过Cu管、40kV条件下的GIXRD测试五元合金[112]峰的2θ-位置。相应的带隙值由量子效率的测试计算。
                                表11：在不同入射角下[112]反射的d-间距位置总结。d-间距总体位
                                移由样品在0.5°(接近表面)和10°(主体)测得的d-间距间的差值计
                                                               算。
 样品#     S/Se+S   d(112)(0.5°)   d(112)(1°)   d(112)(2°)   d(112)(5°)   d(112)(10°) 总体位移()
 200258-a200259-c200263-b     0.200.300.50   3.32393.29903.2640   3.32363.29983.2638   3.31783.30003.2842   3.31783.30553.2643   3.32373.30563.2587 0.00020.00660.0053
d-间距总体变化显示了根据本发明方法制备的样品合金半导体的特征在于包括单胞晶格的晶体结构，其中所有晶面显示出小于0.007的d-间距变化。
为进一步例证根据本发明方法制备的四元合金的均质性质，制备现有技术样品并将其特征与由实施例3方法制备的样品，更具体的样品为200259-c进行比较。
在现有技术的条件下制备第一样品，其中在450℃对包括Cu和In的金属薄膜进行硒化60分钟，以形成完全反应的CuInSe2薄膜。然后该样品在550℃下进行随后的硫化30分钟。
图19描述了样品200259-c的XRD图谱。要注意的是，现有技术反应工艺导致两种分立的三元相的形成，即CuInSe2和CuInS2。[112]衍射峰的峰位在26.68°表示CuInSe2的晶格参数，峰位在27.84°表示CuInS2的晶格参数。接近27°的微弱反射的存在表示四元CuIn(Se，S)2相的形成。这种反常的生长行为与硫化中Se从样品中非受控的向外扩散有关，这又导致了S的快速掺入。这最终导致形成含有几乎分离的CuInSe2和CuInS2相的合金。在进行60分钟或更长硫化的极端情况下，样品完全不含有Se，这导致了CuInS2合金的形成。SEM研究(图20)显示了异质合金意料中的、不均一的结构性质。典型的，这些薄膜由大的、表面光滑的、嵌入在细小颗粒材料中的微晶构成。
图21是CuIn(Se0.7S0.3)2(样品200259-c)的SEM显微照片。该合金薄膜的特征是紧密的且相对均一的结构，具有典型的约为1μm的颗粒尺寸。图22描述了样品200259-c的(112)反射。为了比较，通过图22的点线，表示单相CuInSe2和CuInS2的(112)反射的理论上希望的2θ位置。要注意的是，在S掺入后，CuIn(Se，S)2薄膜的(112)反射由纯CuInSe2的约为26.63°增加到27.1°。这种现象直接与合金d-间距的减少有关，d-间距的减少是由于Se被S均匀的置换。衍射峰也表现出高度对称，没有图19情况中的组成宽化和峰的分裂。
图23是样品200258-b的浓度分布，并表明了样品合金基本上是均质的，因为Cu、In、Se和S的元素浓度在合金直到Mo层的厚度范围内基本上保持不变。
图24为样品200263-b的GIXRD图谱，表明了样品基本上是均质的，对于掠射角在0.5°-10°间具有4.6％的绝对2θ位移。
以上只是本发明的具体实施方式，应理解，可以在细节上有许多变化而不偏离如权利要求限定的本发明的范围和主旨。

Claims (37)

1.具有通式(I)的四元或更多元IB-IIIA-VIA族合金：
             A(B1-xCx)(D1-yEy)2……(I)
其中
A是IB族元素；
B是IIIA族元素；
C是不同于B的IIIA族元素；
D是第一种VIA族元素(下文表示为VIA1)；
E是第二种VIA族元素(下文表示为VIA2)；和
x和y的每一个独立地为0-1，x和y不同时为零；
通过Cu射线、40kV条件下X射线衍射图谱(XRD)表征的合金具有2θ角在26°-28°的主[112]峰(2θ(112))，其中掠射角度在0.2°-10°间的掠入射X射线衍射图谱(GIXRD)反映出小于0.06°的2θ(112)角绝对位移。
2.权利要求1的合金，其中合金具有包括单胞晶格的晶体结构，其中单胞的所有晶面显示出小于0.01的d-间距变化。
3.权利要求1的合金，其中通过XPS深度分布表征的元素A、B、C、D和E的元素浓度在合金中基本上是均匀的。
4.权利要求1的合金，其中A是Cu，B是In，C是Ga，D是Se和E是S，合金具有式(II)：
                Cu(In1-xGax)(Se1-ySy)2……(II)
5.权利要求4的合金，其中x是0.25-0.3和y是0.05-0.8。
6.权利要求4的合金，其中对于Cu射线40kV的X射线衍射图谱(XRD)具有2θ角在26.9°-28°的主[112]峰(2θ(112))，在3.3117-3.1840的d-间距。
7.权利要求4的合金，其中掠射角度在0.2°-10°的GIXRD反映出小于0.01°的2θ(112)角绝对位移。
8.权利要求4的合金，其中合金具有包括单胞晶格的晶体结构，其中单胞的所有晶面显示出小于0.001的d-间距变化。
9.权利要求6的合金，其中主[112]峰为2θ角从27.0°到27.5°。
10.权利要求6的合金，其中主[112]峰基本上是对称的。
11.权利要求4的合金，其中合金具有可以从1eV到2.4eV变化的带隙。
12.权利要求11的合金，其中合金具有可以从1.1eV到1.5eV变化的带隙。
13.权利要求4的合金，其中通过 摩尔比表示的S含量为0.05-0.7。
14.权利要求1的合金，其中A是Cu，B是In，C是Ga，D是Se和y＝0，合金具有通式(III)
               Cu(In1-xGax)Se2     (III)
15.权利要求14的合金，其中x是0.25-0.3。
16.权利要求14的合金，其中合金具有包括单胞晶格的晶体结构，其中单胞的所有晶面显示出小于0.006的d-间距变化。
17.权利要求14的合金，其中对于Cu射线40kV的X射线衍射图谱(XRD)具有2θ角在26.80°-27.0°的主[112]峰(2θ(112))，在3.3236-3.2990的d-间距。
18.权利要求14的合金，其中掠射角度在0.2°-10°的GIXRD反映出小于0.05°的2θ(112)角绝对位移。
19.权利要求17的合金，其中主[112]峰的2θ角从26.85°到26.9°。
20.权利要求17的合金，其中主[112]峰基本上是对称的。
21.权利要求14的合金，其中合金具有可以从1.1eV到1.2eV变化的带隙。
22.权利要求21的合金，其中合金具有可以从1.15eV到1.18eV变化的带隙。
23.权利要求14的合金，其中通过
Figure A2004800268500003C2
摩尔比表示的Ga含量为0.25-0.3。
24.权利要求1的合金，其中A是Cu，B是In，D是Se，E是S和x＝0，且合金具有通式(IV)：
               CuIn(Se1-ySy)2      (IV)
25.权利要求24的合金，其中y是0.1-0.5。
26.权利要求24的合金，其中合金具有包括单胞晶格的晶体结构，其中单胞晶格的所有晶面显示出小于0.007的d-间距变化。
27.权利要求24的合金，其中对于Cu射线40kV的X射线衍射图谱(XRD)具有2θ角在26.80°-27.3°的主[112]峰(2θ(112))，在3.3236-3.2640的d-间距。
28.权利要求24的合金，其中掠射角度在0.2°-10°的GIXRD反映出小于0.06°的2θ(112)角绝对位移。
29.权利要求27的合金，其中主[112]峰的2θ角从27.0°到27.2°。
30.权利要求24的合金，其中合金具有可以从1.05eV到1.23eV变化的带隙。
31.权利要求30的合金，其中合金具有可以从1.15eV到1.2eV变化的带隙。
32.权利要求24的合金，其中通过 比值表示的S含量为0.1-0.5。
33.一种半导体薄膜，包括根据权利要求1的合金的薄膜。
34.权利要求33半导体薄膜，其中权利要求1的合金沉积在作为合金载体的基板上。
35.权利要求33半导体薄膜，其中合金是具有1.5-2.0μm厚度的薄膜的形式。
36.一种光电池，包括权利要求1的合金的半导体薄膜。
37.根据权利要求36的光电池，其中光电池具有8-15％的转换效率。
CNA2004800268503A 2003-08-14 2004-08-13 Ⅰ－ⅲ－ⅵ族四元或更多元合金半导体薄膜 Pending CN1864272A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ZA200306316 2003-08-14
ZA2003/6316 2003-08-14
ZA2004/2497 2004-03-30

Publications (1)

Publication Number Publication Date
CN1864272A true CN1864272A (zh) 2006-11-15

Family

ID=37134203

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2004800268503A Pending CN1864272A (zh) 2003-08-14 2004-08-13 Ⅰ－ⅲ－ⅵ族四元或更多元合金半导体薄膜
CN2004800268490A Expired - Fee Related CN1853282B (zh) 2003-08-14 2004-08-13 Ⅰb-ⅲa-ⅵa族四元或更多元合金半导体薄膜的制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2004800268490A Expired - Fee Related CN1853282B (zh) 2003-08-14 2004-08-13 Ⅰb-ⅲa-ⅵa族四元或更多元合金半导体薄膜的制备方法

Country Status (2)

Country Link
CN (2) CN1864272A (zh)
ZA (2) ZA200600971B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222063A (zh) * 2010-11-22 2013-07-24 京瓷株式会社 光电转换装置
CN103430279A (zh) * 2011-04-19 2013-12-04 弗立泽姆公司 薄膜光伏装置及制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663414A (zh) * 2007-09-11 2010-03-03 森托塞姆光伏股份有限公司 提供硫属元素的方法和装置
CN102394256B (zh) * 2011-11-16 2013-09-11 浙江大学 用于太阳电池吸收层的铜铟硫阵列化薄膜的制备方法
CN103474511B (zh) * 2013-09-22 2015-09-30 深圳先进技术研究院 铜铟镓硒光吸收层的制备方法及铜铟镓硒薄膜太阳能电池
US9431562B2 (en) * 2014-01-21 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional compositional profile in CIS-based absorber layers of thin film solar cells

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141564A (en) * 1988-05-03 1992-08-25 The Boeing Company Mixed ternary heterojunction solar cell
US5436204A (en) * 1993-04-12 1995-07-25 Midwest Research Institute Recrystallization method to selenization of thin-film Cu(In,Ga)Se2 for semiconductor device applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222063A (zh) * 2010-11-22 2013-07-24 京瓷株式会社 光电转换装置
CN103430279A (zh) * 2011-04-19 2013-12-04 弗立泽姆公司 薄膜光伏装置及制造方法
CN103430279B (zh) * 2011-04-19 2016-09-14 弗立泽姆公司 薄膜光伏装置及制造方法

Also Published As

Publication number Publication date
CN1853282B (zh) 2010-09-29
ZA200600972B (en) 2007-05-30
CN1853282A (zh) 2006-10-25
ZA200600971B (en) 2007-05-30

Similar Documents

Publication Publication Date Title
CN1156021C (zh) 有特定掺杂层的光电元件
CN1140933C (zh) 光电元件及其制备方法
CN1020525C (zh) 具有抗反射层的叠层光生伏打器件
CN1096714C (zh) 光电器件
CN1156022C (zh) 光生伏打元件及其制造法
CN1163972C (zh) 半导体元件及其制造方法
CN1225029C (zh) 光能转换装置
CN1096713C (zh) 具有一个有特定不规则表面结构的不透明衬底的光电器件
CN1160483C (zh) 薄膜制备方法和淀积设备
CN1194422C (zh) 制造光电器件的方法
CN1088262C (zh) 光电装置及其制造方法
CN1147007C (zh) 形成微晶硅系列薄膜的工艺和适于实施所述工艺的装置
CN1638153A (zh) 光电转换装置
CN1121508C (zh) 氧化铟膜的形成方法、具有氧化铟膜的衬底及半导体元件
CN101057339A (zh) 无定形氧化物和场效应晶体管
CN101038796A (zh) 氧化物烧结体、其制造方法、用它制造透明导电膜的方法以及所得的透明导电膜
CN1181220C (zh) 涂层工件的制造方法、方法的应用及其装置
CN1499648A (zh) 氧化锌膜和使用它的光电元件、以及氧化锌膜的形成方法
CN1384552A (zh) 半导体器件和硅基膜的形成方法
CN1009688B (zh) 具有一连续渐变带隙半导体区域的半导体器件
CN1706050A (zh) 层积型光电变换装置
CN1379827A (zh) 溅射靶、透明导电氧化物和制备该溅射靶的方法
CN1157056A (zh) 晶体性半导体膜的形成方法、薄膜晶体管的制造方法、太阳电池的制造方法及其有源阵列型液晶装置
CN1236477C (zh) 硅基膜、其形成方法和光伏元件
CN1060558A (zh) 金属薄膜形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1096771

Country of ref document: HK

EE01 Entry into force of recordation of patent licensing contract

Assignee: Shandong Sunvim Solar Technology Co., Ltd.

Assignor: Solar energy technology, Limited by Share Ltd

Contract fulfillment period: 2008.2.22 to 2018.2.22 contract change

Contract record no.: 2009990000131

Denomination of invention: Four - or more alloy semiconductor films of I - III - VI group

License type: Exclusive license

Record date: 2009.2.24

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2008.2.22 TO 2018.2.22; CHANGE OF CONTRACT

Name of requester: SHANDONG SUNVIM SOLAR TECHNOLOGY CO.,LTD.

Effective date: 20090224

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20061115

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1096771

Country of ref document: HK