CN1862819B - 非挥发性半导体存储单元的制造方法 - Google Patents
非挥发性半导体存储单元的制造方法 Download PDFInfo
- Publication number
- CN1862819B CN1862819B CN2005100699888A CN200510069988A CN1862819B CN 1862819 B CN1862819 B CN 1862819B CN 2005100699888 A CN2005100699888 A CN 2005100699888A CN 200510069988 A CN200510069988 A CN 200510069988A CN 1862819 B CN1862819 B CN 1862819B
- Authority
- CN
- China
- Prior art keywords
- substrate
- type
- conductivity type
- volatile storage
- storage cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims description 47
- 239000007943 implant Substances 0.000 claims description 18
- 210000000352 storage cell Anatomy 0.000 claims description 16
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 10
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000003860 storage Methods 0.000 description 19
- 210000004027 cell Anatomy 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005381 potential energy Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储单元的制造方法，为使其具有一第一导电型的一基底，其方法包括：在基底中靠近基底的表面，形成具有一第二导电型的一掺杂区，且在基底上形成一栅极结构与该掺杂区接触，之后，以植入具第一导电型的多数个第一掺质到基底中，使掺杂区缩小做为在栅极结构下的基底中并与栅极结构接触的一埋入式通道区；接着，在邻近栅极结构的基底中，形成具有第二导电型的至少二源极/漏极区，其中源极/漏极区与埋入式通道区隔离。
Description
技术领域
本发明是有关于一种半导体存储单元及其制造方法，且特别是有关于一种具有埋入式通道的非挥发性存储单元的制造方法。
背景技术
非挥发性记忆体例如为可抹除可程式化化唯读记忆体(ErasableProgrammable ROMs，EPROMs)、可电除可程式化化唯读记忆体(ElectricallyErasable Programmable ROMs，EEPROMs)以及快闪可电除可程式化唯读记忆体(Flash Electrically Erasable Programmable ROMs，Flash EEPROMs)，其资料储存是基于捕捉电荷到电荷储存元件。随着对于单位面积上，半导体记忆储存容量的要求提高，改良当前技术以生产可以储存不只一个位元的存储单元。因此，所提出的存储单元具有多重起始电压层次。在此种存储单元，对于电荷，相对应存在有一存储单元的起始电压。
然而，在执行几次程式化-抹除过程的循环后，对于存储单元必然会有载子滞留在多重电荷储存元件中。此外，在执行几次程式化-抹除过程的循环后，热电子(Hot electron)或热电洞(Hot holes)的射入位置并不容易控制。因此，射入电荷载子到多重电荷储存元件的起始电压会被残余电荷极剧的影响。因此，存储单元的起始电压分布变得广之又广，甚至漂移开。此外，第二位元效应更影响存储单元的表现。
发明内容
因此，本发明的目的是提供一种制造非挥发性存储单元的方法，其在栅极结构下的基底中具有埋入式通道区。由于埋入式通道区的形成，非挥发性存储单元抵抗第二位元效应的能力增加。此外，非挥发性存储单元对于在执行多次程式化-抹除过程后的残留载子变得更不敏感。
为达到上述和其他优点，以及符合本发明的目的，依照本发明的较佳实施例所述的一种非挥发性存储单元的制造方法，为使其具有一第一导电型的一基底，其方法包括：在基底中靠近基底的表面，形成具有一第二导电型的一掺杂区，且在基底上形成一栅极结构与该掺杂区接触，之后，以植入具第一导电型的多数个第一掺质到基底中，使掺杂区缩小做为在栅极结构下的基底中并与该栅极结构接触的一埋入式通道区；接着，在邻近栅极结构的基底中，形成具有第二导电型的至少二源极/漏极区，其中源极/漏极区与埋入式通道区隔离。
在本发明中，当第一导电型为P型时，第二导电型为N型，而当第一导电型为N型时，第二导电型为P型，此外，栅极结构包含一多重电荷储存结构，其形成于基底上，和一控制栅极，其形成在栅极介电层上。更特别地，多重电荷储存结构是由一个氧化硅/氮化硅/氧化硅层所构成。此外，第一掺质为含硼掺质。同时，在基底的第一掺质的掺质浓度约为5×1015～5×1017atoms/cm3。而氧化硅/氮化硅/氧化硅层的厚度个别约为10～150埃，10～200埃，和10～200埃。此外，以植入砷到基底中形成源极/漏极区，以执行一离子植入制程来形成源极/漏极区，其植入能量约为5～30仟电子伏特，而源极/漏极区的掺质浓度约为1×1020～1×1021atoms/cm3。
由于埋入式通道区为形成在源极/漏极区间的基底中并与栅极结构接触，且与源极/漏极区隔离，增加了介于基底与埋入式通道区间的接合电场，因此增加了程式化-抹除过程的效率。此外，由于介于基底与埋入式通道区间增强的接合，此介于源极/漏极区间的通道位能被介于埋入式通道区与源极/漏极区间的相对高电场所控制。因此，即使在执行多次程式化-抹除过程后，非挥发性存储单元对于残留载子变得更不敏感，而非挥发性存储单元起始电压的分布也能良好的维持住，也增加了非挥发性存储单元抵抗第二位元效应的能力。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1所示为本发明的较佳实施例的一种非挥发性存储单元的剖视图。
图2A至2D依序绘示为本发明的较佳实施例的一种非挥发性存储单元的制造方法的制程剖视图。
100、200：基底 102：埋入式通道区
104：多重电荷储存结构 106：控制栅极
107：栅极结构 110：源极/漏极区
202：掺杂区 202a：埋入式通道区
204：介电层结构 204a：多重电荷储存结构
206：导电层 206a：控制栅极
207：栅极结构 208：离子植入制程
210：源极/漏极区
具体实施方式
图1所示为本发明的较佳实施例的一种非挥发性存储单元的剖面图。如图1所示，根据本发明的较佳实施例的一种非挥发性存储单元包括一基底100，其具有第一导电型，一栅极结构107，其包括一多重电荷储存结构104和一控制栅极106，至少二源极/漏极区110，其具有第二导电型，以及一埋入式通道区102，其具有第二导电型。尤其是，当第一导电型为P型时，第二导电型为N型。具有P型的基底100，例如以植入含硼掺质、硼(B11)、二氟化硼或铟在基底中所形成。另一方面，当第一导电型为N型时，第二导电型为P型。具有N型的基底100，例如以植入磷、砷或锑在基底中而形成。
特别是，在基底100上配置多重电荷储存结构104，而在多重电荷储存结构104上配置控制栅极106。特别要注意的是，多重电荷储存结构例如为由氧化硅/氮化硅/氧化硅层所构成的栅极介电层。接着，在栅极结构区107两旁的基底100中配置源极/漏极区110。然后，在栅极结构107下的源极/漏极区110间的基底100中，配置一埋入式通道区102，其中埋入式通道区102与源极/漏极区110隔离。当第一导电型为N型以及第二导电型为P型时，埋入式通道区102例如以植入含硼掺质、硼(B11)、二氟化硼或铟来形成。当第一导电型为P型以及第二导电型为N型时，埋入式通道区102例如以植入砷、磷或锑来形成。接着，当第一导电型为N型以及第二导电型为P型时，源极/漏极区110例如以植入含硼掺质、硼(B11)、二氟化硼或铟来形成。当第一导电型为P型以及第二导电型为N型时，源极/漏极区110例如以植入砷、磷或锑来形成。
此外，埋入式通道区的掺质浓度约为5×1015～5×1017atoms/cm3而源极/漏极区的掺质浓度约为1×1020～1×1021atoms/cm3。
由于埋入式通道区102具有与基底100不同的第二导电型，因此加强了介于埋入式通道区102与基底100间的接合电场。所以因此，介于源极/漏极区110间的接合电场控制了介于源极/漏极区110间的通道电位。如此一来，即使经过执行多次的程式化--抹除过程后，改善非挥发性存储单元抵抗第二位元效应的能力，且非挥发性存储单元对于在多重电荷储存结构中的残留载子变得更不敏感，因此，非挥发性存储单元起始电压的分布曲线将不会衰退或变宽。
图2A至2D依序绘示为本发明的较佳实施例的一种非挥发性存储单元的制造方法的制程剖视图。如图2A所示，提供具有第一导电型的一基底200，在基底200中靠近基底200的表面，形成具有第二导电型的一掺杂区202。形成掺杂区202的方法包括执行以植入掺质到基底200中的一离子植入制程步骤。特别要注意的是，当第一导电型为P型时，第二导电型为N型。另一方面，当第一导电型为N型时，第二导电型为P型。特别是，掺杂区202的掺质浓度约为5×1015～5×1017atoms/cm3。此外，当第一导电型为P型以及第二导电型为N型时，掺杂区202例如以植入砷、磷或锑来形成。再者，当第一导电型为N型以及第二导电型为P型时，掺杂区202例如以植入含硼掺质、硼(B11)、二氟化硼或铟来形成。
然后，如图2B所绘示，在基底200依序形成介电层结构204和导电层206，介电层结构204例如是一个氧化硅/氮化硅/氧化硅层，而导电层例如是多晶硅。
如图2C所示，在基底200上分别图案化导电层206和介电层结构204以形成控制栅极206a和多重电荷储存结构204a。尤其是，控制栅极206a和多重电荷储存结构204a共同形成一栅极结构207。然后，缩小掺杂区202(图2B所绘示)以成为在栅极结构207下的基底200中的一埋入式通道区202a。特别是，缩小掺杂区202的方法包括执行一离子植入制程208以植入多数个具有第一导电型的掺质到基底200中。在基底的掺杂浓度约为5×1015～5×1017atoms/cm3，而植入能量约为20～50仟电子伏特。之后，当第一导电型为P型以及第二导电型为N型时，掺质例如为含硼掺质、硼(B11)、二氟化硼或铟。接着，当第一导电型为N型以及第二导电型为P型时，掺质例如为砷、磷或锑。
如图2D所示，在邻近栅极结构207的基底200中，形成至少二源极/漏极区210，其中源极/漏极区210与埋入式通道区202a隔离。
此外，源极/漏极区210可以例如是以执行一离子植入制程来形成，其植入能量约为5～30仟电子伏特，而源极/漏极区的掺质浓度约为1×1020～1×1021atoms/cm3。又，当第一导电型为N型以及第二导电型为P型时，源极/漏极区210例如以植入含硼掺质、硼(B11)、二氟化硼或铟来形成。当第一导电型为P型以及第二导电型为N型时，源极/漏极区210例如以植入砷、磷或锑来形成。
由于埋入式通道区202a为形成在源极/漏极区210间的基底200中，且与源极/漏极区210隔离，因此增加了介于基底与埋入式通道区间的接合电场，如此增加了程式化-抹除过程的效率，而以通道热电子和能带到能带穿遂热电洞方式的射入能力相对提升。此外，由于增强介于埋入式通道区202a与基底200间的接合，因此介于源极/漏极区210间的通道位能被介于埋入式通道区202a与源极/漏极区210间的相对高电场所控制。因此，即使在执行多次程式化-抹除过程后，非挥发性存储单元对于残留载子变得更不敏感，而非挥发性存储单元起始电压的分布也能良好的维持住。也增加了非挥发性存储单元抵抗第二位元效应的能力。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (12)
1.一种非挥发性存储单元的制造方法，适用于具有一第一导电型的一基底，其特征在于该方法包括：
在该基底中靠近该基底的表面，形成具有一第二导电型的一掺杂区；
在该基底上方形成一栅极结构与该掺杂区接触；
以植入具该第一导电型的多数个第一掺质到该基底中，使该掺杂区缩小做为在该栅极结构下的该基底中并与该栅极结构接触的一埋入式通道区；以及
在邻近该栅极结构的该基底中，形成具有该第二导电型的至少二源极/漏极区，其中该些源极/漏极区与该埋入式通道区隔离。
2.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中当该第一导电型为P型时，该第二导电型为N型。
3.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中当该第一导电型为N型时，该第二导电型为P型。
4.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中所述的栅极结构包含形成于该基底上的一多重电荷储存结构，和形成在该多重电荷储存结构上的一控制栅极。
5.根据权利要求4所述的非挥发性存储单元的制造方法，其特征在于其中所述的多重电荷储存结构是由一个氧化硅/氮化硅/氧化硅层所构成。
6.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中该些第一掺质为含硼掺质、铟掺质、砷掺质、磷掺质或锑掺质。
7.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中以植入砷、磷或锑来形成该掺杂区。
8.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中以植入硼、二氟化硼或铟来形成该掺杂区。
9.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中该些第一掺质为砷、磷或锑。
10.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中该些第一掺质为硼、二氟化硼或铟。
11.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中以植入砷或锑到该基底中来形成该些源极/漏极区。
12.根据权利要求1所述的非挥发性存储单元的制造方法，其特征在于其中以植入硼、二氟化硼或铟到该基底中来形成该些源极/漏极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005100699888A CN1862819B (zh) | 2005-05-11 | 2005-05-11 | 非挥发性半导体存储单元的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005100699888A CN1862819B (zh) | 2005-05-11 | 2005-05-11 | 非挥发性半导体存储单元的制造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010111298A Division CN101777563A (zh) | 2005-05-11 | 2005-05-11 | 非挥发性存储单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1862819A CN1862819A (zh) | 2006-11-15 |
| CN1862819B true CN1862819B (zh) | 2011-03-02 |
Family
ID=37390195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100699888A Expired - Fee Related CN1862819B (zh) | 2005-05-11 | 2005-05-11 | 非挥发性半导体存储单元的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1862819B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825064A (en) * | 1919-03-10 | 1998-10-20 | Agency Of Industrial Science And Technology And Seiko Instruments Inc. | Semiconductor volatile/nonvolatile memory |
| US6812521B1 (en) * | 1999-11-16 | 2004-11-02 | Advanced Micro Devices, Inc. | Method and apparatus for improved performance of flash memory cell devices |
-
2005
- 2005-05-11 CN CN2005100699888A patent/CN1862819B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825064A (en) * | 1919-03-10 | 1998-10-20 | Agency Of Industrial Science And Technology And Seiko Instruments Inc. | Semiconductor volatile/nonvolatile memory |
| US6812521B1 (en) * | 1999-11-16 | 2004-11-02 | Advanced Micro Devices, Inc. | Method and apparatus for improved performance of flash memory cell devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1862819A (zh) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100420036C (zh) | 非易失性存储器件及其制造方法 | |
| CN104541363B (zh) | 通过减小掺杂剂在栅极之下的扩散来形成存储器单元的方法 | |
| CN103824860B (zh) | 制造存储器单元法、制造存储器单元装置法和存储器单元 | |
| US11183509B2 (en) | Non-volatile memory with silicided bit line contacts | |
| US6744105B1 (en) | Memory array having shallow bit line with silicide contact portion and method of formation | |
| EP0160003B1 (en) | Mos floating gate memory cell and process for fabricating same | |
| KR0147293B1 (ko) | 플로팅게이트 트랜지스터에 이용하는데 적합한 선택적 돌기 형성 방법 | |
| CN100444389C (zh) | 非易失双晶体管半导体存储单元及其制造方法 | |
| US8310008B2 (en) | Electronic device including a gate electrode having portions with different conductivity types | |
| US6730957B1 (en) | Non-volatile memory compatible with logic devices and fabrication method thereof | |
| CN1862819B (zh) | 非挥发性半导体存储单元的制造方法 | |
| CN100483690C (zh) | 制造双层多晶硅可改写非易失性存储器的方法 | |
| JPH06237000A (ja) | 不揮発性メモリセルおよびその製造方法 | |
| KR100243493B1 (ko) | 비대칭의 비휘발성 메모리셀, 어레이 및 그 제조방법 | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| CN101777563A (zh) | 非挥发性存储单元 | |
| CN100563012C (zh) | 使用反转位线的虚接地阵列结构及其制造方法 | |
| US9847397B2 (en) | Method of forming split gate memory with improved reliability | |
| TWI323938B (en) | Non-volatile memory and operation and fabrication of the same | |
| CN109300904B (zh) | 3d-nand闪存的形成方法 | |
| CN109285840B (zh) | 3d-nand闪存及其工作方法 | |
| CN102194823B (zh) | 记忆体元件及其制造方法 | |
| US20060237778A1 (en) | Non-volatile semiconductor memory cell and method of manufacturing the same | |
| JP3691285B2 (ja) | 不揮発性半導体記憶装置 | |
| CN100386883C (zh) | 非易失性存储单元及其操作方法与非易失性内存 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110302 Termination date: 20190511 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |