CN1851916A - 电子元器件平面凸点式封装基板及其制作方法 - Google Patents

电子元器件平面凸点式封装基板及其制作方法 Download PDF

Info

Publication number
CN1851916A
CN1851916A CN 200610039921 CN200610039921A CN1851916A CN 1851916 A CN1851916 A CN 1851916A CN 200610039921 CN200610039921 CN 200610039921 CN 200610039921 A CN200610039921 A CN 200610039921A CN 1851916 A CN1851916 A CN 1851916A
Authority
CN
China
Prior art keywords
dao
pin
saliant
electronic device
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610039921
Other languages
English (en)
Inventor
梁志忠
王新潮
于燮康
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN 200610039921 priority Critical patent/CN1851916A/zh
Publication of CN1851916A publication Critical patent/CN1851916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子元器件平面凸点式封装基板及其制作方法,包括基岛(1)和引脚(2),其特征在于基岛(1)及引脚(2)呈凸点状分布于基板正面,凸点与凸点之间有金属薄层(3)连结,基岛(1)为多个凸点组成的单元基岛,引脚(2)为单个凸点,在后续封装时形成的单个电子元器件封装体内,基岛(1)的数量有一个或多个,即为多个凸点组成的单个单元基岛或多个单元基岛,引脚(2)排列在基岛(1)的一侧或两侧或三侧,或围在基岛(1)的周围形成一圈或多圈引脚的结构。本发明封装结构自由度大、封装可靠性好、封装和技术要求低、材料消耗少。

Description

电子元器件平面凸点式封装基板及其制作方法
技术领域:
本发明涉及一种电子元器件平面凸点式封装基板及其制作方法。属电子元器件技术领域。
背景技术:
现有电子元器件的平面凸点式封装基板,其上的基岛呈整块金属状。其主要存在以下不足:
1、封装结构:芯片基岛一一对应,而且要求基岛尺寸必须大于芯片尺寸,局限性很大,难于适应不同尺寸大小和规格的芯片。
2、封装可靠性:由于芯片安装于基岛上,对基岛的材质、平整度、表面质量、清洁程度等要求极高;同时由于整块金属基岛受热后容易产生较大的形变应力,所以容易发生分层等可靠性问题,而且随着芯片尺寸不断增大,对应会要求更大的基岛,上述问题就越来越严重。
3、封装成本:随着芯片设计越来越复杂,芯片尺寸规格也越来越多样化,超长超宽的芯片不断出现,如果要随着芯片规格的不断多样化而更改基岛尺寸甚至需要完全重新设计引线框架,成本高昂。
4、技术要求:随基岛尺寸不断增大,基岛平面的各项参数指标实现稳定控制的技术要求越来越高,难于保证。
5、材料消耗:随基岛尺寸不断增大,芯片封装体整体重量上升,难于适应封装产品轻薄短小的发展方向。
发明内容:
本发明的目的在于克服上述不足,提供一种封装结构自由度大、封装可靠性好、封装和技术要求低、材料消耗少的电子元器件平面凸点式封装基板及其制作方法。
本发明的目的是这样实现的:一种电子元器件平面凸点式封装基板,包括基岛和引脚,其特征在于基岛及引脚呈凸点状分布于基板正面,凸点与凸点之间有金属薄层连结,基岛为多个凸点组成的单元基岛,引脚为单个凸点,在后续封装时形成的单个电子元器件封装体内,基岛的数量有一个或多个,即为多个凸点组成的单个单元基岛或多个单元基岛,引脚排列在基岛的一侧或两侧或三侧,或围在基岛的周围形成一圈或多圈引脚的结构。
本发明电子元器件平面凸点式封装基板,所述引脚的正面设有金属层。
本发明电子元器件平面凸点式封装基板,所述引脚和基岛二者的正面或/和背面设有金属层,基岛上的金属层设置在单元基岛内的部分凸点或所有凸点上。
本发明电子元器件平面凸点式封装基板,所述引脚的正、背两面和基岛的背面设有金属层。
本发明电子元器件平面凸点式封装基板,所述引脚的正面设有活化物质层,在活化物质层上设有金属层。
本发明电子元器件平面凸点式封装基板,所述引脚和基岛二者的正面或/和背面设有活化物质层,在活化物质层上设有金属层。
本发明电子元器件平面凸点式封装基板,所述引脚的正、背两面和基岛的背面设有活化物质层,在活化物质层上设有金属层。
本发明一种电子元器件平面凸点式封装基板的制作方法,其特征在于该方法包含以下步骤:
步骤一、取一片金属基板,
步骤二、在金属基板的正、背两面各自覆上掩膜层,
步骤三、将金属基板正面的部分掩膜去除掉,露出在金属基板上准备进行半蚀刻的区域,
步骤四、对上道工序中去除掩膜层的区域进行半蚀刻,在金属基板上形成凹陷的半蚀刻区,同时相对形成单个凸点状的引脚和多个凸点组成的单元基岛,
步骤五、去除金属基板上余下的掩膜层,制成平面凸点式特殊基岛封装基板。
该方法还包含以下步骤:
步骤六、再次使金属基板的正、背面以及凸点的表面都被覆上掩膜层,
步骤七、去除金属基板上凸点正面或/和背面的部分或全部掩膜层,用以露出后续需进行镀金属层的区域,
步骤八、对上道工序中去除掩膜层的区域镀上金属层,
步骤九、去除金属基板上余下的掩膜层。在镀上金属层之前,先镀上活化物质层。
本发明电子元器件平面凸点式封装基板及其制作方法,具有应变能力强、便于生产、成本低廉、品质优良、可靠性高等优点,为后续解决重复修改封装基板设计以适应多种规格芯片、封装过程中封装体内易分层等问题排除困扰,从而优化了电子元器件的产品结构并为提高产品的可靠性强度打下坚实的基础。具体优点为:
1、封装结构:芯片与基岛之间相对独立,基岛尺寸与芯片尺寸之间没有必然联系,自由度更大,可以适应不同尺寸大小和规格的芯片。
2、封装可靠性:变单一平面支撑的整块金属基岛为多个凸点平面支撑的单元基岛,更好地释放了整块金属基岛的受热形变应力,从而有效减少了分层等可靠性问题;而且由于基岛与芯片之间相对独立,基岛对芯片的容许度可以有效增强,基岛无需随着芯片尺寸的增大而不断增大,从而降低了分层的风险。
3、封装成本:可以适应目前随着芯片设计越来越复杂,芯片尺寸规格也越来越多样化,而不断出现的超长超宽的芯片,不用重新设计引线框架或更改基岛尺寸,节约了成本,提高了效率,减小了风险。
4、技术要求:便于对基岛的各项参数指标的技术控制,可以适应不同规格的芯片要求,降低设计制造工艺的技术苛刻性。
5、材料消耗:基岛小型化,有利于节约材料消耗,非常适合封装产品轻薄短小的发展方向。
附图说明:
图1~8为本发明的各工艺步骤图。
具体实施方式:
实施例1:
实施例1结构如图8(a),图8(a)为电子元器件平面凸点式封装基板,包括基岛1和引脚2,基岛1及引脚2呈凸点状分布于基板正面,凸点与凸点之间有金属薄层3连结,基岛1为多个凸点组成的单元基岛,引脚2为单个凸点,在后续封装时形成的单个电子元器件封装体内,基岛1的数量有一个或多个,即为多个凸点组成的单个单元基岛或多个单元基岛,引脚2排列在基岛1的一侧或两侧或三侧,或围在基岛1的周围形成一圈或多圈引脚的结构。
其制作方法包含以下步骤:
步骤一、取一片金属基板6,如图1,
步骤二、在金属基板的正、背两面各自覆上掩膜层7,如图2,
步骤三、将金属基板正面的部分掩膜去除掉,露出在金属基板上准备进行半蚀刻的区域,如图3,
步骤四、对上道工序中去除掩膜层的区域进行半蚀刻,在金属基板6上形成凹陷的半蚀刻区61,同时相对形成单个凸点状的引脚2和多个凸点组成的单元基岛1,如图4,
步骤五、去除金属基板6上余下的掩膜层,制成平面凸点式封装基板,如图8(a)。
根据需要可对制成的平面凸点式特殊基岛封装基板做进一步的修饰加工。
实施例2:
实施例2结构如图8(b),它在是实施例1的基础上,在引脚2的正面设有金属层4。
其制作方法是在实施例1的基础上还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除金属基板6上凸点正面的部分掩膜层,用以露出后续需进行镀金属层的区域,如图6(a),
步骤八、对上道工序中去除掩膜层的区域镀上金属层,如图7(a),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式封装基板,如图8(b)。
实施例3:
实施例3结构如图8(c),它在是实施例1的基础上,在引脚2和基岛1二者的正面设有金属层4。
其制作方法是在实施例1的基础上还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除金属基板6上凸点正面的全部掩膜层,用以露出后续需进行镀金属层的区域,如图6(b),
步骤八、对上道工序中去除掩膜层的区域镀上金属层,如图7(b),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式封装基板,如图8(c)。
实施例4:
实施例4结构如图8(d),它在是实施例1的基础上,在引脚2和基岛1二者的背面设有金属层4。
其的制作方法是在实施例1的基础上还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除金属基板6上凸点背面部分的掩膜层,用以露出后续需进行镀金属层的区域,如图6(c),
步骤八、对上道工序中去除掩膜层的区域镀上金属层,如图7(c),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式封装基板,如图8(d)。
实施例5:
实施例5结构如图8(e),它在是实施例1的基础上,在引脚2的正、背两面和基岛1的背面设有金属层4。
其制作方法是在实施例1的基础上还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除金属基板6上凸点正面的部分掩膜层以及凸点背面的全部掩膜层,用以露出后续需进行镀金属层的区域,如图6(d),
步骤八、对上道工序中去除掩膜层的区域镀上金属层4,如图7(d),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式封装基板,如图8(e)。
实施例6:
实施例6结构如图8(f),它在是实施例1的基础上,在引脚2和基岛1二者的正、背两面设有金属层4。
其制作方法是在实施例1的基础上还包含以下步骤:
步骤六、再次使金属基板6的正、背面以及凸点的表面都被覆上掩膜层7,如图5,
步骤七、去除金属基板6上凸点正面和背面的全部掩膜层,用以露出后续需进行镀金属层的区域,如图6(e),
步骤八、对上道工序中去除掩膜层的区域镀上金属层,如图7(e),
步骤九、去除金属基板6上余下的掩膜层,制成平面凸点式封装基板,如图8(f)。
实施例7:
实施例7结构如图8(g),它是在实施例2的基础上,在引脚2的正面镀上金属层4之前,先镀上活化物质层。
其制作方法是在实施例2的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(f)、图7(k)。
实施例8:
实施例8结构如图8(h),它是在实施例3的基础上,在引脚2和基岛1二者的正面镀上金属层4之前,先镀上活化物质层5。
其制作方法是在实施例3的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(g)、图7(l)。
实施例9:
实施例9结构如图8(i),它是在实施例4的基础上,在引脚2和基岛1二者的背面镀上金属层4之前,先镀上活化物质层5。
其制作方法是在实施例4的基础上,在步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(h)、7(m)。
实施例10:
实施例10结构如图8(j),它是在实施例5的基础上,在引脚2的正、背两面和基岛1的背面镀上金属层4之前,先镀上活化物质层5。
其制作方法是在实施例5方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(i)、图7(n)。
实施例11:
实施例11结构如图8(k),它是在实施例6的基础上,在引脚2和基岛1二者的正、背两面镀上金属层之前,先镀上活化物质层。
其制作方法是在实施例6方法的步骤八中,在对上道工序中去除掩膜层的区域镀上金属层4前,先镀上活化物质层5,如图7(j)、图7(o)。
以上金属层4可设在单元基岛内的部分凸点上或所有凸点上。金属层4为金、或银、或铜、或锡、或镍、或镍钯,且金属层可以为单层或多层,或局部区域分布。以上活化物质5为镍、或钯、或镍钯。

Claims (10)

1、一种电子元器件平面凸点式封装基板,包括基岛(1)和引脚(2),其特征在于基岛(1)及引脚(2)呈凸点状分布于基板正面,凸点与凸点之间有金属薄层(3)连结,基岛(1)为多个凸点组成的单元基岛,引脚(2)为单个凸点,在后续封装时形成的单个电子元器件封装体内,基岛(1)的数量有一个或多个,即为多个凸点组成的单个单元基岛或多个单元基岛,引脚(2)排列在基岛(1)的一侧或两侧或三侧,或围在基岛(1)的周围形成一圈或多圈引脚的结构。
2、据权利要求1所述的一种电子元器件平面凸点式封装基板,其特征在于:所述引脚(2)的正面设有金属层(4)。
3、据权利要求1所述的一种电子元器件平面凸点式封装基板,其特征在于:所述引脚(2)和基岛(1)二者的正面或/和背面设有金属层(4),基岛(1)上的金属层(4)设置在单元基岛内的部分凸点上或所有凸点上。
4、据权利要求1所述的一种电子元器件平面凸点式封装基板,其特征在于:引脚(2)的正、背两面和基岛(1)的背面设有金属层(4)。
5、据权利要求2所述的一种电子元器件平面凸点式封装基板,其特征在于:引脚(2)的正面设有活化物质层(5),在活化物质层(5)上设有金属层(4)。
6、据权利要求3所述的一种电子元器件平面凸点式封装基板,其特征在于:引脚(2)和基岛(1)二者的正面或/和背面设有活化物质层(5),在活化物质层(5)上设有金属层(4)。
7、据权利要求4所述的一种电子元器件平面凸点式封装基板,其特征在于:所述引脚(2)的正、背两面和基岛(1)的背面设有活化物质层(5),在活化物质层(5)上设有金属层(4)。
8、一种电子元器件平面凸点式封装基板的制作方法,其特征在于该方法包含以下步骤:
步骤一、取一片金属基板,
步骤二、在金属基板的正、背两面各自覆上掩膜层,
步骤三、将金属基板正面的部分掩膜去除掉,露出在金属基板上准备进行半蚀刻的区域,
步骤四、对上道工序中去除掩膜层的区域进行半蚀刻,在金属基板上形成凹陷的半蚀刻区,同时相对形成单个凸点状的引脚和多个凸点组成的单元基岛,
步骤五、去除金属基板上余下的掩膜层,制成平面凸点式封装基板。
9、根据权利要求8所述的一种电子元器件平面凸点式封装基板的制作方法,其特征在于该方法还包含以下步骤:
步骤六、再次使金属基板的正、背面以及凸点的表面都被覆上掩膜层,
步骤七、去除金属基板正面或/和背面的部分掩膜层,用以露出后续需进行镀金属层的区域,
步骤八、对上道工序中去除掩膜层的区域镀上金属层,
步骤九、去除金属基板上余下的掩膜层。
10、根据权利要求8或9所述的一种电子元器件平面凸点式封装基板的制作方法,其特征在于在镀上金属层之前,先镀上活化物质层。
CN 200610039921 2006-04-12 2006-04-12 电子元器件平面凸点式封装基板及其制作方法 Pending CN1851916A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610039921 CN1851916A (zh) 2006-04-12 2006-04-12 电子元器件平面凸点式封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610039921 CN1851916A (zh) 2006-04-12 2006-04-12 电子元器件平面凸点式封装基板及其制作方法

Publications (1)

Publication Number Publication Date
CN1851916A true CN1851916A (zh) 2006-10-25

Family

ID=37133389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610039921 Pending CN1851916A (zh) 2006-04-12 2006-04-12 电子元器件平面凸点式封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN1851916A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785101B (zh) * 2007-07-12 2011-12-28 泰塞拉公司 微电子封装元件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785101B (zh) * 2007-07-12 2011-12-28 泰塞拉公司 微电子封装元件及其制备方法

Similar Documents

Publication Publication Date Title
CN100343965C (zh) 具有上下导电层的导通部的半导体装置及其制造方法
CN1298034C (zh) 半导体封装及其制造方法
CN1099711C (zh) 半导体器件及其制造方法
CN1199268C (zh) 半导体装置及其制造方法
CN1767162A (zh) 晶片尺寸封装的结构与其形成方法
CN1898809A (zh) Led反射板及led器件
CN1819176A (zh) 互连衬底和半导体器件
CN1929123A (zh) 多层配线基板及其制造方法
CN1489205A (zh) 导线框和制造导线框的方法
CN101038525A (zh) 电阻式触控面板制法
CN1477688A (zh) 半导体模块及制造半导体模块的方法
CN1925148A (zh) 多层配线基板及其制造方法
CN1851915A (zh) 集成电路或分立器件平面凸点式封装基板及其制作方法
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
CN1110092C (zh) 具有一对散热端和多个引线端的半导体器件的制造方法
CN1862800A (zh) 电子元器件平面凸点式超薄封装基板及其制作方法
CN1301043C (zh) 电路装置的制造方法
CN1851916A (zh) 电子元器件平面凸点式封装基板及其制作方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
CN1916645A (zh) 成排弹性探针及其制造方法
CN1968566A (zh) 多联柔性配线板及其制造方法以及柔性配线板及其制造方法
CN1933117A (zh) 不具核心介电层的芯片封装体制程
CN2899111Y (zh) 电子元器件平面凸点式封装基板
CN1862799A (zh) 半导体元器件平面凸点式超薄封装基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication