CN1846389A - 测试发送信号完整性的技术 - Google Patents

测试发送信号完整性的技术 Download PDF

Info

Publication number
CN1846389A
CN1846389A CNA2004800256385A CN200480025638A CN1846389A CN 1846389 A CN1846389 A CN 1846389A CN A2004800256385 A CNA2004800256385 A CN A2004800256385A CN 200480025638 A CN200480025638 A CN 200480025638A CN 1846389 A CN1846389 A CN 1846389A
Authority
CN
China
Prior art keywords
signal
clock
clock signal
receiver
described test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800256385A
Other languages
English (en)
Inventor
S·B·克里斯滕森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1846389A publication Critical patent/CN1846389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Alarm Systems (AREA)
  • Selective Calling Equipment (AREA)

Abstract

公开了便于线路和系统回送诊断操作的系统。利用1位通信线路发送测试信号到网络并返回无抖动校正。接收回的测试信号在清除抖动后再次发送到网络。

Description

测试发送信号完整性的技术
技术领域
本文公开的主题一般涉及测试发送信号完整性的技术。
背景技术
抖动是在通信系统中用于描述由信号与其基准定时位置的偏差引起的失真的一般术语。在理想系统中，比特达到时间增量，时间增量是比特重复时间的整数倍。然而在运行系统中，脉冲通常偏离这些整数倍。此偏离可导致数据恢复中的错误，尤其当数据高速发送时。所述偏离或偏差可以是此数据的幅度、时间、频率或相位。抖动可由许多现象引起，包括符号内干扰、发射机和接收机时钟之间的频率差、噪声以及发射机和接收机时钟发生电路的非理想状态。
抖动是数字通信系统中特定引入的问题，有几个原因：第一，抖动导致接收的信号在非最佳采样点采样。由此降低了接收机的信噪比，从而限制了信息率。第二，在实际系统中，每个接收机必需从输入的数据信号中提取其接收的采样时钟。抖动使这项任务明显变得更难了。第三，在长距离传输系统中，有多个重发器驻留在链路中，抖动将累积。
附图说明
关于本发明的主题在说明书结束部分具体指出并明确声明了。然而，无论是本发明的组织还是操作方法通过参考以下详细描述并与附图一起阅读可很好地理解，附图中：
图1A至1D描述能利用本发明实施例的系统；
图2描述能根据本发明实施例用于时钟和数据恢复的系统的实现；以及
图3描述根据本发明实施例的回送接收机系统的一个可能实现。
注意：不同图中的相同标号指示一样或相似的元素。
具体实施方式
图1A描述能使用本发明实施例的发送机系统10的实现。系统10可包括接口11、处理器12、时钟和数据恢复装置(CDR)14以及电光信号转换器(E/O)16。
接口11可提供处理器12与其它装置诸如存储装置(未示出)、包处理器(未示出)、微处理器(未示出)和/或开关结构(switch fabric)(未示出)之间的相互通信。接口11可遵从一个或多个下列标准：十吉比特附加单元接口(XAUI)(在IEEE 802.3、IEEE 802.3ae和相关标准中描述)、串行外围设备接口(SPI)、I2C、通用串行总线(USB)、IEEE 1394、千兆位媒体独立接口(GMII)(在IEEE 802.3、IEEE 802.3ae和相关标准中描述)、外设部件互连(PCI)、十比特接口(TBI)和/或供应商特定的多源协议(MSA)。
处理器12可依照例如以太网(例如在IEEE 802.3和相关标准中描述的)执行媒体访问控制(MAC)编码；依照例如ITU-T G.709执行成帧和环绕；和/或依照例如ITU-T G.975执行前向纠错(FEC)编码。CDR 14可去除处理器12提供的信号中的抖动。例如，CDR 14可利用本发明的某些实施例。E/O 16可将电信号转换为稳定的光信号，以发送到光网。在某些实现中，未使用E/O 16，并且发送到网络的是电信号(例如千兆位铜导线以太网)。
在一个实现中，发送机系统10的组件可在同一集成电路中实现。在另一实现中，发送机系统10的组件可在使用例如印刷电路板总线或导线互相通信的几个集成电路中实现。
图1B描述能使用本发明实施例的接收机系统20的实现。系统20可包括光电信号转换器(O/E)22、接收机(RX)CDR 24、处理器26和接口28。O/E 22可将光信号从光网中转换为稳定的电信号。在某些实现中，未使用E/O 22，从网络(例如千兆位铜导线以太网)接收的是电信号。RX CDR 24可去除所接收信号的抖动，并提供电格式信号。RX CDR 24可使用本发明的某些实施例。处理器26可依照例如以太网执行媒体访问控制(MAC)处理；依照例如ITU-T G.709执行光传送网络(OTN)去帧和去环绕；和/或依照例如ITU-T G.975执行前向纠错(FEC)处理。接口28可提供处理器26与其它装置诸如存储装置(未示出)、包处理器(未示出)、微处理器(未示出)和/或开关结构(未示出)之间的相互通信。接口28可利用和接口11相似的通信技术。
在一个实现中，接收机系统20的组件可在同一集成电路中实现。在另一个实现中，接收机系统20的组件可在使用例如印刷电路板总线或导线互相通信的几个集成电路中实现。
图1C描述能使用本发明某些实施例的系统。图1C的配置可用于“线路回送模式”。收发机70和第二收发机72可用网络交换信号。
例如，收发机70可利用发射机系统75-A(发射机系统75-A可利用发射机系统10)发送测试信号到第二收发机72。第二收发机72可使用接收机77-B接收信号(接收机77-B可利用接收机系统20)，然后使用发射机75-B(发射机系统75-B可与发射机系统75-A相似)将所接收信号传输回收发机70。收发机70的接收机77-A(接收机77-A可与接收机77-B相似)可接收从发射机75-B传输的信号。例如，接收机77-A所用的处理器可接收测试信号，或者用在线路回送模式期间使用的测试信号编程，以使处理器能确定组件测试和/或网络路径测试是否通过。
图1D描述根据本发明实施例的系统。图1D的配置能在系统回送模式期间使用(即测试信号不是通过网络(例如因特网)发送，而是通过本地通信路径直接发送到收发机的接收机部分或直接发送到本地接收机)。例如，图1D的配置可包括在同一收发机装置中实现的发射机系统10和接收机20中的组件。本实施例可将发射机系统10发送的信号直接回送到接收机20，而不是发送信号到网络。在本例中，处理器26可接收在回送期间使用的信号，或用该信号编程，以使处理器26能确定组件测试和/或网络路径测试是否通过。
一些现有技术的收发机提供了回送能力。在“线路回送”的一个现有技术实现中，未提供重发送信号的抖动清除。这种实现的缺点是：发送回的抖动具有过度抖动，导致错误结论的低性能和可能性。“线路回送”的另一个现有技术实现使用多数据线的总线回送信号。这种实现需要过多的电路板空间，难以在非常小的模块中实现。
图2描述根据本发明实施例能执行时钟和数据恢复的发射机系统100的实现。系统100可清除输入信号(例如信号“数据”或信号“回送输入”)中的抖动，并提供清除了抖动的信号用于发送。系统100的一个实现可包括多路复用器150、多路复用器155、串行化器160、回送接收机101、时钟与乘法单元(CMU)170和重新定时器180。
系统100可操作在至少两种模式：“回送”和“发送”。回送模式可与组件测试和/或网络路径测试结合使用。回送模式可包括“线路”和“系统”子模式。线路回送模式配置相对于图1C进行描述。系统回送模式配置相对于图1D进行描述。
在一个实现中，系统100的组件可在同一集成电路中实现。在另一实现中，系统100的组件可在使用例如印刷电路板总线和导线互相通信的几个集成电路中实现。
回送接收机101可包括相位检测器102、多路分解器103、分配器104、电荷泵105、环路滤波器106和相位内插器107。相位检测器102可输出与时钟LCLK同步的输入数据信号(信号“回送输入”)的采样。信号“回送输入”可以是系统100先前提供发送的测试信号的型式。相位检测器102可输出相位差信号(示为Δ)，以表示信号“回送输入”的变换是超前还是滞后于信号LCLK。相位检测器102可实现为亚历山大(开关式)类型相位检测器。
电荷泵105可输出信号PH，其幅度与信号Δ的幅度成比例。环路滤波器106可传输频率在环路滤波器106通带内的部分信号PH。环路滤波器106的通带可设置成传输来自信号“回送输入”的中频和高频抖动。在一个实现中，当信号“回送输入”的频率大约在10G赫兹时，环路滤波器106的通带可具有大约8兆赫兹的频率上限。
相位内插器107可提供时钟信号LCLK，其与信号TXCLK(来自CMU 170)的频率相似，但潜在的相移基于信号Δ。相位内插器107可提供信号LCLK给相位检测器102和分频器104。
分频器104可接收信号LCLK。分频器104可提供信号LCLK/N给多路复用器150和多路分解器103，该信号可以是LCLK频率除以整数N的一种型式。在一个实现中，变量N可以是16，虽然其它值也可以使用。
多路分解器103可接收信号“回送输入”的一连串采样输入流，并按照时钟信号LCLK/N的定时将采样转换为并行格式。多路分解器103可将并行采样流作为输入提供给多路复用器155。
多路复用器150可接收时钟信号DCLK(来自诸如处理器12的装置)和时钟信号LCLK/N(来自回送接收机101)。在回送模式下，多路复用器150可传输时钟信号LCLK/N给PFD 110，而在发送模式下，多路复用器150可传输时钟信号DCLK给PFD 110。多路复用器150传输的时钟信号称为RCLK。
PFD 110可接收信号TXCLK/K和RCLK。PFD 110可指示信号TXCLK/K和RCLK之间的相位关系(例如超前或滞后)(这种相位关系信号示为信号PH1)。电荷泵112可输出幅度与信号PH1的幅度成比例的信号(示为CNTRL1)。环路滤波器114可传输频率在环路滤波器114的通带内的部分信号CNTRL1。环路滤波器114的通带可设置成避免从RCLK至CLK1的高频抖动传输。例如，在一个实施例中，当时钟信号LCLK的频率大约在10G赫兹时，环路滤波器114的通带可具有大约120千赫兹的频率上限。
时钟源116可接收信号CNTRL1的传输部分。时钟源116可输出时钟信号CLK1。信号CLK1可具有与信号TXCLK/K大致相同的频率。时钟源116可基于信号CNTRL1的传输部分调整时钟信号CLK1的相位。例如，基于信号CNTRL1，时钟源116可将时钟信号CLK1的相位改变为近似匹配信号RCLK的相位。例如，时钟源116可实现为电压控制晶体振荡器(VCXO)。尽管本文作为示例提供了电荷泵和环路滤波器组合，但是当CNTRL1的频率在通带频率范围内时，其它装置可用于选择性地将信号CNTRL1表示的相位关系传输到时钟源116。
CMU 170可提供时钟信号TXCLK和TXCLK/K。CMU 170可包括相位和频率检测器(PFD)118、分频器119、时钟源120、电荷泵122和环路滤波器124。分频器119可接收时钟信号TXCLK。分频器119可提供信号TXCLK/K，该信号可以是信号TXCLK频率除以整数K的一种型式。在一个实现中，变量K可以是16，虽然其它值也可以使用。
PFD 118可接收信号CLK1和TXCLK/K。PFD 118可指示信号CLK1和TXCLK/K之间的相位关系(例如超前或滞后)，并将此相位关系提供给电荷泵122(这种相位关系示为信号PH2)。基于信号PH2，电荷泵122可输出信号改变时钟信号TXCLK/K的相位，以匹配信号CLK1的相位(这种相位改变信号标为CNTRL2)。如果相位改变信号在环路滤波器124的通带宽内，则环路滤波器124可传输来自电荷泵122的信号CNTRL2。环路滤波器124的带宽可以大到确保从信号CLK1到TXCLK和TXCLK/K有很低的抖动传输。
时钟源120可提供时钟信号TXCLK。时钟源120可基于环路滤波器124有选择传输的相位改变信号CNTRL2来改变信号TXCLK的相位。例如，时钟源120可实现为电压控制振荡器(VCO)。
多路复用器155可接收来自回送接收机101的信号“LB输入”和来自诸如处理器12(未示出)的源的信号“数据”。在回送模式下，多路复用器155可传输信号“LB输入”给串行化器160，而在发送模式下，多路复用器155可传输信号“数据”给串行化器160。串行化器160可将来自多路复用器155的信号的格式转换为根据时钟信号TXCLK/K定时的串行格式。在发送模式，可通过使用时钟信号RCLK重新生成信号“数据”来清除信号“数据”中的抖动。
重新定时装置180可在由时钟信号TXCLK确定的频率下向串行化器160请求采样并输出采样。重新定时装置180提供一个输出流，以传输到网络(此输出流示为“数据输出”，并可用于线路回送模式下)，并在系统回送模式下可提供拷贝给本地接收机(此拷贝示为“系统回送输出”)。
图3描述根据本发明实施例的回送接收机系统200的一个可能实现。接收机系统200可包括多路复用器202、相位检测器204和接收机时钟信号源206。接收机系统200可用于通信接收机装置，诸如光信号收发机。接收机系统200可至少操作在“回送”和“接收”模式。
在一个实现中，系统200的组件可在同一集成电路中实现。在另一实现中，系统200的组件可在使用例如印刷电路板总线和导线互相通信的几个集成电路中实现。
多路复用器202可接收信号“回送”以及信号“RX数据”。信号“回送”可以是在线路回送模式或系统回送模式期间提供的信号。在“回送”模式下，多路复用器202传送信号“回送”，而在“接收”模式下，多路复用器204传送信号“RX数据”。此后多路复用器202传送的信号称为“TR信号”。
相位检测器204可提供根据来自时钟信号源206的时钟信号“RX时钟”定时的信号“TR信号”的采样。该采样可用于系统200的下游装置诸如处理器处理，以执行组件测试和/或网络路径测试。该采样可用作信号“回送输出”使用在线路回送模式下。
相位检测器204可输出相位差信号(示为DIFF)，以表示信号“TR信号”的变换是超前还是滞后于时钟信号“RX时钟”。相位检测器204可实现为亚历山大(开关式)类型相位检测器。时钟信号源206可提供时钟信号“RX时钟”。时钟信号源206可基于信号DIFF调整时钟信号“RX时钟”的相位。时钟信号源206可以锁相环方式配置为传输接收信号中的几乎所有抖动。
附图和先前的描述给出了本发明的示例。然而，本发明的范围决不仅限于这些具体示例。无论在本说明书中是否明确给出，众多的变化都是可能的，例如结构、尺寸和使用的材料的差异。本发明的范围至少和下列权利要求给出的一样广泛。

Claims (25)

1.一种系统，包括：
第一发射机，发送测试信号到网络；
第一接收机，从所述网络接收第一信号；
第二接收机，从所述网络接收所述测试信号；
第二发射机，利用1位通信线路从第二接收机接收所述测试信号，其中第二发射机将清除所述测试信号中的抖动，并提供已清除抖动的测试信号作为第一信号。
2.如权利要求1所述的系统，还包括数据处理器，以将所述测试信号提供给第一发射机并从第一接收机接收第一信号，其中第一接收机将基本无抖动校正的第一信号传输给所述数据处理器作为第二信号，并且其中所述数据处理器将基于所述测试信号和第二信号来确定路径完整性特性。
3.如权利要求1所述的系统，其中第一发射机包括：
第一时钟源，基于第二时钟信号和第三时钟信号之间的比较提供第一时钟信号；
第二时钟源，基于第三时钟信号和第四时钟信号或输入数据时钟信号之间的比较提供第二时钟信号；
第三时钟源，提供第四时钟信号；
相位检测器，响应于输入信号选择性地提供所述输入信号的采样，并基于所述输入信号和第四时钟信号之间的相位失配来调整第四时钟信号的相位；以及
解串器，基于第四时钟信号将所述采样转换为并行格式。
4.如权利要求3所述的系统，其中第一发射机还包括：
选择器，响应于回送模式选择性地传输所述并行格式采样，并响应于发送模式选择性地传输第二并行输入信号；
解串器，基于第三时钟信号将来自所述选择器的所述并行格式信号转换为串行格式；以及
重新定时器，基于第一时钟信号提供来自所述解串器的所述串行格式采样作为所述测试信号。
5.如权利要求4所述的系统，其中第一接收机包括：
相位检测器，响应于第一信号选择性地提供第一信号的采样作为第二信号，并基于第一信号和第五时钟信号之间的相位失配调整第五时钟信号的相位；以及
时钟源，提供第五时钟信号，其中所述时钟源的环路带宽将基本所有抖动从第一信号传输到第二信号。
6.如权利要求2所述的系统，还包括与所述数据处理器交换信号的接口。
7.如权利要求6所述的系统，其中所述接口与XAUI兼容。
8.如权利要求6所述的系统，其中所述接口与IEEE 1394兼容。
9.如权利要求6所述的系统，其中所述接口与PCI兼容。
10.如权利要求6所述的系统，还包括连接到所述接口的开关结构。
11.如权利要求6所述的系统，还包括连接到所述接口的包处理器。
12.如权利要求6所述的系统，还包括连接到所述接口的存储装置。
13.如权利要求2所述的系统，其中所述数据处理器将依照IEEE802.3执行媒体访问控制。
14.如权利要求2所述的系统，其中所述数据处理器依照ITU-TG.709执行光传送网络去帧。
15.如权利要求2所述的系统，其中所述数据处理器依照ITU-TG.975执行前向纠错处理。
16.如权利要求1所述的系统，还包括数据处理器，并且其中第一接收机将利用1位通信线路接收来自第一发射机的所述测试信号，并且其中第一接收机将基本无抖动校正的所述测试信号传输到所述数据处理器，并且其中所述数据处理器将基于所述测试信号确定路径完整性特性。
17.如权利要求1所述的系统，其中第二发射机包括：
第一时钟源，基于第二时钟信号和第三时钟信号之间的比较提供第一时钟信号；
第二时钟源，基于第三时钟信号和第四时钟信号或输入数据时钟信号之间的比较提供第二时钟信号；
第三时钟源，提供第四时钟信号；
相位检测器，响应于输入信号选择性地提供所述输入信号的采样，并基于所述输入信号和第四时钟信号之间的相位失配调整第四时钟信号的相位；以及
解串器，基于第四时钟信号将所述采样转换为并行格式。
18.如权利要求17所述的系统，其中第二发射机还包括：
选择器，响应于回送模式选择性地传输所述并行格式采样，并响应于发送模式选择性地传输第二并行输入信号；
解串器，基于第三时钟信号将来自所述选择器的所述并行格式信号转换为串行格式；以及
重新定时器，基于第一时钟信号提供来自所述解串器的所述串行格式采样作为所述测试信号。
19.如权利要求18所述的系统，其中第二接收机包括：
相位检测器，响应于第一信号选择性地提供第一信号的采样作为第二信号，并基于第一信号和第五时钟信号之间的相位失配调整第五时钟信号的相位；以及
时钟源，提供第五时钟信号，其中所述时钟源的环路带宽将基本所有抖动从第一信号传输到第二信号。
20.如权利要求1所述的设备，其中所述网络包括光网络。
21.如权利要求1所述的设备，其中所述网络包括千兆位铜网络以太网。
22.一种方法，包括：
发送测试信号到网络；
从所述网络接收所述测试信号；
利用1位通信线路传输基本无抖动校正的所述测试信号作为第一信号；
基本清除第一信号中的抖动；以及
将已清除抖动的第一信号作为第二信号提供给网络。
23.如权利要求22所述的方法，还包括基于所述测试信号和第二信号确定路径完整性特性。
24.如权利要求22所述的方法，其中所述发送所述测试信号到所述网络包括：
基本清除输入信号中的抖动；以及
提供已清除抖动的输入信号作为所述测试信号。
25.如权利要求22所述的方法，还包括：
利用1位通信线路接收所述测试信号；
传输基本无抖动校正的所述测试信号；以及
基于传输的基本无抖动校正的所述测试信号确定路径完整性特性。
CNA2004800256385A 2003-09-09 2004-08-25 测试发送信号完整性的技术 Pending CN1846389A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/659,216 US7151379B2 (en) 2003-09-09 2003-09-09 Techniques to test transmitted signal integrity
US10/659,216 2003-09-09

Publications (1)

Publication Number Publication Date
CN1846389A true CN1846389A (zh) 2006-10-11

Family

ID=34226938

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800256385A Pending CN1846389A (zh) 2003-09-09 2004-08-25 测试发送信号完整性的技术

Country Status (8)

Country Link
US (1) US7151379B2 (zh)
EP (1) EP1665619B1 (zh)
JP (1) JP4309427B2 (zh)
CN (1) CN1846389A (zh)
AT (1) ATE375041T1 (zh)
DE (1) DE602004009325T2 (zh)
TW (1) TWI251676B (zh)
WO (1) WO2005027399A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259537A (zh) * 2013-04-12 2013-08-21 南京邮电大学 一种基于相位选择插值型时钟数据恢复电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892847B2 (ja) * 2003-12-03 2007-03-14 株式会社東芝 半導体集積回路及び半導体集積回路のテスト方法
US7480358B2 (en) * 2004-02-25 2009-01-20 Infineon Technologies Ag CDR-based clock synthesis
US7571363B2 (en) * 2006-05-18 2009-08-04 Agilent Technologies, Inc. Parametric measurement of high-speed I/O systems
US7312613B1 (en) * 2006-08-11 2007-12-25 Via Technologies, Inc. Method for network diagnostic
JP2008085557A (ja) * 2006-09-27 2008-04-10 Nec Electronics Corp パターンフレーム生成方法およびテストパターン照合方法、並びにジッタテスト方法、通信装置、通信システム
US7882474B2 (en) * 2008-03-17 2011-02-01 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Testing phase error of multiple on-die clocks
US9203730B1 (en) * 2012-11-19 2015-12-01 Sifos Technologies, Inc. Method and apparatus for testing network interfaces
JP2018045284A (ja) * 2016-09-12 2018-03-22 富士通株式会社 通信制御装置および通信制御システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630113A (en) * 1991-01-22 1997-05-13 Ungermann-Bass, Inc. Method and apparatus for reducing jitter accumulation in a series of repeating devices
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
IL114727A (en) * 1995-07-25 1998-06-15 Jolt Ltd System and method for wirelessly communicating a sound signal
JPH09289447A (ja) * 1996-04-22 1997-11-04 Sony Corp Ｐｌｌ回路
KR100214503B1 (ko) * 1996-09-02 1999-08-02 구본준 피에이엠방식 통신장치의 타이밍 복구회로
US6535567B1 (en) * 1998-12-03 2003-03-18 Level One Communications, Inc. Method and apparatus for suppression of jitter in data transmission systems
US6823483B1 (en) * 1999-04-22 2004-11-23 Broadcom Corporation Physical coding sublayer for a multi-pair gigabit transceiver
US6449576B1 (en) * 2000-03-29 2002-09-10 International Business Machines Corporation Network processor probing and port mirroring
US6823001B1 (en) * 2000-05-31 2004-11-23 Bitrage, Inc. Dual stage communication processor
US20020109552A1 (en) * 2000-06-02 2002-08-15 Tran Duke T. System and method of tuning a voltage controlled oscillator
JP4567231B2 (ja) * 2001-04-12 2010-10-20 株式会社日立製作所 波長変換器および波長多重光通信装置
US7099278B2 (en) 2001-08-10 2006-08-29 Broadcom Corporation Line loop back for very high speed application
US7158727B2 (en) * 2001-12-12 2007-01-02 Texas Instruments Incorporated 10 Gbit/sec transmit structure with programmable clock delays
US6539051B1 (en) * 2002-03-11 2003-03-25 Cypress Semiconductor Corporation Parallel framer and transport protocol with distributed framing and continuous data
US7054356B2 (en) * 2002-03-28 2006-05-30 Avago Technologies General Ip Pte. Ltd. Method and apparatus for testing serial connections
US6888415B2 (en) * 2002-11-26 2005-05-03 Intel Corporation Ring oscillator devices and methods of generating signals
US20040120406A1 (en) * 2002-12-18 2004-06-24 Shawn Searles System and method for characterizing the performance of data communication systems and devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259537A (zh) * 2013-04-12 2013-08-21 南京邮电大学 一种基于相位选择插值型时钟数据恢复电路
CN103259537B (zh) * 2013-04-12 2016-01-06 南京邮电大学 一种基于相位选择插值型时钟数据恢复电路

Also Published As

Publication number Publication date
TWI251676B (en) 2006-03-21
EP1665619B1 (en) 2007-10-03
JP4309427B2 (ja) 2009-08-05
JP2007505520A (ja) 2007-03-08
DE602004009325T2 (de) 2008-07-10
US7151379B2 (en) 2006-12-19
TW200519390A (en) 2005-06-16
DE602004009325D1 (de) 2007-11-15
US20050052189A1 (en) 2005-03-10
WO2005027399A1 (en) 2005-03-24
EP1665619A1 (en) 2006-06-07
ATE375041T1 (de) 2007-10-15

Similar Documents

Publication Publication Date Title
EP1243087B1 (en) A multi-rate transponder system and chip set
US8351560B2 (en) Phase interpolator based transmission clock control
US7334153B2 (en) Low-speed DLL employing a digital phase interpolator based upon a high-speed clock
US7529487B2 (en) System and method for transmitting data on return path of a cable television system
US7093172B2 (en) System and method for determining on-chip bit error rate (BER) in a communication system
EP1388975A1 (en) System and method for data transition control in a multirate communication system
US7324620B2 (en) Techniques to reduce transmitted jitter
EP3301835A1 (en) Apparatus and methods for asynchronous clock mapping
US7194059B2 (en) Method and apparatus for skip-free retiming transmission of digital information
US20040030513A1 (en) Transition insensitive timing recovery method and apparatus
US7742507B1 (en) Method and system for phase and byte alignment on a multiplexed high speed bus
US9520989B2 (en) Phase detector and retimer for clock and data recovery circuits
CN1846389A (zh) 测试发送信号完整性的技术
US8923347B2 (en) Data transmission involving multiplexing and demultiplexing of embedded clock signals
US20010038675A1 (en) Digital clock/data signal recovery method and apparatus
US6298103B1 (en) Flexible clock and data recovery module for a DWDM optical communication system with multiple clock rates
US7542483B1 (en) Recoverable reference clock architecture for SONET/SDH and ethernet mixed bidirectional applications
KR100899815B1 (ko) 멀티 프로토콜 신호를 인터페이스하는 광트랜스폰더 및멀티 프로토콜 신호를 인터페이스하는 방법
CN114282677A (zh) 一种主控制设备、从控制设备及量子计算系统
CN113169801A (zh) 用于10g-pon的改进的突发模式时钟数据恢复
CN117097427B (zh) 一种光时隙交换网络中的时间同步方法和系统
US12095894B2 (en) Clock recovery with loop delay cancellation
EP2063560B1 (en) Method for reconstructing client clocks
JP2004242243A (ja) データ受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20061011