TWI251676B - System and method to test transmitted signal integrity - Google Patents
System and method to test transmitted signal integrity Download PDFInfo
- Publication number
- TWI251676B TWI251676B TW093126030A TW93126030A TWI251676B TW I251676 B TWI251676 B TW I251676B TW 093126030 A TW093126030 A TW 093126030A TW 93126030 A TW93126030 A TW 93126030A TW I251676 B TWI251676 B TW I251676B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- clock
- clock signal
- network
- transmitter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Alarm Systems (AREA)
- Selective Calling Equipment (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Description
1251676 九、發明說明: 【發明所屬之技彳軒領域】 發明領域 本發明是有關於一種用於測試發射信號完整性之技 5 術。 【才支冬好]1 發明背景 通苇使用S員動(j itter)此名同以描述:在通信系統中由於 信號對其參考時間位置之變化所造成之失真。在理想之系 統中,此等位元以位元重複時間整數倍之遞增時間抵達。 10 15 =而’在作業祕中,此等脈衝典魏以偏離此位元重複 時間整數倍之時間抵達。此賴離會造成資㈣收中之誤 差,尤其當此資料是以高速傳送時更是如此。此項偏離可 匈此貢料之:振幅 、 ~ 〜一只朗切Μ =由多種現象造成,其包括:符號間干擾、發射器與接收 益時脈間鮮差異、雜訊、以及接㈣與發射器時 電路之非理想行為。 生 此項顫動由於數種原因在數位通信系統中是尤其重 之問題。首先,顫動造成所接收之信號在非最適取樣= 20取樣。此種現象發生導致在接收器之信號對雜訊比降低: 二及因此限制其資訊速率。第二,在實際系統中,各接 為必須從輪人之資料信號擷取所接收之取樣時脈說收 得此任務更加相當困難。第三,在長距離傳輪系統;、 "連接中存在多個重複器,因此顫動累積。 1251676 在本說明書結尾部份中所特別指出且明確主張之本發 明標的。然而,本發明之組織與操作方法可以藉由參考以 下詳細說明並參考所附圖式而獲得最佳之瞭解。 請注意在不同之圖中使用相同之參考號碼以表示相同 5 或類似之元件。 【發明内容】 發明概要 本發明係有關於一種系統,包括:第一發射器,發射 測試信號給網路;第一接收器,接收來自網路之第一信號; 10 第二接收器,接收來自網路之測試信號;第二發射器,使 用1-位元通信線接收來自第二接收器之測試信號,其中此 第二發射器清除在測試信號中之顫動,且提供此已清除顫 動之測試信號作為第一信號。 圖式簡單說明 15 第1A至1D圖說明可以使用本發明實施例之系統; 第2圖說明根據本發明實施例之系統執行,此系統可使 用於時脈與資料回收;以及 第3圖說明根據本發明實施例之回路接收系統之可能 實施方式。 20 【方方式】 較佳實施例之詳細說明 第1A圖說明可使用本發明實施例之發射系統10之實施 。系統10可以包括:介面11、處理器]2、時脈與資料回收 裝置(CDR)14、以及電氣-至-光學信號轉換器(E/0)16。 1251676 介面11可以提供介於處理器12與下列其他裝置間之通 k,例如·記憶體裝置(未圖示)、封包處理器(未圖示)、微 處理為'(未圖示)、及/或開關結構(未圖示)。介面丨丨可以遵守 一或多個以下標準:10 Giga(109)位元裝附單元介面
5 (XAUI)(在IEEE 802,3、IEEE 802,3ae、以及相關標準中說 明)、串聯周邊介面(SPI)、I2C、通用串聯匯流排(USB)、IEEE 1394、Giga位元媒體獨立介面(GMII)(在IEEE 802.3、IEEE
802.3ae、以及相關標準中說明)、周邊介面連接(pc〗)、十 位兀介面(TBI)、及/或銷售商特定多來源協議(MSA)協定。 10 處理态I2可以:遵守例如乙太網路(如同例如在IEEE 802.3、與相關標準中說明)實施媒體存取控制(MAC)編碼; 遵守例如ITU-T G.709而設計與包裝、及/或根據例如 ITU-T G.905實施向前誤差修正(FEC)編碼。CDR 14可以將 由處理器12所提供信號去除顫動。例如,CDR 14可以使用 15本發明之一些實施例。E/0 16可以將電器信號轉換成穩定 光學信號,用於傳輸至光學網路。在一些實施例中並未使 用E/0 16,而將電氣信號傳送至網路(在銅上之以辟位元乙 太網路)。 在一實施例中,可以在相同之積體電路中執行發射系 20統1〇之元件。在其他實施例中,可以在數個積體電路間執 行發射系統10之元件,其使用例如匯流排或印刷電路板之 導線傳輸。 第1B圖說明可使用本發明實施例之接收系統20之實施 。系統20可以包括··光學_至_電氣信號轉換器(〇/e)22、接 1251676 收杰(RX)CDR24、處理器26、以及介面28。(〇/E)22可以將 來自光學網路之光學信號轉換成穩定之電氣信號。在一些 貝施例巾並未使用£/q 16,而從網路(例如,在銅上之細& 位元乙太網路)接收電氣信號。(RX)CDR 24可以從所接收信 5號去除顫動,以及提供電氣格式信號。(RX)CDR24可以使 用本毛明之些貫施例。處理器26可以遵守例如乙太網路 以實施媒體存取控制(MAC)處理;光學傳輸網路(〇TN)遵守 例如ITU-T G.709去除圖框與去除包裝,·及/或遵守例如 ITU-T G.905實施向前誤差修正(FEC)編碼處理。介面以可 1〇以提供介於處理器26與下列其他裝置間之通信,例如··記 憶體裝置(未圖示)、封包處理器(未圖示)、微處理器(未圖示 )、及/或開關結構(未圖示)。介面28可以使用如同介面η之 類似通信技術。 在一實施例中,可以在相同之積體電路中執行接收系 15統20之元件。在其他實施例中,可以在數個積體電路間執 行接收系統20之元件,其使用例如匯流排或印刷電路板之 導線傳輸。 第1 c圖說明可以使用本發明一些實施例之系統。第工c 圖之結構可以使用於,,線路回饋模式,,中。接收發射器7〇與 20 第二接收發射器72可以使用網路交換信號。 例如,接收發射器70可以使用發射器系統75-A (發射器 系統75-A可以使用發射器系統1〇)將測試信號傳送至第二 接收發射器72。第二接收發射器72可以使用接收器”^(接 收器77-B可以使用接收系統20)接收信號,然後使用發射器 收、(發射器系統75财以類似於發射器系統Μ)將所接 7之以傳送回接收發射器,。接收發射器70之接收哭 接收器77-Α可以類似於接收器77叫可以接收從發 声-75 Β所傳达之信號。例如··此由接收器續使用之 处里时可以在線路回饋(linel卿bwk)模式,,期間使用:以 接收測試信號或以測試信號程式控制,以致於此處理器可 X確定此7L件測試及/或網路通路測試是否通過。 。第1D圖說明根據本發明實施例之系統。第糊之結構 σ 乂使用於系、、统回饋模式”期間(即,測試信號並不經由網 路(例如’網際網路)傳輸,而是經㈣域通信通路直接傳輸 至·接收發射器之接收器部份、或區域接收器)。例如,第 1D圖之結構可以包括:來自在相同接收發射器裝置中所設 置發射器系統10與接收器2〇之元件。不將信號傳送至網路 ,此實施例可將從發射系統10所發射信號直接回饋至接收 荔20。在此例中,在回饋期間,處理器26可以接收信號, 或以所使用信號程式控制,以致於處理器26可以確定此元 件測試及/或網路通路測試是否通過。 某些習知技術接收發射器提供,,線路回饋,,能力。在,,線 路回饋”之習知技術實施例中,並未提供重新發射信號之顫 動去除。此種實施例之缺點為··此所傳送回之顫動具有過 大之顫動,其導致表現不良與錯誤結論之可能性。此,,線路 回饋”之另一習知技術實施例,使用·多資料線之匯流排將信 號回饋。此種實施例須要過大之電路板空間,其在非常小 之模組中難以貫施。 工251676 第2圖說明根據本發明實施例之發射㈣統iqq 、以執行時脈與資料回收。系統ΗΚ)可以將輸人信號 :信號DATA或信號L00P BACK ΙΝΡυτ)中之顫動清除, 且提供用於發射之顫動已清除信號。系統1〇〇之一實施例可 5以包括:多工器150、多工器155、串化器16〇、回饋接收器 1〇1、時脈與乘法單元(“〇^1;,,)17〇、以及重新計時器18()。 系統100可以在至少兩種模式中操作:‘‘回饋,,與,,傳送,,。 回饋模式可以與元件測試及/或網路通路測試相關使 用。回饋模式可以包括:,,線路,,與,,系統,,次·模式。請參考 ίο第1C圖以說明:線路回饋模式結構。請參考第1〇圖以說明 :系統回饋模式結構。 在一實施例中,可以在相同之積體電路中執行系統100 之元件。在其他實施例中,可以在數個積體電路間執行系統 100之元件,其使用例如匯流排或印刷電路板之導線傳輸。 15 回饋接收器101可以包括:相位偵測器102、解調變器 103、分割器104、充電幫浦105、回路濾波器106、以及相 位内插器107。相位偵測器102可以輸出被時間控制之輸入
資料信號(信號LOOK BACK INPUT)之樣本至時脈LCLK 。信號LOOK BACK INPUT可以為先前由系統1〇〇提供用於 20 傳輸之測試信號之版本。相位偵測器102可以輸出相位差異 信號(顯示為DELTA),其代表信號LOOK BACK INPUT之 傳輸是領先或落後信號LCLK之傳輸。相位偵測器i〇2可以 作為亞力山大(bang-bang)式相位偵測器實施。
充電幫浦105可以輸出信號PH,其大小與信號DELTA 10 1251676 之大小成正比。 回路濾波器106可以將信號PH之頻率在回路濾波器 106通帶範圍中之部份傳送。可以將回路濾波器1〇6之通帶 設定以傳送來自信號L〇OK BACK INPUT之中頻與高頻 5顫動。在一實施例中,當此信號LOOK BACK INPUT之頻 率為大約lOgiga赫茲時,回路濾波器1〇6之通帶可以具有大 約8mega(l〇6)赫茲之頻率上限。 相位内插器1〇7可以提供時脈信號LCLK,其頻率類似 於信號TXCLK(來自CMU 170)之頻率,但可能根據信號 10 DELTA而相位移。相位内插器ι〇7可以提供信號LCLK至相 位偵測器102與頻率分割器104。 頻率分割器104可以接收信號LCLK。頻率分割器104 可以提供信號LCLK/N、其可以為LCLK頻率版本除以整數 N,至多工為150與解多工器1〇3。在一實施例中,變數]sf可 15以為16,雖然可以使用其他值。 解多工器103可以接收信號LOOK BACK INPU丁樣本 之序列輸入流,且根據時脈信號LCLK/N之計時,將此等樣 本轉換至並聯格式。解多工器103可以提供並聯之樣本流作 為至多工器155之輸入。 20 多工器15〇可以接收時脈信號DCLK(來自例如處理器 12之裝置)與時脈信號LCLK/N(來自回饋接收器1〇1)。在回 饋模式中,多工器150可以將時脈信號LCLK/N傳輸至pFD 110,而在傳輸模式中,多工器15〇可以將時脈信號dclk 傳輸至PFD110。此由多工器】50所傳輸之時脈信號稱為 1251676 RCLK 〇 PFD 110可以接收信號TXCLK/K與RCLKcPFD 110可 以顯示信號TXCLK/K與RCLK間之相位關係(例如:領先或 落後)(此種相位關係信號顯示為信號pH1)。充電幫浦丨12可 5以輸出信號(其顯示為CNTRL1),其大小與信號PH1之大小 成正比。回路濾波器114可以將信號CNTRL1之頻率在回路 濾波器114通帶範圍中之部份傳送。可以設定回路濾波器 114之通帶’以避免將高頻顫動從RCLK傳輸至CLK1。例如 ,在一實施例中,當此時脈信號LCLK之頻率為大約i〇giga 10赫茲時,回路濾波器114之通帶可以具有大約12〇kil〇(i〇3) 赫兹之頻率上限。 時脈源116可以接收信號CNTRL1之傳輸部份。時脈源 116可以可以輸出時脈信號CLK1。信號CLK1可以具有與信 號TXCLK/K大致相同之頻率。時脈源116可以根據信號 15 CNTRL1之傳輸部份,調整時脈信號(31^(:1之相位。例如根 據#號〇^1〇^1,時脈源116可以將時脈信號(:1^1之相位改 變至大約與信號RCLK之相位匹配。例如,時脈源116可以 貫施作為電壓控制之晶體振盪器(vcx〇)。雖然,在此提供 充電幫浦與回路濾波器之組合作為例子,在當CNTRL1之頻 20率是在通帶頻率範圍中時,可以使用其他裝置將由信號 CNTRL1所代表之相位關係選擇性地傳送至時脈源116。 CMU 170可以提供時脈信號TXCLK與TXCLK/K。CMU 170可以包括:相位與頻率偵測器(“pFD”)n8、頻率分割器 119、時脈源120、充電幫浦122、以及回路濾波器124。頻 12 1251676 率分割器119可以接收時脈信號TXCLK。頻率分割器119可 以提供時脈信號TXCLK/K,其可以為信號LCLK頻率版本 除以整數K。在一實施例中,變數N可以為16,雖然可以使 用其他值。 5 PF〇 118可以接收信號CLK1 與TXCLK/K。PFD 118可 以表示信號CLK1與TXCLK/K間之相位關係(例如:領先或 落後),以及提供此相位關係至充電幫浦122(此相位關係顯 示為信號PH2)。根據信號PH2,充電幫浦122可以輸出信號 以改變時脈信號TXCLK/K之相位與信號CLK1 (此種相位改 10 變信號標示為CNTRL2)之相位匹配。如果此相位改變信號 是在回路濾波器124之通帶寬度内,則回路濾波器124可以 傳輸來自充電幫浦122之信號CNTRL2。 此回路濾波器124之頻帶寬度可以足夠大,以確保非常 低之顫動從信號CLK1傳輸至TXCLK與TXCLK/K。 15 時脈源120可以提供時脈信號TXCLK。時脈源120可以 根據·由回路濾波器124所選擇地傳輸之相位改變信號 CNTRL2,而改變信號TXCLK之相位。例如:時脈源12〇可 作為電壓控制振盪器(VCO)實施。 夕工态155可以接收:來自回饋接收器1 〇丨之信號lb 2〇 INPUT,與來自來源例如處理器12(未圖示)之信號DATA。 在回饋模式中,多工器丨55可以傳輸信號LB INPUT至串化 器而在傳輸模式中,多工器155可以傳輸信號DATA至 串化器160。串化器160可以將來自多工器155信號之格式, 轉換成時間控制之序列袼式。在傳 13 1251676 輸模式中可以藉由使用時脈信號RCLK將信號dATA中之顫 動清除’以重新產生信號DATA。 重新計時裝置180可以請求且以由時脈信號1^(^1^:所 決疋之頻率從串化器160輸出樣本。重新計時裝置丨8〇可以 5提供用於傳輸之輸出流至網路(此種輸出流顯示為data OUT,且可被使用於線路回饋模式中),以及在系統回饋模 式中可以提供其拷貝至區域接收器(此種拷貝顯示為 SYSTEM LOOP BACK OUTPUT)。 弟3圖說明此根據本發明實施例回饋接收系統mo之可 10能實施方式。接收系統200可以包括:多工器2〇2、相位债 測器204、以及接收器時脈信號源206。接收系統200可以使 用於通信接收裝置中,例如:光學信號接收發射器。接收 系統200可以在至少”回饋”與”接收,,模式中操作。 在一實施例中,可以在相同之積體電路中執行系統2〇〇 15之元件。在其他實施例中,可以在數個積體電路間執行系統 200之元件,其使用例如匯流排或印刷電路板之導線傳輸。 多工器202可以接收信號LOOP BACK與信號Rx DATA。信號LOOP BACK可以為在線或系統回饋模式中所 k供之#號。在回饋模式中’多工器202傳輸信號L〇〇p 20 BACK;而在”接收”模式中,多工器204傳輸信號RXData 。此後由多工器202傳輸之信號稱為tr SIGNAL。 相位彳貞測器204可以根據來自時脈信號源2〇6之時脈信 號RX CLOCK之時間控制,提供信號TR SIGNAL之樣本。 此樣本可供使用由來自系統200例如處理器之裝置下游處 ]4 1251676 理,以實施元件測試及/或網路通路測試。可以使此樣本可 供使用作為信號LOOP BACK OUTPUT而使用於線路回饋 模式中。 相位偵測器204可以輸出相位差異信號(顯示為Diff) 5 ,其代表信號TR SIGNAL之傳輸是否領先或落後時脈信號 RX CLOCK之傳輸。相位偵測器204可以作為亞力山大 (bang-bang)式相位偵測器實施。時脈信號源2〇6可以提供時 脈L號RX CLOCK。時脈信號源206可以根據信號DIFF調整 曰π脈彳§號11乂 CLOCK之相位。時脈信號源2〇6可以相位鎖定 10回路方式設計,以傳輸在接收信號中幾乎所有顫動。 以上之說明與圖式提供本發明之例。然而本發明之範 圍並不受限於此等特定之例子。各種變化不論是否在此說 明書中明確提及均為可能,例如:結構、尺寸、以及使用 材料之差異。本發明之範圍至少如同所附申請專利範圍所 15 設定者。 I:圖式簡單說明】 第1A至1D圖說明可以使用本發明實施例之系統; 第2圖說明根據本發明實施例之系統執行,此系統可使 用於時脈與資料回收;以及 2〇 ㈣說明根據本發明實施例之回路接收系統之可能 貫施方式。 【主要元件符號說明】 12…處理器 14···資料回收裝置 1〇···系統 1]···介面 15 1251676 16…電氣-至-光學信號轉換器 20···系統 22…光學-至-電氣信號轉換器 24…接收器(RX)資料回收裝置 26…處理器 28···介面 70···接收發射器 72···第二接收發射器 75-A…發射器系統 75-B…發射器/發射器系統 77-A···接收器 77-B···接收器 100···發射器系統 101···回饋接收器 102···相位偵測器 103···解多工器 104···分割器/頻率分割器 105···充電幫浦 106···回路處理器 107···相位内插器 110···相位頻率偵測器 112···充電幫浦 114···回路濾波器 116···時脈源 118···相位頻率偵測器 119···頻率分割器 120···時脈源 122···充電幫浦 124···回路濾波器 150···多工器 155···多工器 160···串化器 170···時脈與乘法單元 180···重新計時器 200···回饋接收系統 202···多工器 204···相位偵測器 206···接收器時脈信號源 16
Claims (1)
1251676 十、申請專利範圍: 第93126030號申請案申請專利範圍修正本 94.09.29. 1· 一種系統,包括: 一第一發射器,用以接收一輸入信號、及依據該輸 5 入信號發射一測試信號給一網路; 一第一接收器,用以接收來自該網路之一回傳信號 一第二接收器,用以接收來自該網路之該測試信號 ;以及 10 一第二發射器,用以使用一串列通信線來接收來自 該第二接收器之該測試信號,其中該第二發射器係用以 減少該測試信號中之顫動,且提供此已減少顫動之測試 k號作為該回傳信號給該第一接收器,且其中該第二發 射為係依據多個時脈來源提供之時脈信號來減少該測 15 試信號中之顫動。 2·如申請專利範圍第丨項之系統,其更包括 資料處理為,用來提供該輸入信號給該第一發射器,以 及接收來自該第一接收器之該回傳信號,其中該第-接收 器將實質上未作額外顫動修正之回傳信號傳輸至該資料處 20理器’以及其中此資料處理器根據該輸入信號與該回傳信 號確定路徑完整性特性。 3·如申請專利範圍第2項之系統,其更包括用以與該資料 處理器交換信號之一介面。 、 4.如申請專利範圍第3項之系統,其中此介面與百億位元 17 1251676 (Ten Gigabit)附接單元介面(XAUI)相容。 5. 如申請專利範圍第3項之系統,其中此介面與IEEE 1394 相容。 6. 如申請專利範圍第3項之系統,其中此介面與周邊構件 5 互連(PCI)規格相容。 7. 如申請專利範圍第3項之系統,更包括連接至此介面之 交換器組織結構。 8. 如申請專利範圍第3項之系統,更包括連接至此介面之 封包處理器。 10 9.如申請專利範圍第3項之系統,更包括連接至此介面之 記憶體裝置。 10. 如申請專利範圍第2項之系統,其中此資料處理器遵守 IEEE 802.3實施媒體存取控制。 11. 如申請專利範圍第2項之系統,其中此資料處理器遵守 15 ITU-T G.709實施光學傳輸網路解訊框處理。 12. 如申請專利範圍第2項之系統,其中此資料處理器遵守 ITU-TG.975實施前向錯誤校正處理。 13. 如申請專利範圍第1項之系統,更包括 一資料處理器,用來將該輸入信號提供給該第一發 20 射器,且其中此第一接收器使用一串列通信線接收來自 該第一發射器之該測試信號,且其中此第一接收器將實 質上不具有額外顫動修正之該測試信號傳輸至該資料 處理器,以及其中此資料處理器根據此測試信號及該輸 入信號決定路徑完整性特性。 18 1251676 14·如申請專利範圍第1項之系統,其中此網路包括光學網 路。 15·如申請專利第丨項之系統,其中此網路包括具有以 至少每秒十億⑽位元傳送與接收之能力1符合乙太 網路規格之一銅質網路。 16’如申請專利範圍第丨項之系統,其中該第一發射器包含 用來提供-第-時脈信號之_時脈與乘法單元,其 中。亥第-時脈信號係依據一第二時脈信號和該第一時 脈信號之—向下分割部份的相位比較結果而定; θ相位檢測器,用以選擇性地依據一第三時脈信號 提供該輸人信號之多個樣本,其㈣第三時脈信號係依 據該第一時脈信號; 、一解多工器,用以依據該第三時脈信號之一向下分 卩伤將該等樣本轉化成並列袼式;以及 …用來提供該第二時脈信號之一第二時脈來源,其中 ^亥第—日守脈彳§號係依據該第一時脈信號之該向下分割 精與該第三時脈信號之該向下分割部份的一相位比 較結果而定。 17·如申請專利範圍第1項之系統,其中該第-發射器更包 含: — 串列化器’用以依據該第-時脈信號之該向下分 •"伤等並列格式樣本轉換成串列袼式樣本;以及 重新叶時器’用以依據該第—時脈信號提供來自 19 Ϊ251676 5亥串列化器之該等串列格式樣本作為該测試传號 18.如申請專利顧第1項之純,其中該第__器更包 含: 動校正之該回傳信 用來轉換實質上不具有額外顫 號的邏輯裝置。 ^申請專利範圍第!項之系統,其中該等多個時 包含: 10 ▲用—來提供—第—時脈信號之—時脈與乘法單元,其 中该弟-時脈信號係依據—第二時脈信號和該第一時 脈信號之—向下分割部份的相位比較結果而定; 一相位檢測器,用以選擇性地依據—第三時脈信號 提供該測試信號之多個樣本,其中該第三時脈信號係依。 據該第一時脈信號; 5 一解多工器,用以依據該第三時脈信號之一向下分 15 割部份將該等樣本轉化成並列格式;以及 …用來提供該第二時脈信號之_第二時脈來源,其中 δ玄弟—時脈信號係依據該第一時脈信號之該向下分割 部份與該第三時脈信號之該向下分割部份的一相位^ 幸父結果而定。 -·士 U利I巳圍第19項之系統,其中該第二發射器包含 一串列化H,用以依據該第—時脈信號之該向下分 割部份將該等並列格式樣本轉化成串列袼式樣本;以及 一重新計時器,用以依據該第—時脈信號把來自該 20 1251676 串列化ϋ之該㈣列格式樣本提供為該回傳信號。 l如申請專利範圍第丨項之系統,其中該第二接收 以傳送實質上沒有額外顏動校正之該测試信驗該第 二發射器。 22· 一種方法,其包含下列步驟: 於一第一收發器: 接收一輸入信號,以及 傳送-測試㈣至-網路,其中朗試信號係 依據該輸入信號; 於一第二收發器: 接收來自該網路之該測試信號, 把貝貝上/又有頜外頸動校正之該測試信號串 列式地傳送作為一第一信號, 減少該第-信號中之顫動,其中該減少顫動之 步驟包括利用來自多個時脈來源之時脈信號, 傳送該顫動減少的第一信號做為一第二信號 給一網路;以及 於該第一收發器: 接收來自該網路之該第二信號。 技如申請專職圍扣項之料,其更包含下列步驟:於 該第-收發器’依據該輸人錢與該第二信號來判斷路 徑完整性特性。 24·如申請專利範圍第22項之方法,其中於該第—收發器傳 送該測試信號至該網路之步驟包含·· 21 1251676 減少該輸入信號之顫動;以及 提供該顫動減少之輸入信號作為該測試信號。 25·如申請專利範圍第22項之方法,其更包含下列步驟: 於該第一收發器,依據該輸入信號與該測試信號間 5 之比較結果判斷路徑完整性特性。 22 1251676 件 铖ία a
->0111 N1I5 10 1251676 * ^ 0 ->a
1251676 »1CM 蘇涔一I 77丨A sa^ 701—A ▲ I 牛 蘇涔踯77丨CD ί ^ 75_Β 72 1251676 被ID涵
冷&11 1251676 诞2 s
1251676 13¾ f 國 蘇工5赛
202 200
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/659,216 US7151379B2 (en) | 2003-09-09 | 2003-09-09 | Techniques to test transmitted signal integrity |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200519390A TW200519390A (en) | 2005-06-16 |
TWI251676B true TWI251676B (en) | 2006-03-21 |
Family
ID=34226938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093126030A TWI251676B (en) | 2003-09-09 | 2004-08-30 | System and method to test transmitted signal integrity |
Country Status (8)
Country | Link |
---|---|
US (1) | US7151379B2 (zh) |
EP (1) | EP1665619B1 (zh) |
JP (1) | JP4309427B2 (zh) |
CN (1) | CN1846389A (zh) |
AT (1) | ATE375041T1 (zh) |
DE (1) | DE602004009325T2 (zh) |
TW (1) | TWI251676B (zh) |
WO (1) | WO2005027399A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3892847B2 (ja) * | 2003-12-03 | 2007-03-14 | 株式会社東芝 | 半導体集積回路及び半導体集積回路のテスト方法 |
US7480358B2 (en) * | 2004-02-25 | 2009-01-20 | Infineon Technologies Ag | CDR-based clock synthesis |
US7571363B2 (en) * | 2006-05-18 | 2009-08-04 | Agilent Technologies, Inc. | Parametric measurement of high-speed I/O systems |
US7312613B1 (en) * | 2006-08-11 | 2007-12-25 | Via Technologies, Inc. | Method for network diagnostic |
JP2008085557A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | パターンフレーム生成方法およびテストパターン照合方法、並びにジッタテスト方法、通信装置、通信システム |
US7882474B2 (en) * | 2008-03-17 | 2011-02-01 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Testing phase error of multiple on-die clocks |
US9203730B1 (en) * | 2012-11-19 | 2015-12-01 | Sifos Technologies, Inc. | Method and apparatus for testing network interfaces |
CN103259537B (zh) * | 2013-04-12 | 2016-01-06 | 南京邮电大学 | 一种基于相位选择插值型时钟数据恢复电路 |
JP2018045284A (ja) * | 2016-09-12 | 2018-03-22 | 富士通株式会社 | 通信制御装置および通信制御システム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630113A (en) * | 1991-01-22 | 1997-05-13 | Ungermann-Bass, Inc. | Method and apparatus for reducing jitter accumulation in a series of repeating devices |
JPH08186490A (ja) * | 1994-11-04 | 1996-07-16 | Fujitsu Ltd | 位相同期回路及びデータ再生装置 |
IL114727A (en) * | 1995-07-25 | 1998-06-15 | Jolt Ltd | System and method for wirelessly communicating a sound signal |
JPH09289447A (ja) * | 1996-04-22 | 1997-11-04 | Sony Corp | Pll回路 |
KR100214503B1 (ko) * | 1996-09-02 | 1999-08-02 | 구본준 | 피에이엠방식 통신장치의 타이밍 복구회로 |
US6535567B1 (en) * | 1998-12-03 | 2003-03-18 | Level One Communications, Inc. | Method and apparatus for suppression of jitter in data transmission systems |
US6823483B1 (en) * | 1999-04-22 | 2004-11-23 | Broadcom Corporation | Physical coding sublayer for a multi-pair gigabit transceiver |
US6449576B1 (en) * | 2000-03-29 | 2002-09-10 | International Business Machines Corporation | Network processor probing and port mirroring |
US6823001B1 (en) * | 2000-05-31 | 2004-11-23 | Bitrage, Inc. | Dual stage communication processor |
AU2001268155A1 (en) * | 2000-06-02 | 2001-12-17 | Connectcom Microsystems, Inc. | High frequency network receiver |
JP4567231B2 (ja) * | 2001-04-12 | 2010-10-20 | 株式会社日立製作所 | 波長変換器および波長多重光通信装置 |
US7099278B2 (en) | 2001-08-10 | 2006-08-29 | Broadcom Corporation | Line loop back for very high speed application |
US7158727B2 (en) * | 2001-12-12 | 2007-01-02 | Texas Instruments Incorporated | 10 Gbit/sec transmit structure with programmable clock delays |
US6539051B1 (en) * | 2002-03-11 | 2003-03-25 | Cypress Semiconductor Corporation | Parallel framer and transport protocol with distributed framing and continuous data |
US7054356B2 (en) * | 2002-03-28 | 2006-05-30 | Avago Technologies General Ip Pte. Ltd. | Method and apparatus for testing serial connections |
US6888415B2 (en) * | 2002-11-26 | 2005-05-03 | Intel Corporation | Ring oscillator devices and methods of generating signals |
US20040120406A1 (en) * | 2002-12-18 | 2004-06-24 | Shawn Searles | System and method for characterizing the performance of data communication systems and devices |
-
2003
- 2003-09-09 US US10/659,216 patent/US7151379B2/en not_active Expired - Fee Related
-
2004
- 2004-08-25 CN CNA2004800256385A patent/CN1846389A/zh active Pending
- 2004-08-25 WO PCT/US2004/027730 patent/WO2005027399A1/en active IP Right Grant
- 2004-08-25 AT AT04782249T patent/ATE375041T1/de not_active IP Right Cessation
- 2004-08-25 DE DE602004009325T patent/DE602004009325T2/de active Active
- 2004-08-25 JP JP2006525365A patent/JP4309427B2/ja not_active Expired - Fee Related
- 2004-08-25 EP EP04782249A patent/EP1665619B1/en not_active Not-in-force
- 2004-08-30 TW TW093126030A patent/TWI251676B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1846389A (zh) | 2006-10-11 |
TW200519390A (en) | 2005-06-16 |
DE602004009325D1 (de) | 2007-11-15 |
JP4309427B2 (ja) | 2009-08-05 |
EP1665619B1 (en) | 2007-10-03 |
US7151379B2 (en) | 2006-12-19 |
EP1665619A1 (en) | 2006-06-07 |
DE602004009325T2 (de) | 2008-07-10 |
JP2007505520A (ja) | 2007-03-08 |
US20050052189A1 (en) | 2005-03-10 |
WO2005027399A1 (en) | 2005-03-24 |
ATE375041T1 (de) | 2007-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7334153B2 (en) | Low-speed DLL employing a digital phase interpolator based upon a high-speed clock | |
EP1243087B1 (en) | A multi-rate transponder system and chip set | |
US6266799B1 (en) | Multi-phase data/clock recovery circuitry and methods for implementing same | |
EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
US7093172B2 (en) | System and method for determining on-chip bit error rate (BER) in a communication system | |
US8351560B2 (en) | Phase interpolator based transmission clock control | |
US8582705B2 (en) | Serializer-deserializer circuit with multi-format and multi-data rate capability | |
US7324620B2 (en) | Techniques to reduce transmitted jitter | |
US7289543B2 (en) | System and method for testing the operation of a DLL-based interface | |
US7742553B1 (en) | VCO initial frequency calibration circuit and method therefore | |
US8270526B2 (en) | Communication system | |
JP5826222B2 (ja) | 高速シリアルデータ信号のレシーバ回路網 | |
TWI251676B (en) | System and method to test transmitted signal integrity | |
US8923347B2 (en) | Data transmission involving multiplexing and demultiplexing of embedded clock signals | |
US7224951B1 (en) | PMA RX in coarse loop for high speed sampling | |
JP2002094494A (ja) | クロック回復回路 | |
US20040135614A1 (en) | System and method for generating two effective frequencies using a single clock | |
US7885320B1 (en) | MGT/FPGA clock management system | |
KILARU et al. | Possibilities of implementation of synchronous Ethernet in popular Ethernet version using timing and interference constraints | |
Yoon et al. | A 103.125-Gb/s reverse gearbox IC in 40-nm CMOS for supporting legacy 10-and 40-GbE links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |