CN1846345A

CN1846345A - 用于电力变换器的电容性高侧开关驱动器

Info

Publication number: CN1846345A
Application number: CNA2004800249466A
Authority: CN
Inventors: 杨大勇
Original assignee: System General Corp Taiwan
Current assignee: Fairchild Taiwan Corp
Priority date: 2003-09-17
Filing date: 2004-05-26
Publication date: 2006-10-11
Anticipated expiration: 2024-05-26
Also published as: US6781422B1; CN100403631C; WO2005027327A1; USRE43015E1

Abstract

本发明提出一种用于一电力变换器的电容性高侧开关驱动器。根据本发明的电容性高侧开关驱动器包括一反相器和两个具有互补工作周期的交替导电的图腾柱缓冲器。所述工作周期响应一输入信号而交替。所述电容性高侧开关驱动器进一步包括一低侧晶体管和一高侧晶体管。一旦所述低侧晶体管接通，一自举电容器经由一充泵二极管被充电以产生一浮动电压来为所述高侧开关驱动器供应电力。为对所述高侧开关驱动器供应额外电力，产生差动信号以进一步经由一桥接整流器对所述自举电容器进行充电。电容性高侧开关驱动器利用一可编程负载提供可变阻抗。此加强电路的抗扰性。此外，一欠压保护器监控供应电压以确保一可靠的门极驱动电压。

Description

用于电力变换器的电容性高侧开关驱动器

技术领域

本发明涉及一高侧开关驱动器，且更特定而言，涉及一用于驱动一电力变换器的高侧开关的驱动器电路。

背景技术

许多常见的电力变换器利用桥接电路以随着一负载的状态而调节一电压源。这其中的某些电力变换器包括电源供应器和马达驱动器等。

这些电力变换器所使用的桥接电路通常由跨于电压源的一对切换装置串联连接而构建。切换装置包括一高侧开关和一低侧开关。高侧开关连接到电压源，而低侧开关连接到接地参考。在高侧开关与低侧开关之间的一共节点耦合到负载。上述之开关通常为晶体管装置(MOSFET、IGBT等)。控制高侧开关和低侧开关交替接通，使得共节点的电平周期性地在电压源与接地参考之间摆动。当高侧晶体管接通时，共节点的电平将快速浮升至电压源的电压电平。当高侧晶体管完全接通时，桥接电路将在低阻抗模式下运作。为接通高侧晶体管，其门极驱动电压必须超过电压源的电压。因此，高侧晶体管的门极对源极电压将相对于接地参考浮动。

图1绘示一采用一脉冲变压器5以产生一浮动电压用于驱动一高侧晶体管10的技术。然而，脉冲变压器5的设计有两个缺点。首先，其尺寸相对较大。其次，由于磁化电流的消耗，脉冲变压器5将需要一较高的驱动电流。

图2绘示另一现有技术桥接电路，其使用一自举电容器30和一充泵二极管40以产生一用于驱动一高侧晶体管10的门极的浮动电压。接通一晶体管45将使高侧晶体管10的门极处的电压降低到接地参考。当高侧晶体管10的门极电压经由二极管42被拉低，高侧晶体管10将被断开。一旦高侧晶体管10断开且一低侧晶体管20接通，自举电容器30的浮动电压便经由充泵二极管40充电至一偏压V_B。切断晶体管45后，浮动电压将经由一晶体管41引导到高侧晶体管10的门极而接通高侧晶体管10。此电路的缺点是门极电压电平可能不足以确保适当的运作。由于自举电容器30经由低侧晶体管20进行充电，其充电时间和自举电压可能由于低侧晶体管20减少的工作周期(duty cycle)而降到一不可接受的水平。此外，二极管40和晶体管41的压降将导致高侧晶体管10门极电压电平的下降。

近期发展中，各种产生一更可靠用于高侧晶体管的门极电压技术相继被提出。此类的技术可参考美国专利第5,381,044号(Zisa，Belluso，Paparo)、第5,638,025号(Johnson)和第5,672,992号(Nadd)。

这些现有技术的缺点为需要一切断晶体管(如晶体管45)。上文所列出的现有技术桥接电路使用某种类似图2的晶体管45的结构以关闭高侧晶体管。为符合高压(200伏或更高)场合应用，此切断晶体管必须以一高压制程制造。为集成到一硅芯片中，此高压晶体管需要一相对较厚的氧化物和硅的涂层。此外，此高压晶体管的寄生电容将减缓切换信号的转换率(slewrate)，从而导致严重的高侧晶体管切换损耗。因此，这些现有技术不适于高压或高速应用。

为补救此缺点，在美国专利第6,344,959号(Milazzo)中提出一使用一升压转换器的技术。所述升压转换器实质上为一倍压电路。虽然此技术产生一更可靠的门极电压以驱动高侧晶体管，然其需要一额外切换组件和其它电路。因而增加了驱动电路的成本和复杂性。此外，由于充泵中倍压电容器的高频率充放电，电压源和接地参考会产生严重的干扰。

本发明的目标在于提供一用于高压和高速应用的高侧晶体管开关驱动器，其克服现有技术高侧开关驱动器的缺点。

发明内容

根据本发明的电容性高侧开关驱动器包括一反相器和两个图腾柱缓冲器(totem-pole buffer)。开关驱动器响应一输入信号之互补工作周期交替导电而控制图腾柱缓冲器。两个图腾柱缓冲器的输出驱动两个高压电容器。这些高压电容器进一步耦合到一高侧电路的输入。高侧电路包含一比较器、一可编程负载、一欠压保护器和一用于驱动一高侧晶体管的驱动缓冲器。高侧电路进一步由一充泵二极管和一自举电容器组成。

当低侧晶体管接通时，对自举电容器进行充电以驱动高侧晶体管。两个图腾柱缓冲器和两个高压电容器产生差动信号以驱动一比较器，并进一步经由一桥接整流器对自举电容器进行充电。自举电容器用于为高侧电路供应电力。

本发明的一个目标在于提供防低门极电压电平的保护。只要浮动电压超过启动阈值电压，欠压保护器就启用驱动缓冲器，且只要浮动电压下降低于终止阈值电压，欠压保护器便停用驱动缓冲器。欠压保护器进一步保护高侧电路免于不足的供应电压并确保一用于高侧晶体管的足够的门极电压电平。

本发明的另一目标在于提供一具有改进的抗扰性的高侧开关驱动器。经由将一可编程负载并联连接到比较器的输入而实现。可编程负载提供一可变阻抗以防止杂波干扰。此外，两个图腾柱缓冲器产生一跨于比较器输入的差动电压。此差动电压进一步加强高侧电路的抗扰性，使得其将适合用于高压应用中。

为提高浮动电压并改进高侧开关驱动器的效率，当低侧晶体管接通时一偏压对自举电容器进行充电。差动信号还经由桥接整流器提供额外电力给自举电容器。

根据本发明的电容性高侧开关驱动器克服现有高侧开关驱动器的缺点。特定而言，本发明提供一适合于高压和高速应用的电容性高侧开关驱动器。此外，根据本发明的电容性高侧开关驱动器大体上更加有效率并具有比现有高侧开关驱动器更强的抗扰性。

本发明的目标在于提供一用于高压和高速应用的高侧开关驱动器，其克服现有高侧高侧驱动器的缺点。

应了解，上文的一般性描述和下文的详细描述均为示范性的，并希望对如所主张的本发明提供进一步解释。

附图说明

附图的包括是为提供对本发明的进一步理解，且并入并组成本说明书的一部分。附图说明本发明的实施例，且连同描述用于解释本发明的原理。

图1绘示一使用一脉冲变压器的高侧晶体管驱动器。

图2绘示一常规高侧开关驱动器。

图3绘示一根据本发明的电容性高侧开关驱动器的示意性电路。

图4绘示一根据本发明的一优选实施例的可编程负载。

图5绘示一根据本发明的一优选实施例的欠压保护器。

图6绘示一缓冲器的示意性电路。

具体实施方式

图3绘示一根据本发明的电容性高侧开关驱动器。其包含一反相器53、一图腾柱缓冲器50和一图腾柱缓冲器55。图腾柱缓冲器50和55受控于一输入信号S_IN而交替导电，使得其工作周期互补。输入信号S_IN驱动图腾柱缓冲器50并经由反相器53驱动图腾柱缓冲器55。图腾柱缓冲器50的一输出驱动一电容器91。图腾柱缓冲器55的一输出驱动一电容器92。一高侧电路60具有一用于驱动一高侧晶体管10的输出端子，其中电容器91和92耦合到高侧电路60的一输入。图腾柱缓冲器50和55与电容器91和92产生差动信号并在高侧电路60的输入产生一差动电压。

一充泵二极管40和一自举电容器30以串联的方式连接。充泵40的一阳极耦接到一偏压V_B。自举电容器30的一负极端子连接到高侧晶体管10的一源极。充泵二极管40的一阴极和自举电容器30的一正极端子相连接。当一低侧晶体管20接通时，偏压V_B将对自举电容器30进行充电并产生一浮动电压以供应电力给高侧电路60。一整流器81、一整流器82、一整流器83和一整流器84形成一具有一输入端子和一输出端子的桥接整流器。桥接整流器的输入端子连接到高侧电路60的输入端。桥接整流器的输出端子与自举电容器30并联连接。差动信号经由所述桥接整流器对自举电容器30进行充电以为高侧电路60供应电力。

高侧电路60进一步包含一比较器70和一驱动缓冲器75。比较器70的一输入耦接到高侧电路60的输入。驱动缓冲器75的一输出驱动高侧晶体管10的一门极。驱动缓冲器75的一输入端连接到比较器70的一输出端。比较器70具有一接通阈值。当比较器70的输入端上的差动电压超过接通阈值时，比较器70将输出一逻辑高信号。一可编程负载100与比较器70的输入并联连接。可编程负载100响应比较器70输出端处的电压的幅度而提供一可变阻抗。可编程负载100的一输入端连接到比较器70的输出端。当比较器70的输出端处的电压为逻辑低时，可编程负载100将产生低阻抗。当比较器70的输出端处的电压为逻辑高时，可编程负载100的阻抗将与比较器70的逻辑高输出期间的长度成比例增加。

根据本发明的电容性高侧开关驱动器进一步包括一与自举电容器30并联连接的欠压保护器(UVP)200。欠压保护器200用于检测自举电容器30的浮动电压。欠压保护器200的输出端连接到驱动缓冲器75的一启用端子。只要浮动电压超过一启动阈值电压，欠压保护器200就会启用驱动缓冲器75。此外，只要浮动电压低于一终止阈值电压，欠压保护器200将关闭和/或停用驱动缓冲器75。一电阻器65从驱动缓冲器75的输出端连接到自举电容器30的一负极端子。所述电阻器65用于当驱动缓冲器75被停用时关闭高侧晶体管10。

图4绘示一根据本发明的一优选实施例的可编程负载100。所述可编程负载100具有一连接到自举电容器30的负极端子的一接地端子。所述可编程负载100进一步包括一连接到自举电容器30的正极端子的电压端子。所述可编程负载100进一步包含一反相器110、一恒定电流源120、一晶体管123、一电容器125、缓冲器151、152和153、晶体管171、172和173和电阻器191、192和193等。

反相器110的一输入端连接到比较器70的输出端。晶体管123具有一连接到反相器110的一输出端的门极。晶体管123的一源极连接到可编程负载100的接地端子。恒定电流源120连接到晶体管123的一漏极。电容器125连接于晶体管123的漏极和源极之间。缓冲器151、缓冲器152和缓冲器153分别具有一第一输入阈值、一第二输入阈值和一第三输入阈值。缓冲器151的一输入端、缓冲器152的一输入端和缓冲器153的一输入端共接到晶体管123的漏极。晶体管171和电阻器191以串联的方式连接，并进一步与比较器70的输入并联连接。晶体管172和电阻器192以串联的方式连接，并进一步与比较器70的输入并联连接。晶体管173和电阻器193以串联的方式连接，并进一步与比较器70的输入并联连接。晶体管171的门极连接到缓冲器151的一输出端。晶体管172的一门极连接到缓冲器152的一输出端。晶体管173的一门极连接到缓冲器153的一输出端。

当比较器70的输出端变为逻辑高时，恒定电流源120将开始对电容器125进行充电。当电容器125的电压超过第一输入阈值电压时，晶体管171会断开。当电容器125的电压超过第二输入阈值电压时，晶体管172会断开。当电容器125的电压超过第三输入阈值电压时，晶体管173会断开。因此，可编程负载100的阻抗与电容器125的电压成比例地增大。依此方式，可编程负载100的阻抗便与比较器70的逻辑高输出期间的长度成比例增加。

图5绘示一根据本发明的一优选实施例的欠压保护器200。从自举电容器30的正极端子供应一电压V+。自举电容器30的负极端子连接到一接地参考。两个电阻器231和232和两个齐纳(zener)二极管210和220以串联的方式连接。电压V+供应到齐纳二极管210。电阻器232连接到接地参考。

一N晶体管250具有一连接到齐纳二极管220与电阻器231的接点的门极。N晶体管250的一源极连接到接地参考。N晶体管250的漏极连接到一P晶体管271的一门极。P晶体管271的一源极连接到齐纳二极管210的一阴极。P晶体管271的一漏极连接到齐纳二极管210与齐纳二极管220的接点。一电阻器240并联连接于P晶体管271的门极与源极之间。N晶体管250的漏极进一步连接到缓冲器290的一输入端。缓冲器290的一输出端进一步连接到驱动缓冲器75的启用端子。缓冲器290的输出驱动一N晶体管272的一门极。N晶体管272的一漏极连接到电阻器231与电阻器232的接点。N晶体管272的一源极连接到接地参考。齐纳二极管210和220的电压决定欠压保护器200的启动阈值电压。齐纳二极管220的电压决定欠压保护器200的终止阈值电压。

参看图3，图腾柱缓冲器50和55经由电容器91和92驱动高侧电路60。电容器91和92产生差动信号以达到高速切换。两个图腾柱缓冲器50和55在比较器70的输入上产生差动电压。所述差动电压经由两个电容器91和92产生。可编程负载100使用差动电压以加强高侧电路60的抗扰性。此特征特别为高压应用设计。当低侧晶体管20接通时，偏压V_B将被供应以对自举电容器30进行充电。

为进一步提高浮动电压并改进高侧开关驱动器的效率，差动信号还用于对自举电容器30进行充电。差动信号经由桥接整流器对自举电容器30进行充电。欠压保护器200进一步保护高侧电路60免于一不足供应电压并确保一足够的门极电压电平。

图6为绘示一缓冲器的示意性电路供参考。其绘示图腾柱缓冲器50和55、缓冲器151、152、153和290等的构建方式。缓冲器包括两个N晶体管310和360、一P晶体管350和一电流源320。N晶体管310的一门极连接到缓冲器的一输入端。N晶体管310的一漏极、N晶体管360的一门极和P晶体管350的一门极共接。电流源320耦合到N晶体管310的漏极。P晶体管350的一漏极和N晶体管360的一漏极连接到缓冲器的一输出端。此电路的运作对于所属领域的技术人员而言是众所周知的，且在本文中无需进一步详细论述。

根据本发明的电容性高侧开关驱动器可克服现有技术高侧开关驱动器的很多缺点。特定而言，根据本发明的电容性高侧开关驱动器尤其适合用于高压和高速应用中。根据本发明的电容性高侧开关驱动器的某些优点包括显着较高的效率和加强的抗扰性。

所属领域的技术人员易明了，可在不脱离本发明的范畴或精神的情况下下对本发明的结构进行各种修改和变更，鉴于上述内容，希望本发明涵盖在上述权利要求书或其等同物的范畴内的修改和变更。

Claims

1.一种电容性高侧开关驱动器，其包含：

一反相器，其具有一用于接收一输入信号的输入端；

一第一图腾柱缓冲器和一第二图腾柱缓冲器，其中所述第一图腾柱缓冲器由所述输入信号驱动且所述第二图腾柱缓冲器由所述反相器的一输出驱动；

一第一高压电容器和一第二高压电容器，其中所述第一图腾柱缓冲器和第二图腾柱缓冲器的输出分别驱动所述第一高压电容器和第二高压电容器；

一高侧晶体管和一低侧晶体管；

一高侧电路，其具有一用于驱动所述高侧晶体管的输出端子，其中所述第一高压电容器和第二高压电容器耦合到所述高侧电路的一输入；

一充泵二极管，其具有一供应有一偏压的阳极；

一自举电容器，其以串联方式与所述充泵二极管相连接，其中所述自举电容器具有一连接到所述高侧晶体管的一源极的负极端子，其中所述自举电容器具有一连接到所述充泵二极管的一阴极的正极端子；和

一桥接整流器，其中所述桥接整流器的一输入连接到所述高侧电路的所述输入，其中所述桥接整流器的一输出与所述自举电容器并联连接。

2.根据权利要求1所述的电容性高侧开关驱动器，其中响应所述输入信号而控制所述第一图腾柱缓冲器和第二图腾柱缓冲器以交替导电，其中所述第一图腾柱缓冲器和第二图腾柱缓冲器的工作周期互补。

3.根据权利要求1所述的电容性高侧开关驱动器，其中只要所述低侧晶体管接通，所述偏压就会对所述自举电容器进行充电并产生一浮动电压以为所述高侧电路供应电力。

4.根据权利要求1所述的电容性高侧开关驱动器，其中所述第一图腾柱缓冲器和第二图腾柱缓冲器与所述第一高压电容器和第二高压电容器相结合以产生差动信号并在所述高侧电路的所述输入之间产生一差动电压。

5.根据权利要求1所述的电容性高侧开关驱动器，其中所述桥接整流器由四个整流器组成，其中所述差动信号经由所述桥接整流器对所述自举电容器进行充电，因而使得所述自举电容器向所述高侧电路供应额外电力。

6.根据权利要求1所述的电容性高侧开关驱动器，其中所述高侧电路包含：

一比较器，其具有一接通阈值，其中所述比较器的一输入连接到所述高侧电路的所述输入；

一驱动缓冲器，其具有一输出端用于驱动所述高侧晶体管的一门极，其中所述驱动缓冲器的一输入端连接到所述比较器的一输出端；

一可编程负载，其用于响应一来自所述比较器的一输出之信号而提供可变阻抗，其中所述可编程负载与所述比较器的所述输入并联连接，其中所述可编程负载的一输入端连接到所述比较器的所述输出端；

一欠压保护器，其用于检测所述自举电容器的所述浮动电压，其中所述欠压保护器与所述自举电容器并联连接，其中所述欠压保护器的一输出端连接到所述驱动缓冲器的一启用端子；和

一下拉电阻器(pull-low resistor)，其用于断开所述高侧晶体管，其中所述下拉电阻器从所述驱动缓冲器的所述输出端连接到所述自举电容器的所述负极端子，其中所述下拉电阻器用于当所述驱动缓冲器停用时就关闭所述高侧晶体管。

7.根据权利要求6所述的电容性高侧开关驱动器，其中只要所述比较器的所述输入上的所述差动电压超过一接通阈值电压，所述比较器就会输出一逻辑高信号。

8.根据权利要求6所述的电容性高侧开关驱动器，其中只要所述浮动电压超过一启动阈值电压，所述欠压保护器就启用所述驱动缓冲器，其中只要所述浮动电压下降低于一终止阈值电压，所述欠压保护器就停用所述驱动缓冲器。

9.根据权利要求6所述的电容性高侧开关驱动器，其中只要所述比较器输出一逻辑低信号，所述可编程负载就具有一低阻抗，其中所述可编程负载的所述阻抗与所述比较器的所述逻辑高输出期间成比例增加。

10.根据权利要求6所述的高侧电路，其中所述可编程负载包含：

一负载供应(p1-vcc)端子，其连接到所述自举电容器的所述正极端子；

一负载(p1)接地端子，其连接到所述自举电容器的所述负极端子；

一负载反相器，其具有一连接到所述比较器的所述输出端的输入端，其中所述负载反相器的所述输入端连接到所述可编程负载的所述输入端；

一负载N(p1-n)晶体管，其中所述负载N晶体管的一门极连接到所述负载反相器的一输出端，其中所述负载N晶体管的一源极连接到所述负载接地端子；

一恒定电流源，其连接于所述负载供应端子与所述负载N晶体管的一漏极之间；

一负载电容器，其连接于所述负载N晶体管的所述漏极和源极之间；

一第一负载缓冲器，其具有一第一输入阈值电压电平；

一第二负载缓冲器，其具有一第二输入阈值电压电平；

一第三负载缓冲器，其具有一第三输入阈值电压电平，其中所述第一负载缓冲器的一输入端、所述第二负载缓冲器的一输入端和所述第三负载缓冲器的一输入端共接到所述负载N晶体管的所述漏极；

一第一负载P(p1-p)晶体管，其具有一连接到所述第一负载缓冲器的一输出端的门极；

一第一负载电阻器，其以串联的方式与所述第一负载P晶体管相连接，其中所述第一负载P晶体管和所述第一负载电阻器与所述比较器的所述输入并联连接；

一第二负载P晶体管，其具有一连接到所述第二负载缓冲器的一输出端的门极；

一第二负载电阻器，其以串联的方式与所述第二负载P晶体管相连接，其中所述第二负载P晶体管和所述第二负载电阻器与所述比较器的所述输入并联连接；

一第三负载P晶体管，其具有一连接到所述第三负载缓冲器的一输出端的门极；和

一第三负载电阻器，其以串联的方式与所述第三负载P晶体管相连接，其中所述第三负载P晶体管和所述第三负载电阻器与所述比较器的所述输入并联连接。

11.根据权利要求10所述的高侧电路，其中只要所述比较器输出一逻辑高信号，所述恒定电流源就开始对所述负载电容器进行充电以增加所述负载电容器上的一电压。

12.根据权利要求10所述的高侧电路，其中当所述负载电容器的一电压超过所述第一输入阈值电压电平时，所述第一负载P晶体管会断开，其中当所述负载电容器的所述电压超过所述第二输入阈值电压电平时，所述第二负载P晶体管会断开，其中当所述负载电容器的所述电压超过所述第三输入阈值电压电平时，所述第三负载P晶体管会断开。

13.根据权利要求6所述的高侧电路，其中所述欠压保护器包含：

一欠压供应(uv-vcc)端子，其连接到所述自举电容器的所述正极端子；

一欠压(uv)接地端子，其连接到所述自举电容器的所述负极端子；

一第一欠压电阻器和一第二欠压电阻器；

一第一齐纳二极管和一第二齐纳二极管，其以串联的方式与所述第一欠压电阻器和第二欠压电阻器相连接，其中所述第一齐纳二极管连接到所述欠压供应端子且所述第二欠压电阻器连接到所述欠压接地端子；

一第一欠压N(uv-n)晶体管，其具有一连接到所述第二齐纳二极管与所述第一欠压电阻器的接点的门极，其中所述第一欠压N晶体管的一源极连接到所述欠压接地端子；

一欠压P(uv-p)晶体管，其具有一连接到所述第一欠压N晶体管的一漏极的门极，其中所述欠压P晶体管具有与所述第一齐纳二极管并联连接的一源极和一漏极；

一第三欠压电阻器，其从所述欠压P晶体管的所述门极连接到所述欠压供应端子；

一欠压缓冲器，其具有一连接到所述第一欠压N体管的所述漏极的输入端，其中所述欠压缓冲器的一输出端连接到所述驱动缓冲器的所述启用端子，其中所述欠压缓冲器的所述输出端进一步连接到所述欠压保护器的一输出端；和

一第二欠压N晶体管，其中所述欠压缓冲器的所述输出驱动所述第二欠压N晶体管的一门极，其中所述第二欠压N晶体管的一漏极连接到所述第一欠压电阻器与所述第二欠压电阻器的接点，其中所述第二欠压N晶体管的一源极连接到所述欠压接地端子。