CN1832150A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1832150A
CN1832150A CNA2006100515075A CN200610051507A CN1832150A CN 1832150 A CN1832150 A CN 1832150A CN A2006100515075 A CNA2006100515075 A CN A2006100515075A CN 200610051507 A CN200610051507 A CN 200610051507A CN 1832150 A CN1832150 A CN 1832150A
Authority
CN
China
Prior art keywords
base material
element layer
layer
flexible base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100515075A
Other languages
English (en)
Other versions
CN100530604C (zh
Inventor
冈崎奖
N·堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1832150A publication Critical patent/CN1832150A/zh
Application granted granted Critical
Publication of CN100530604C publication Critical patent/CN100530604C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的一个目的是提供高产率地制造使用了具有薄膜晶体管的电路的半导体片材或者半导体芯片的技术。用于半导体器件的制造方法包括：x次(x是大于或者等于4的整数)地将柔性基底材料贴附到元件层，其中第(y+1)次贴附到该元件层的基底材料的厚度等于或者小于第y(y是整数大于或者等于1并且小于x的整数)次贴附到该元件层的基底材料的厚度。

Description

半导体器件的制造方法
技术领域
本发明涉及制造半导体器件的方法。尤其是，本发明涉及一种制造用柔性基底材料密封的半导体器件的方法。
背景技术
对于在卡片、标签等上安装薄片的半导体芯片的研发一直在进行中。在这种卡片或者标签中存储信息等例如个人信息或者商品的制造记录并且将该信息用于检定、商品管理等。
已经使用的半导体芯片一直是利用硅晶片材料来制造的。然而，硅晶片昂贵，成为在制造半导体芯片时影响降低成本的一个因素。
因而，近年来在进行一顶技术的研发，其中利用玻璃基板等形成薄膜晶体管并且从中分离薄膜晶体管，以此制造片状或者膜状集成电路，并且将该集成电路安装在卡片、标签等上。
从支撑基板例如玻璃基板上分离薄膜晶体管的技术一直在研发中。例如，有一种方法是，将激光照射到分离层上，使得该分离层释放氢，从而将薄膜晶体管从支撑基板上分离，如专利文献1所述。
在从支撑基板分离薄膜晶体管的技术研发中，重要的是以高产率地从支撑基板分离薄膜晶体管的技术研发。
[专利文献1]日本公开专利文献：平10-125929
发明内容
本发明的一个目的是提供一种用于高产率地制造使用了电路的半导体片材或者半导体芯片的技术，该电路包括作为元件的薄膜晶体管。
在根据本发明的半导体器件的制造方法中，重复进行将固定在厚的基底材料上的半导体器件转移到薄的基底材料的步骤。
根据本发明的用于半导体器件的制造方法包括：x次(x是大于或者等于4的整数)地将柔性基底材料贴附到元件层，其中第(y+1)次贴附到该元件层的基底材料的厚度等于或者小于第y(y是整数大于或者等于1并且小于x的整数)次贴附到该元件层的基底材料的厚度。因此，因从基底材料分离所产生的元件层的损坏得以减少，从而制造半导体器件的产率得到提高。在这种根据本发明的用于半导体器件的制造方法中，在第一到第(x-2)(x是等于或者大于4的整数)步骤中使用的每个基底材料优选具有其粘合强度经光例如紫外光照射而劣化的粘结层。特别是，该粘结层具有的粘合强度优选在贴附时大于5000N/20mm而在照射后小于490N/20mm。因此，该元件层和基底材料的分离能够变得容易，从而该元件层的损坏得以减少。此外，在第(x-1)到第x(x是等于或者大于4的整数)步骤中使用的每个基底材料优选具有由含有热塑性树脂作为主要成分的组分形成的粘合层。特别是，具有由热熔性粘合剂形成的粘合层的基底材料是优选的。这样，能够制造出对人体伤害很少的具有低污染的半导体器件。
根据本发明的用于半导体器件的制造方法包括：使用具有相等厚度的两个柔性基底材料密封元件层m次(m是等于或者大于2的整数)，其中在第(n+1)次(n是大于或者等于1且小于或者等于m-1的整数)密封中使用的每个基底材料等于或者小于在第n次(n是等于或者大于1且等于或者小于m-1的整数)密封中使用的每个基底材料。因此，因从基底材料分离所产生的元件层的损坏得以减少，从而制造半导体器件的产率得到提高。在这种根据本发明的用于半导体器件的制造方法中，在第一到第(m-1)(m是等于或者大于2的整数)步骤中使用的两种基底材料中的每种优选具有其粘合强度经光例如紫外光照射而劣化的粘结层。特别是，具有其粘合强度在照射后小于490N/20mm的粘结层的基底材料是优选的。因此，元件层和基底材料的分离能够变得容易，从而该元件层的损坏得以减少。此外，在第m步骤中使用的两种基底材料中的每种优选具有由含有热塑性树脂作为主要成分的组分形成的粘合层。特别是，具有由热熔性粘合剂形成的粘合层的基底材料是优选的。这样，能够制造出对人体伤害很少的具有低污染的半导体器件。
根据本发明的用于半导体器件的制造方法包括：将第一柔性基底材料贴附到包括位于保护层和绝缘层之间的元件的元件层的保护层侧，将第二柔性基底材料贴附到该绝缘层侧，将第一柔性基底材料从该元件层分离，将比第一柔性基底材料薄的第三柔性基底材料贴附到该保护层侧，将第二柔性基底材料从贴附有第三柔性基底材料的该元件层分离，并且将比第二柔性基底材料薄的第四柔性基底材料贴附到该绝缘层侧。因此，由于基底材料的弯曲导致的该元件层的损坏得以减小，使得制造半导体器件的产率得到提高。在根据本发明的用于半导体器件的制造方法中，在将第二柔性基底材料从该元件层分离的同时将具有100到200μm的厚度的第五基底材料贴附到第三柔性基底材料侧。这样由于第三柔性基底材料的弯曲所导致的元件层的损坏得以减小。此外，第一基底材料和第二基底材料中的每种优选具有其粘合强度经光例如紫外光照射劣化的粘结层。特别是，具有其粘合强度在经光照射后小于490N/20mm的粘结层的基底材料是优选的。此外，第三柔性基底材料和第四柔性基底材料中的每种优选具有由含有热塑性树脂作为主要成分的组分形成的粘合层。特别是，具有由热熔性粘合剂形成的粘合层的基底材料是优选的。这样，能够制造出对人体伤害很少的具有低污染的半导体器件。
根据本发明，元件层因应力导致的损坏能够减小，因此半导体器件能够以高产率地制造。此外，在元件层中所包括的元件的电气特性由于应力导致的劣化得以避免。根据本发明可以制造其中元件层是由具有50μm或者更小的薄基底材料密封的半导体器件。其中元件层是由这种薄基底材料密封的半导体器件具有对弯曲的抵抗力，并且适合于通过辊对辊方法制造。
附图说明
图1A和1B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图2A和2B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图3A和3B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图4A和4B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图5A和5B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图6是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图7A和7B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图8A和8B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图9A和9B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图10A和10B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图11A和11B是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图12是用于解释根据本发明的半导体器件的制造方法的例子的视图；
图13是用于解释通过辊对辊方法制造根据本发明的半导体器件的方法的例子的视图；
图14是用于解释根据本发明的半导体器件结构的例子的视图；
图15A到15C是用于解释根据本发明的半导体器件的使用的例子的视图；和
图16是用于解释根据本发明的半导体器件的使用的例子的视图。
具体实施方式
(实施方式1)
参照图1A，1B，2A，2B，3A，3B，4A，4B，5A，5B和6解释本发明的半导体器件的实施方式。
在图1A中，在基板101上形成分离层102。在分离层102上形成绝缘层103。在绝缘层103上形成晶体管，其包括半导体层104a或者104b、栅绝缘层105、栅极106a或者106b等。晶体管上覆有第一中间绝缘层107。在第一中间绝缘层107上形成布线108a、108b、108c、108d、109a、109b、109c和109d。布线108a和108b与半导体层104a电连接，布线108c和108d分别通过形成于第一中间绝缘层107内的开口与半导体层104b电连接。布线108a到108d和109a到109d上覆有第二中间绝缘层110。在第二中间绝缘层110上形成布线111a和111b。分别通过形成于第二中间绝缘层110内的开口，布线111a与布线108a电连接，布线111b与布线108c电连接。在第二中间绝缘层110上形成布线112a、112b、112c和112d。布线112a和112c形成为分别与布线111a和111b电连接。注意，布线112a和112b是电连接的，以形成一个连续的布线，并且布线112c和112d也是如此。布线112a到112d上覆有保护层113。
这里，基板101没有特别限定。基板101可以从玻璃、石英、陶瓷、塑料等中选择任一材料形成，只要该基板在形成元件层140的时候起支撑基板的作用以支撑元件层140，该元件层是包括例如晶体管这样的元件的一层。
分离层102优选为包含硅的一层，或者优选为包括由金属形成的一层和由金属氧化物形成的一层的叠层。作为含硅的层，可以给出晶体或者非晶体半导体层，它们包含硅(Si)作为主要成分，或者包含硅作为主要成分的半导体层，以及晶体和非晶体成分二者(后一种半导体也称为半非晶体半导体)等。作为通过叠加由金属形成的一层和由金属氧化物形成的一层所形成的多层的例子，可以给出包括由钨(W)形成的一层和由氧化钨(WOx)形成的一层的叠层、包括由铌(Nb)形成的一层和氧化铌(NbOx)形成的一层的叠层、包括由钛(Ti)形成的一层和由氧化钛(TiOx)形成的一层的叠层等。
此外，绝缘层103优选利用绝缘体例如氧化硅、氮化硅、氧氮化硅(silicon oxynitride)、或者氧化氮化硅(silicon nitride oxide)形成。氧氮化硅是含有氧硅键和氮硅键两种键且其中氧硅键的个数比氮硅键个数多的绝缘体。氧化氮化硅是包含氧硅和氮硅键两种键且其中氮硅键的个数比氧硅键的个数多的绝缘体。绝缘层103可以为单层或者多层。注意，当绝缘层103利用氮化硅或者氧化氮化硅形成时，可以避免基板101内的杂质例如碱金属向元件层104扩散。或者，通过形成由基板101和分离层102之间的氮化硅或者氧化氮化硅所产生的一层，可以避免基板101内的杂质例如碱金属向元件层140扩散。
半导体层104a和104b不受特别限定，可以由半导体例如包括非晶体或者晶体成分的硅、半导体例如包括非晶体或者晶体成分的硅锗、半导体例如包括非晶体和晶体两种成分的硅、半导体例如包括非晶体和晶体两种成分的硅锗形成。半导体层104a和104b每个都可以具有用作漏极或者源极的区域以及用作作用区的区域。另外，在用作漏极的区域和用作作用区的区域之间可以提供用以减小从漏极侧施加来的电场的区域。
栅绝缘层105不受特别限制，可以利用绝缘体例如氧化硅、氮化硅、氧氮化硅、或者氧化氮化硅形成。栅绝缘层105可以为单层或者多层。
栅极106a和106b不受特别限制，可以由导电材料形成。作为导电材料的例子，可以给出具体的金属例如钨、钼、铝、和铜。或者，可以使用前述金属和硅、钕的合金等。栅极106a和106b可以是单层或者多层，并且其形状不受特别限制。可将栅极106a和106b形成为多层，以提高栅极106a和106b与栅绝缘层105之间的粘贴强度。特别地，与栅绝缘层105接触的一层可以从与栅绝缘层105之间具有高粘贴强度的材料(例如氮化钛或者氮化钽)形成。
注意，尽管图1A中示出了晶体管，但是也可以适当地提供电容元件、电阻元件、二极管、存储元件等。每个元件的结构不受特别限制。例如，晶体管可以具有单个漏极结构或者LDD结构。在LDD结构的晶体管中，可以形成一个低浓度杂质区与栅极重叠的区域。
第一中间绝缘层107不受特别限制。第一中间绝缘层107可以由绝缘体例如氧化硅、氮化硅、氧氮化硅、氧化氮化硅或者硅氧烷形成。注意，硅氧烷是包含例如硅(Si)、氧(O)和氢(H)以及另外还包含Si-O-Si键(硅氧烷键)的化合物。作为硅氧烷的例子，可以给出不是链硅氧烷的环硅氧烷，并且作为具体的例子，可以给出硅玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物(alkyl silsesquioxanepolymer)、氢化倍半硅氧烷聚合物(hydrogenated silsesquioxanepolymer)等。或者，第一中间绝缘层107可以由与前述无机绝缘体不同的有机绝缘体例如丙稀或者聚酰亚胺形成。第一层绝缘层107可以是单层或者多层。
布线108a到108d和109a到109d不受特别限制。这些布线优选利用具有低电阻的导电材料例如铝、铜或者含有这些金属中任何一种的金属和硅的合金等形成。布线108a到108d和109a到109d可以是多层或者单层。对于多层，这些布线优选通过将由导电材料例如铝形成的一层夹在由金属氮化物例如氮化钛或者氮化钽形成的层之间而形成。
第二中间绝缘层110不受特别限制。第二中间绝缘层110可以由绝缘体例如氧化硅、氮化硅、氧氮化硅、氧化氮化硅或者硅氧烷形成。或者，第二中间绝缘体110可以由与前述无机绝缘体不同的有机绝缘体例如丙稀、聚酰亚胺等形成。第二中间绝缘层110可以是单层或者多层。
布线111a和111b不受特别限制。布线111a和111b可以由导电材料例如铝、铜、钨或者钼形成。或者布线111a和111b可以是多层或者单层。
布线112a到112d优选由含有铜、银等作为主要成分的导电材料形成。形成的布线112a到112d用作天线。布线112a到112d的形成方法不受特别限制，可以通过丝网印刷等方法形成。
保护层113优选由树脂例如环氧树脂形成为具有15到100μm的厚度。这样，由于体现布线112a到112d的形状所产生的保护层113的表面的不平度得以减小。
在本发明中，置于绝缘层103和保护层113之间的层以及包括例如晶体管这样的元件的层统称为元件层140。
以下，将解释一种把元件层140从基板101分离并且用片材或者膜密封的方法。
首先，形成一个开口，其穿过保护层113、第二中间绝缘层110、第一中间绝缘层107、栅绝缘层105和绝缘层103以到达分离层102(图1B)。用于形成该开口的方法不受特别限制，可以进行蚀刻等。通过形成该开口，在蚀刻分离层102时扩大了蚀刻剂和分离层102的接触面积。因而，蚀刻变得容易。
接着，选择性地蚀刻该分离层102。可以利用气体或者液体来进行蚀刻。随着蚀刻的进行，蚀刻剂散布在元件层140和基板101之间，以除去分离层102(图2A)。这里，对于分离层102包含硅或者钨作为主要成分的情形，优选使用三氟化氯(ClF3)等作为可以选择性地蚀刻分离层102的气体。对于分离层102由硅形成并且用湿刻法蚀刻的情形，优选使用氢氧化四甲基铵等作为可以选择性蚀刻分离层102的液体。注意，不一定要将分离层102的整个部分蚀刻掉，可以保留分离层的一部分，只要基板101和元件层140可以彼此分离。
接着，将第一基底材料121贴附到元件层的保护层113侧(图2B)。第一基底材料121优选为具有100μm或者更大的厚度的柔性片材或者膜，其提供有其粘合强度经紫外光或者热的照射而劣化的粘结层。特别地，其中当贴附时粘合强度超过5000N/20mm并且经紫外光或者热照射后粘合强度劣化到小于490N/20mm粘结层是优选的。该片材或者膜的材料不受特别限制，可以使用聚酯、聚对苯二甲酸乙二醇酯等。这里，由于第一基底材料121形成为具有100μm或者更大的厚度，因此在第一基底材料121和基板101之间产生的应力得以减小。因此，当从元件层140分离基板101的时候，因第一基底材料121翘曲引起的元件层140的损坏得以避免。
接着，从贴附有第一基底材料121的元件层140分离基板101(图3A)。在从元件层140分离基板101后，将紫外光照射到第一基底材料(图3B)。这样，第一基底材料121的粘合强度受到劣化。当第一基底材料121在经紫外光照射并进一步加热后，第一基底材料121变得更易于剥离并且产率得到提高。热处理优选在120到140℃进行。
接着，将第二基底材料122贴附到元件层的绝缘层103侧(图4A)。这样，元件层140就密封在第一基底材料121和第二基底材料122之间(第一密封步骤)。当采用第一基底材料121时，第二基底材料122优选为具有100μm或者更大厚度的、提供有其粘合强度经紫外光或者热的照射而劣化的粘结层的柔性片材或者膜状基底。特别是，其中当贴附时粘合强度超过5000N/20mm并且经紫外光或者热照射后粘合强度劣化到小于490N/20mm粘结层是优选的。基底的材料不受特别限制，可以使用聚酯、聚对苯二甲酸乙二醇酯等。这里，由于第二基底材料122形成为具有100μm或者更大的厚度，因此，当从元件层140分离基板101的时候，因第一基底材料121翘曲引起的元件层140的损坏得以避免。
在从元件层140剥离第一基底材料121之后(图4B)，将紫外光照射到第二基底材料122(图5A)。这样，第二基底材料122的粘合强度受到劣化。当第二基底材料122在经紫外光照射之后进一步加热时，第二基底材料122变得易于剥离，并且产率得到提高。热处理优选在120到140℃进行。
接着，将第三基底材料131贴附到元件层的保护层113侧(图5B)。第三基底材料131优选为具有50μm或者更小厚度的柔性片材或者膜状基底，其提供有含有热塑性树脂作为主要成分的粘合层。更具体地，该粘合层优选由称之为热熔性粘合剂的含有乙烯醋酸乙烯酯共聚物(EVA)、聚酯、聚酰胺、热塑性人造橡胶、聚烯烃等或者前述每种材料的衍生物作为主要成分的组分等形成。热熔性粘合剂是不包含有机溶剂并且在加热熔化贴附到物体后通过冷却而固化的粘合剂。热熔性粘合剂具有粘合时间短、对人体影响很少等优点。此外，这类优选由其软化温度高于粘合层的温度的材料形成，并且可以由例如聚酯、聚对苯二甲酸乙二醇酯等形成。
接着，剥离第二基底材料122。在剥离第二基底材料122时，优选将具有100到200μm厚度的可去除的膜或者可去除的片材作为支撑基底材料贴附到第三基底材料131，也即贴附到比其它材料更薄的基底材料。通过贴附支撑基底材料，因第三基底材料131的翘曲引起的元件层140的损坏得以避免。注意，当采用第一基底材料121和第二基底材料122时，优选具有经紫外光照射而劣化的粘合强度的一类基底材料作为支撑基底材料。在剥离了第二基底材料122之后，将第四基底材料132贴附到元件层的绝缘层103侧(图6)。当采用第三基底材料131时，第四基底材料132优选为具有50μm或者更小厚度的柔性片材或者膜状，其提供有含有热塑性树脂作为主要成分的粘合层。更具体地说，该粘合层优选由称之为热熔性粘合剂的含有乙烯醋酸乙烯酯共聚物(EVA)、聚酯、聚酰胺、热塑性人造橡胶、聚烯烃等或者前述每种材料的衍生物作为主要成分的组分等形成。该基底优选由其软化温度高于粘合层的软化温度的材料形成，并且可以由例如聚酯、聚对苯二甲酸乙二醇酯等形成。
通过前述步骤，元件层140就由第三基底材料131和第四基底材料132密封起来(第二密封步骤)。通过使用如采用第三基底材料131和第四基底材料132一样的具有厚度为50μm或者更小的薄基底材料密封该元件层140，可以提供具有抗弯曲的片状半导体器件。这种具有抗弯曲的半导体器件对于特别是采用称为辊对辊方法的制造系统来制造是合适的。此外，元件层140不是从基板101上直接转移到薄的柔性基底材料例如第三基底材料131和第四基底材料132。在将元件层140转移到第一基底材料121和第二基底材料122后，再将该元件层140转移到薄的基底材料例如第三基底材料131和第四基底材料132。因此，由于应力引起的元件层140的断裂和/或位于元件层140内的元件的电气特性的劣化得以减少，因此产率得到提高。此外，如在整个实施方式中所示的，将薄基底材料贴附到该元件层的由树脂形成的保护层113侧是在将薄基底材料贴附该元件层的由无机材料形成的绝缘层103侧之前，由此由于应力导致的元件层140的损坏甚至更为减小。
注意，在这个实施方式中，贴附到该元件层的保护层113侧和绝缘层103侧的第三基底材料131和第四基底材料132中的每个基底材料具有其中所提供的粘合层为片状或者膜状这样的结构。然而，保护层113侧和绝缘层103侧可以仅仅涂覆含有热塑性树脂作为主要成分的组分。在涂覆保护层113侧或者绝缘层103侧之后，可以在其上贴附具有50μm或者更小厚度的柔性基底材料。
此外，在第三基底材料131和第四基底材料132上可以覆盖一层由氧化硅、氮化硅、氮氧化硅、氧化氮化硅等形成的膜。通过采用这样的结构，可以降低潮气通过基底材料等穿透到元件层140中。
(实施方式2)
在这个实施方式中，将参照图7A，7B，8A，8B，9A，9B，10A，10B，11A，11B和12解释本发明的实施例，其中分离层具有包括叠层的结构，该叠层具有由金属形成的一层和由金属氧化物形成的一层。
在图7A中，在基板201上形成绝缘层202，并在绝缘层202上形成分离层203。分离层203是通过叠加由金属形成的第一层203a和由该金属的氧化物形成的第二层203b而形成的。在绝缘层203上相继叠加绝缘层204、绝缘层205和绝缘层206。在绝缘层206上形成包括半导体层207a或者207b、栅绝缘层208和栅极209a或者209b的晶体管。晶体管上覆有第一中间绝缘层210。在第一中间绝缘层210上形成布线211a、211b、211c、211d、212a、212b、212c和212d。布线211a和211b与半导体层207a电连接，布线211c和211d分别通过形成于第一中间绝缘层210内的开口与半导体层207b电连接。布线211a到211d和212a到212d上覆有第二中间绝缘层213。在第二中间绝缘层213上形成布线214a和214b。分别通过形成于第二中间绝缘层213内的开口，布线214a与布线211a电连接，布线214b与布线211c电连接。在第二中间绝缘层213上形成布线215a、215b、215c和215d。布线215a和215c形成为分别与布线214a和214b电连接。注意，布线215a和215b是电连接的，以形成一个连续的布线，并且布线215c和215d也是如此。布线215a到215d上覆有保护层216。
基板201、半导体层207a和207b、栅绝缘层208、栅极209a和209b、第一中间绝缘层210、布线211a到211d和212a到212d、第二中间绝缘层213、布线214a到214d和215a到215d、保护层216分别与实施方式1中提到的基板101、半导体层104a和104b、栅绝缘层105、栅极106a和106b、第一中间绝缘层107、布线108a到108d和109a到109d、第二中间绝缘层110、布线111a到111d和112a到112d以及保护层113类似。因而，在这个实施方式中对绝缘层202和204到206、和分离层203(203a和203b)进行解释。
绝缘层202优选由氮氧化硅形成。在分离层203中，第一层203a优选由从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pd)、锇(Os)和铱(Ir)选出的元素或者含有这些元素任一种的合金作为主要成分形成。第二层203b优选由第一层203a中使用的金属的氧化物形成。这样，该基板和该元件层240之间的分离就会进行得很好，因此提高了产率。绝缘层204优选由氧化硅形成。更具体地说，绝缘层204优选通过溅射法由氧化硅形成。特别是，对于第一层203a是由钨形成的情形，当形成绝缘层204的时候，也可以通过溅射法在第一层203a上形成第二层203b。此外，绝缘层205优选由氧化氮化硅或者氮化硅形成。这样，能够防止基板201中所含的杂质扩散到元件层240中。绝缘层206优选由氮氧化硅或者氧化硅形成，以使该应力能够比当在绝缘层205上直接叠加半导体层207a和207b的时候所产生的应力小。
在本发明中，置于绝缘层205和保护层216之间的各层以及包括例如晶体管这样的元件的各层统称为元件层240。
以下对在将基板201从元件层240分离之后用柔性基底材料密封元件层240的方法进行解释。
首先，形成一个开口，该开口穿过保护层216、第二中间绝缘层213、第一中间绝缘层210、栅绝缘层208、绝缘层205和206等到达分离层203(图7B)。形成该开口的方法不受特别限制，可以采用蚀刻法等。通过形成该开口，在蚀刻该分离层203时扩大了蚀刻剂和分离层203的接触面积。因而蚀刻变得容易。
接着，选择性地蚀刻该分离层203。蚀刻可以使用气体或者液体来实施。随着蚀刻的进行，蚀刻剂散布在元件层240和绝缘层202之间，以除去分离层203(图8A)。这里，对于分离203包含硅或者钨作为主要成分的情形，优选使用三氟化氯(ClF3)等作为可以选择性地蚀刻分离层203的气体。对于分离层203由硅形成并且用湿刻法蚀刻的情形，优选使用氢氧化四甲基铵等作为可以选择性蚀刻分离层203的液体。注意，不一定要将分离层203整个部分都蚀刻掉，可以保留分离层的一部分，只要绝缘层202和元件层240可以彼此分离。
接着，将第一基底材料221贴附到元件层的保护层216侧(图8B)。由此，就将元件层240密封在第一基底材料221和基板201之间(第一密封步骤)。由于第一基底材料221与实施方式1中的第一基底材料121类似，因此在这个实施方式中应用了实施方式1中的描述，并且省去对第一基底材料221的描述。
接着，从贴附有第一基底材料221的元件层240分离基板201(图9A)。在从元件层240分离基板201后，将紫外光照射到第一基底材料221(图9B)。这样，第一基底材料221的粘合强度受到劣化。当第一基底材料221在经紫外光照射后并进一步加热时，第一基底材料221变得更易于剥离并且产率得到提高。热处理优选在120到140℃进行。
接着，将第二基底材料222贴附到元件层的绝缘层204侧(图10A)。由于第二基底材料222与实施方式1中的第二基底材料122类似，因此在这个实施方式中应用了实施方式1中的描述，并且省去对第二基底材料222的描述。
接着，剥离第一基底材料221(图10B)，并将紫外光照射到第二基底材料222(图11A)。这样，第二基底材料222的粘合强度受到劣化。当第二基底材料222在经紫外光照射之后进一步加热时，第二基底材料222变得易于剥离，并且产率得到提高。热处理优选在120到140℃进行。
接着，将第三基底材料231贴附到元件层的保护层216侧(图11B)。由于第三基底材料231与实施方式1中的第三基底材料131类似，因此在这个实施方式中应用了实施方式1中的描述，并且省去对第三基底材料231的描述。
接着，剥离第二基底材料222，并将第四基底材料232贴附到元件层的绝缘层204侧(图12)。由于第四基底材料232与实施方式1中的第一基底材料132类似，因此在这个实施方式中应用了实施方式1中的描述，并且省去对第四基底材料232的描述。
通过前述步骤，就将元件层240通过第三基底材料231和第四基底材料232密封起来(第二密封步骤)。通过使用如第三基底材料231和第四基底材料232一样的具有厚度为50μm或者更小的薄基底材料密封该元件层240，可以提供具有抗弯曲的片状半导体器件。这种具有抗弯曲的半导体器件对于特别是采用称为辊对辊方法的制造系统来制造是合适的。此外，元件层240不是从基板201上直接转移到薄的柔性基底材料例如第三基底材料231和第四基底材料232。在将元件层240转移到第一基底材料221和第二基底材料222后，再将该元件层240转移到薄的基底材料例如第三基底材料231和第四基底材料232。因此，由于应力引起的元件层240的断裂和/或位于元件层240内的元件的电气特性的劣化得以减少，因此产率得到提高。此外，如在这个实施方式中所示的，将薄基底材料贴附到该元件层的由树脂形成的保护层216侧是在将薄基底材料贴附到该元件层的由无机材料形成的绝缘层204侧之前，由此由于应力导致的元件层240的损坏甚至进一步减小。
注意，在这个实施方式中，贴附到该元件层的保护层216侧和绝缘层204侧的第三基底材料231和第四基底材料232的每个基底材料具有其中所提供的粘合层为片状或者膜状这样的结构。然而，保护层216侧和绝缘层204侧可以仅仅涂覆含有热塑性树脂作为主要成分的组分。在涂覆保护层216侧或者绝缘层204侧之后，可以在其上贴附具有50μm或者更小厚度的柔性基底材料。
此外，在第三基底材料231和第四基底材料232上可以覆盖一层由氧化硅、氮化硅、氮氧化硅、氧化氮化硅等形成的膜。通过采用这样的结构，可以降低潮气通过基底材料等穿透到元件层140中。
(实施方式3)
在这个实施方式中，将参照图13对其中将辊对辊方法实施于本发明的实施例进行解释。
在这个实施方式中使用的制造装置具有用于传送要处理的对象的传送装置301、用于供应第一基底材料352的第一供应装置302、用于供应第二基底材料353的第二供应装置303、用于供应第三基底材料354的第三供应装置304、用于供应第四基底材料355的第四供应装置305、用于收集第一基底材料352的第一收集装置306、用于收集第二基底材料353的第二收集装置307、用于收集要处理的对象的第三收集装置308、用于将第一基底材料352贴附到要处理的对象上的第一粘合装置309、用于将第二基底材料353贴附到要处理的带有贴附的第一基底材料352的对象上的第二粘合装置310、用于将第三基底材料354贴附到要处理的带有贴附的第二基底材料353的对象上的第三粘合装置311、和用于将第四基底材料355贴附到要处理的带有贴附的第三基底材料354的对象上的第四粘合装置312。此外，用于这个实施方式中的该制造装置还具有起轴作用的用以调整第一基底材料352传送方向的第一传送辊313和第二传送辊314，和起轴作用的用于调整第二基底材料353传送方向的轴的第三传送辊315。第一粘合装置309、第二粘合装置310、第三粘合装置311和第四粘合装置312的每个装置具有两个辊。这些辊组合在一起，使得要处理的对象和基底材料夹在其间，并且将压力加到其上，以将要处理的对象贴附到基底材料上。注意，尽管第一到第四供应装置302到305和第一到第四收集装置306到308构成的结构不受特别限制，但是在这个实施方式中，供应装置和收集装置两者都包括辊。
对其中采用前述装置进行实施方式1和2中所描述的本发明的例子进行解释。
首先，通过传送装置301将提供有元件层371的基板351传送到第一粘合装置309，该元件层371中已经蚀刻了分离层。第一粘合装置309具有第一辊309a和第二辊309b，它们各个具有彼此不同的旋转方向。在第一粘合装置309中，将第一基底材料352从第一供应装置302沿第一辊309a传送，使之夹在第一辊309a和第二辊309b之间，并且也传送基板351，使之夹在第一辊309a和第二辊309b之间。这样将第一基底材料352贴附到元件层371，因此就将元件层371夹在基板351和第一基底材料352之间。
接着，通过第一传送辊313将第一基底材料352传送到与传送该基板351的方向不同的方向。这样该元件层371和该基板351彼此分离，并且该元件层371仅仅贴附到第一基底材料352上。然后，将带有元件层371的第一基底材料352传送到第二粘合装置310。在第一传送辊313和第二粘合装置310之间提供用于照射紫外光的第一照射装置361。在将元件层371和基板351彼此分离之后并且在将第一基底材料352和元件层371传送到第二粘合装置310之前，用紫外光照射第一基底材料352。因而，第一基底材料352的粘结层的粘合强度受到劣化。
第二粘合装置310具有第一辊310a和第二辊310b，各辊具有彼此不同的旋转方向。在第二粘合装置310中，将第二基底材料353从第二供应装置303沿第一辊310a传送，使之夹在第一辊310a和第二辊310b之间，并且还传送带有所贴附的元件层371的第一基底材料352，使之夹在第一辊310a和第二辊310b之间，这样就将基底材料353贴附到元件层371上，因此就将元件层371夹在第一基底材料352和第二基底材料353之间。
接着，通过第二传送辊314将第一基底材料352沿与传送该第二基底材料353的方向不同的方向传送。这样元件层371和第一基底材料352彼此分离，并且将元件层371仅仅贴附到第二基底材料353上。第一基底材料352绕第一收集装置306滚动，从而被收集。然后，将带有贴附的元件层371的第二基底材料353传送到第三粘合装置311。在第二传送辊314和第三粘合装置311之间提供用于照射紫外光的第二照射装置362。在将元件层371和第一基底材料352彼此分离之后并且在将第二基底材料353和元件层371传送到第三粘合装置311之前，用紫外光照射第二基底材料353。因而，第二基底材料353的粘结层的粘合强度受到劣化。
第三粘合装置311具有第一辊311a和第二辊311b，各辊具有彼此不同的旋转方向。在第三粘合装置311中，将第三基底材料354从第三供应装置304沿第一辊311a传送，使之夹在第一辊311a和第二辊311b之间，并且还传送带有所贴附的元件层371的第二基底材料353，使之夹在第一辊311a和第二辊311b之间。第一辊311a提供有加热装置，第三基底材料354的粘合层通过第一辊311a的加热得到软化。这样就将基底材料353贴附到元件层371上，使得元件层371夹在第一基底材料352和第二基底材料353之间。
接着，通过第三传送辊315将第二基底材料353沿与传送该第三基底材料354的方向不同的方向传送。这样元件层371和第二基底材料353彼此分离，并且将元件层371仅仅贴附到第三基底材料354上。将第二基底材料353绕第二收集装置307滚动，以将其收集。然后，将带有贴附的元件层371的第三基底材料354传送到第四粘合装置312。
第四粘合装置312具有第一辊312a和第二辊312b。各辊具有彼此不同的旋转方向。在第四粘合装置312中，将第四基底材料355从第四供应装置305沿第一辊312a传送，使之夹在第一辊312a和第二辊312b之间，并且还传送带有所贴附的元件层371的第三基底材料354，使之夹在第一辊312a和第二辊312b之间。第一辊312a提供有加热装置，第四基底材料355的粘合层通过第一辊312a的加热而软化。这样就将第四基底材料355贴附到元件层371上，使得元件层371夹在第三基底材料354和第四基底材料355之间。
如上所述，可以制造出其中元件层371密封在第三基底材料354和第四基底材料355之间的半导体器件。将该半导体器件沿第三收集装置308滚动，以将其收集。当使半导体器件沿辊滚动进行收集的时候，该半导体器件不一定需要弯曲。因此，由于半导体器件的弯曲引起的损坏得以避免。此外，由于本发明的半导体器件具有对弯曲的抵抗力，因此即使将它绕着具有短的内径的辊滚动的时候，也很少因弯曲引起损坏。因此，依照本发明的半导体器件能够以高产率地制造。
(实施方式4)
在本发明中，形成于元件层中的例如晶体管这样的元件的结构和电路结构不受特别限制。
晶体管例如可以具有LDD结构，该结构具有半导体层151，该半导体层在作为有源区的区域151a和作为漏区或者源区的区域151b之间具有低浓度的杂质区151c，如图14所示。此外，在栅极153的侧壁上可以形成侧壁154，以防止区域151c中加入杂质而形成高浓度杂质区。侧壁154由绝缘体例如氧化硅形成。可以使在半导体层151和栅极153之间形成的栅绝缘层152形成为仅仅覆盖半导体层151，如示于这个实施方式中的半导体器件。在这种结构的晶体管中，来自于作为漏区的区域的电场尤其得到减小，因而由于热载体引起的晶体管的劣化得以减小。
在图14中，具有与图1A和1B中那些部分类似的部分用图1A和1B所示的相同的标号标出。
(实施方式5)
可以将按照实施方式1到3等所述的方法制造的本发明中的半导体器件安装在物品例如卡片或者用于食品等的包装容器上。当将该半导体器件安装在卡片上的时候，该卡片就构成具有个人信息例如名字、血型、身高、体重和地址的标识卡。当安装在用于食品等的包装容器的时候，它就构成一个装置，用以存储信息例如食品的产地、厂商、配料产地、和生产日期以及用以将这种信息提供给经销商、顾客等。通过根据本发明的制造方法所制造的该半导体器件对人体伤害很少；因此，本发明对于需要高度安全的场合特别有效，例如对于安装在视频、人、动物等上的场合。
此外，可以将依照本发明的半导体器件安装在个人附品例如移动电话或者钱包上，用于获得通讯设备的主人的位置信息或者用于管理该主人的个人信息。
如图15c所示，可以将依照本发明的半导体器件1001安装在宠物的顶圈等上，使得该宠物能够携带该半导体器件。这样，如果宠物跑走并且丢失了，那么通过使用监视器1002等(图15A)可以知道该宠物的位置信息(在这种情况下，优选提供用于发送电波的电池1003)。此外，通过预先将宠物主人的信息、预防性注射的记录等信息存储到半导体器件1001中，保护该已经跑走的宠物的人就能够知道如何处置该宠物并且能够被人相信。如图15B所示，宠物主人1011、宠物商店1012、动物医院1013等可以建立一个用于交换信息的网络，其中可以使用根据本发明的半导体器件作为宠物携带的半导体器件1001，基于所存储的信息作为通讯装置。由于这样的网络，如果主人1011离开一段较长时间，并且宠物被留在宠物商店1012并且该宠物生病了，那么动物医院1013就能够容易地知道与该宠物相关的记录，这样就能够立即对该宠物实施处理。
图16示出一个例子，其中根据本发明的半导体器件1020安装在饮用水的瓶子1021上。在该半导体器件1020中，用读入器/写入器1022存储了饮用水信息例如生产日期、厂商和原材料。
根据本发明的半导体器件是以高产率制造的，并且是以低成本提供的。因此，当如上所述使用它的时候，成本得以节约并且是有效的。
本申请是以于2005年2月28日向日本专利局提交的系列号为2005-053103的日本专利申请为基础的，这里将其全文引入作为参考。

Claims (12)

1.半导体器件的制造方法，包括：
将第一柔性基底材料贴附到元件层的第一侧，
将第二柔性基底材料贴附到该元件层的第二侧，
将第一柔性基底材料从该元件层分离，
将比第一柔性基底材料和第二柔性基底材料薄的第三柔性基底材料贴附到该元件层的第一侧，
将第二柔性基底材料从贴附有第三柔性基底材料的该元件层分离，并且
将比第三柔性基底材料薄的第四柔性基底材料贴附到该元件层的第二侧。
2.如权利要求1所述的半导体器件的制造方法，其中在将第二柔性基底材料从该元件层分离的同时，将具有厚度为100到200μm的第五基底材料贴附到该元件层的第三柔性基底材料侧。
3.如权利要求1所述的半导体器件的制造方法，其中第一柔性基底和第二柔性基底材料中每一基底材料具有其粘贴强度经光的照射劣化的粘结层。
4.如权利要求1所述的半导体器件的制造方法，其中第三柔性基底材料和第四柔性基底材料中每一基底材料包括粘合剂层，该粘合剂层包括热熔性粘合剂。
5.如权利要求3所述的半导体器件的制造方法，其中该光是紫外光。
6.如权利要求1所述的半导体器件的制造方法，其中该元件层包括位于其第一侧的绝缘层，并且该元件层包括位于其第二侧的绝缘层。
7.半导体器件的制造方法，包括：
将第一柔性基底材料贴附到元件层的第一侧，
将第二柔性基底材料贴附到该元件层的第二侧，该第二柔性基底材料的厚度等于第一柔性基底材料的厚度，
将第一柔性基底材料从该元件层分离，
将比第一柔性基底材料薄的第三柔性基底材料贴附到该元件层的第一侧，
将第二柔性基底材料从贴附有第三柔性基底材料的该元件层分离，并且
将第四柔性基底材料贴附到该元件层的第二侧，第四柔性基底材料的厚度等于第三柔性基底材料的厚度。
8.如权利要求7所述的半导体器件的制造方法，其中在将第二柔性基底材料从该元件层分离的同时，将具有厚度为100到200μm的第五基底材料贴附到该元件层的第三柔性基底材料侧。
9.如权利要求7所述的半导体器件的制造方法，其中第一柔性基底和第二柔性基底材料中每一基底材料具有其粘贴强度经光的照射劣化的粘结层。
10.如权利要求7所述的半导体器件的制造方法，其中第三柔性基底材料和第四柔性基底材料中每一基底材料包括粘合剂层，该粘合剂层包括热熔性粘合剂。
11.如权利要求9所述的半导体器件的制造方法，其中该光是紫外光。
12.如权利要求7所述的半导体器件的制造方法，其中该元件层包括位于其第一侧的绝缘层，并且该元件层包括位于其第二侧的绝缘层。
CNB2006100515075A 2005-02-28 2006-02-28 半导体器件的制造方法 Expired - Fee Related CN100530604C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005053103 2005-02-28
JP2005053103 2005-02-28

Publications (2)

Publication Number Publication Date
CN1832150A true CN1832150A (zh) 2006-09-13
CN100530604C CN100530604C (zh) 2009-08-19

Family

ID=36932427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100515075A Expired - Fee Related CN100530604C (zh) 2005-02-28 2006-02-28 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US7307006B2 (zh)
CN (1) CN100530604C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017045598A1 (zh) * 2015-09-18 2017-03-23 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022830B2 (en) * 2000-08-17 2006-04-04 Tripep Ab Hepatitis C virus codon optimized non-structural NS3/4A fusion gene
JP5089033B2 (ja) 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8816484B2 (en) 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20080216885A1 (en) 2007-03-06 2008-09-11 Sergey Frolov Spectrally adaptive multijunction photovoltaic thin film device and method of producing same
US20090215215A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Method and apparatus for manufacturing multi-layered electro-optic devices
US20090211622A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Multi-layered electro-optic devices
US10211353B2 (en) * 2008-04-14 2019-02-19 Sunlight Photonics Inc. Aligned bifacial solar modules
KR101004849B1 (ko) * 2008-09-02 2010-12-28 삼성전기주식회사 박막소자 제조방법
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG101479A1 (en) * 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
WO2004040649A1 (ja) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US6881975B2 (en) * 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
CN102290422A (zh) * 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
TWI351566B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
EP2259300B1 (en) * 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017045598A1 (zh) * 2015-09-18 2017-03-23 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法

Also Published As

Publication number Publication date
US20060194371A1 (en) 2006-08-31
CN100530604C (zh) 2009-08-19
US7307006B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
CN1832150A (zh) 半导体器件的制造方法
JP5094776B2 (ja) 半導体装置の作製方法
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
JP5848314B2 (ja) 半導体装置
JP5690876B2 (ja) 半導体装置の作製方法
TWI379136B (en) Peeling method and method for manufacturing display device using the peeling method
JP4027740B2 (ja) 半導体装置の作製方法
JP5072946B2 (ja) 液晶表示装置の作製方法
CN1808689A (zh) 半导体器件制作方法
EP1426813B1 (en) Light-emitting device, and methods of manufacturing a semiconductor device
CN1815699A (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
CN1976011A (zh) 半导体装置的制造方法
JP2009135350A (ja) 半導体装置の作製方法
CN1893023A (zh) 半导体器件的制造方法
JP2004047975A (ja) 積層体の転写方法及び半導体装置の作製方法
CN1905146A (zh) 半导体器件的制造方法
JP2003086352A (ja) 発光装置及び電子機器
CN1870276A (zh) 半导体器件及其制造方法
JP4567282B2 (ja) 発光装置の作製方法
JP2006270072A (ja) 半導体装置の製造方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
JP4757469B2 (ja) 半導体装置の作製方法
JP5171232B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20210228

CF01 Termination of patent right due to non-payment of annual fee