CN1822346B - 用于在半导体器件中形成隔离区的方法 - Google Patents

用于在半导体器件中形成隔离区的方法 Download PDF

Info

Publication number
CN1822346B
CN1822346B CN2005100974847A CN200510097484A CN1822346B CN 1822346 B CN1822346 B CN 1822346B CN 2005100974847 A CN2005100974847 A CN 2005100974847A CN 200510097484 A CN200510097484 A CN 200510097484A CN 1822346 B CN1822346 B CN 1822346B
Authority
CN
China
Prior art keywords
substrate
ion
channel region
photodiode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100974847A
Other languages
English (en)
Other versions
CN1822346A (zh
Inventor
玄祐硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DongbuAnam Semiconductor Inc
Original Assignee
DongbuAnam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DongbuAnam Semiconductor Inc filed Critical DongbuAnam Semiconductor Inc
Publication of CN1822346A publication Critical patent/CN1822346A/zh
Application granted granted Critical
Publication of CN1822346B publication Critical patent/CN1822346B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种用于在例如光电二极管的半导体器件中形成隔离区的方法，在光电二极管的N型区与注入P型杂质离子的离子注入层之间，以及在光电二极管的N型区与P型半导体的衬底之间的边界处形成耗尽层，以使漏电流最小化，并消除接触面缺陷。采用低温处理以防止衬底中的杂质离子不合需要地扩散，以使半导体器件的针扎效应最大化。该方法包括以下步骤：在衬底中形成沟道区；通过向沟道区的内侧壁注入杂质离子形成离子注入层，其中相对于沟道区的内侧壁的表面倾斜地注入该杂质离子；以及通过用插入离子注入层的不掺杂硅酸盐玻璃膜填充沟道区，来形成半导体器件的隔离区。

Description

用于在半导体器件中形成隔离区的方法
本申请要求在2004年12月29日提交的韩国专利申请第10-2004-0114843号中的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种用于在半导体器件中形成隔离区的方法，更具体地，涉及一种用于在半导体器件中形成隔离区的方法，适用于在图像传感器中的相邻光电二极管之间实现电隔离。
背景技术
高度集成的半导体器件，例如CMOS图像传感器，可用于通过有源器件(例如，光电二极管)阵列将光信号转换成电信号输出，以基于入射光信号形成光学图像。布置得越来越密的阵列，导致器件集成度的增加，这增加了单个衬底上单位像素的数量或增加了每个像素的光电二极管数量，从而减少了光电二极管之间的距离。采用浅沟道隔离(STI)技术，以使这种集成的消极影响最小化，包括最小化邻近的光电二极管间的电干扰。图1A到图1C示出了采用STI技术在半导体器件中形成隔离区的现有方法。
参见图1A，通过对衬底11的选择性蚀刻来形成沟道区T，使形成的沟道区经受热氧化。如图1B所示，热氧化导致在沟道区T的内侧壁上形成热氧化膜12。随后，在衬底11的整个表面上沉积四乙基正硅酸酯(tetra-ethyl-ortho-silicate)，然后其基本上被平面化，以在经受高温处理以增加其密度之前留下四乙基正硅酸酯(tetra-ethyl-ortho-silicate)膜13。高温处理产生如图1C所示的隔离区，其中，已增加密度的四乙基正硅酸酯(tetra-ethyl-ortho-silicate)膜13’填充沟道区T。在衬底11的隔离区之间形成单位像素的光电二极管(图中未示出)。
然而，由于衬底中杂质离子的扩散，上述高温处理减小了要在衬底11的隔离区之间形成的光电二极管中的针扎效应(pinningeffect)。另外，在衬底11与隔离区接合处发生的接触面缺陷由于增加了漏电流而降低了光电二极管的电特性。
发明内容
因此，本发明旨在提供一种用于在半导体器件中形成隔离区的方法，其能够基本消除由于相关技术的局限性和缺点导致的一个或多个问题。
本发明的一个目的在于提供一种用于在半导体器件中形成隔离区的方法，其可最大化在衬底的多个隔离区之间形成的半导体器件的针扎效应。
本发明的另一个目的在于提供一种用于在半导体器件中形成隔离区的方法，其可最小化由在衬底与隔离区接合处发生的缺陷导致的漏电流。
本发明的其它优点、目的和特征将在随后的说明书中阐述，在本领域普通技术人员分析以下内容的基础上变得显而易见，或者通过实施本发明而了解。本发明的目的和其它优点可通过在说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
为了实现与本发明的目的一致的这些目的和其它优点，如本文中所体现和概括描述的，提供了一种用于在半导体器件中形成隔离区的方法。该方法包括以下步骤：在衬底中形成沟道区；通过向沟道区的内侧壁注入杂质离子形成离子注入层；以及通过用插入离子注入层的不掺杂硅酸盐玻璃膜填充沟道区，来形成半导体器件的隔离区。
应该理解，本发明的前面的概述和随后的详述都是示例性的和说明性的，目的在于提供对所要求的本发明的进一步说明。
附图说明
附图提供了对本发明的进一步解释，并入并且构成本申请的一部分。附图说明本发明的实施例，并与说明书一起解释本发明的原理。在附图中：
图1A到图1C是示出根据相关技术的用于在半导体器件中形成隔离区的方法的截面图；以及
图2A到图2D是示出根据本发明的用于在半导体器件中形成隔离区的方法的截面图。
具体实施方式
以下将详细参照本发明的优选实施例，其实例在附图中示出。任何可能的情况下，在所有附图中使用相同的附图标号表示相同或相似的部件。
图2A到图2D示出了根据本发明的用于在半导体器件中形成隔离区的方法。
参见图2A，通过使用对衬底的硅的活性离子蚀刻来对衬底21进行选择性蚀刻以形成沟道区T。在本发明的方法的典型实施例中，衬底21可以是P型半导体衬底。
参见图2B，在衬底21上按顺序形成缓冲膜(buffer film)22、绝缘膜23、以及焊垫膜(pad film)24，并对各个膜进行选择性蚀刻，直到沟道区T的内表面完全暴露。缓冲膜22和焊垫膜24被蚀刻，以形成宽度等于沟道区T的上端宽度的开口；以及绝缘膜23被蚀刻，以形成具有更大宽度的开口。这样，蚀刻之后，缓冲膜22和焊垫膜24的部分向内延伸，超出绝缘膜23的开口。缓冲膜22和焊垫膜24可由氧化物形成，绝缘膜23可由氮化物形成。然后，通过以相对于沟道内侧壁的斜角向沟道中注入杂质离子，来在沟道区T的暴露内侧壁上形成离子注入层25。本发明的典型实施例采用P型杂质用于上述离子注入，优选地，以四旋度或4[rot]，以5°～10°的倾角执行该离子注入，更优选地，以7°的倾角来执行。
参见图2C，通过高密度等离子体法在衬底21的整个表面上沉积不掺杂硅酸盐玻璃，从而覆盖离子注入层25。然后，通过例如化学机械抛光将这样沉积的不掺杂硅酸盐玻璃平面化。从而，通过用不掺杂硅酸盐玻璃膜26填充沟道区而形成隔离区。
参见图2D，光电二极管27形成在衬底21的隔离区之间。在本发明的典型实施例中，光电二极管27包括靠近衬底21的表面的P型区(PDP)和P型区下面的N型区(PDN)。作为不同杂质类型相邻的结果，在N型区与具有注入的P型杂质的离子注入区25之间，以及在N型区与P型半导体衬底21之间产生耗尽区28，从而使漏电流最小化。
同时，用于形成沟道区T的活性离子蚀刻产生衬底21的特殊表面特性和表面晶格结构.在相关技术方法中，由蚀刻导致的这些缺陷可通过在形成热氧化膜12的过程中应用的高温热氧化来恢复(见图1B).然而，在本发明中可避免该高温处理，离子注入层25可仅在沟道区T的表面形成，该离子注入层在与光电二极管的N型区的边界处形成耗尽层28.即，由于在形成离子注入层25的过程中倾斜地注入P型杂质离子，所以由上述活性离子蚀刻引起的衬底21的表面特性和晶格结构防止注入的P型杂质较深地渗入衬底中，即，越过表面层.此外，由于在用于形成四乙基正硅酸酯(tetra-ethyl-ortho-silicate)膜13(见图1C)的高温处理时杂质离子在衬底21中的扩散导致的光电二极管27针扎效应削弱的问题，可通过为低温处理的高密度等离子体法，使用不掺杂硅酸盐玻璃膜26填充沟道区T来解决，从而防止该扩散.因而，可最大化光电二极管的针扎等级，即光电二极管可达到的最大沟道电势，该针扎等级是由光电二极管的结构效果的掺杂等级决定的.
通过采用本发明的方法，其中在光电二极管的N型区与P型离子注入层之间，以及在光电二极管的N型区与P型半导体衬底之间的边界处形成耗尽层，可通过消除可能发生在隔离区与衬底之间的接触面缺陷来最小化漏电流，从而增强半导体器件的电特性。此外，应用低温处理防止衬底中的杂质离子不合需要地扩散，以最大化半导体器件的针扎效应。
对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种隔离区形成方法，包括：
在衬底中形成沟道区；
在所述衬底上形成缓冲膜、绝缘膜和焊垫膜；
选择性地蚀刻，直到所述沟道区的内表面暴露；
通过向所述沟道区的内侧壁注入杂质离子形成离子注入层；以及
通过用插入所述离子注入层的不掺杂硅酸盐玻璃膜填充所述沟道区，来形成半导体器件的隔离区，
其中，所述衬底是P型半导体衬底，所述杂质离子是P型杂质离子，
其中，蚀刻所述缓冲膜和所述焊垫膜，以形成宽度等于所述沟道区的上端宽度的开口，并且，蚀刻所述绝缘膜，以形成具有更大宽度的开口，
其中，在所述衬底的隔离区之间形成光电二极管，在所述光电二极管的N型区与具有注入的P型杂质的离子注入层之间，以及在所述光电二极管的N型区与P型半导体衬底之间产生耗尽区。
2.根据权利要求1所述的方法，其中以4旋度注入所述杂质离子。
3.根据权利要求1所述的方法，其中相对于所述沟道区的所述内侧壁的表面，倾斜地注入所述杂质离子。
4.根据权利要求3所述的方法，其中以5°～10°的倾角注入所述杂质离子。
5.根据权利要求3所述的方法，其中以7°的倾角注入所述杂质离子。
6.根据权利要求3所述的方法，其中以4旋度注入所述杂质离子。
7.根据权利要求1所述的方法，其中通过高密度等离子体法形成所述不掺杂硅酸盐玻璃膜。
CN2005100974847A 2004-12-29 2005-12-28 用于在半导体器件中形成隔离区的方法 Expired - Fee Related CN1822346B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040114843A KR100606914B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 격리영역 형성방법
KR10-2004-0114843 2004-12-29
KR1020040114843 2004-12-29

Publications (2)

Publication Number Publication Date
CN1822346A CN1822346A (zh) 2006-08-23
CN1822346B true CN1822346B (zh) 2010-05-05

Family

ID=36612260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100974847A Expired - Fee Related CN1822346B (zh) 2004-12-29 2005-12-28 用于在半导体器件中形成隔离区的方法

Country Status (3)

Country Link
US (1) US7422959B2 (zh)
KR (1) KR100606914B1 (zh)
CN (1) CN1822346B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP4584159B2 (ja) * 2006-02-24 2010-11-17 セイコーインスツル株式会社 半導体装置及び半導体装置の製造方法
US7888723B2 (en) * 2008-01-18 2011-02-15 International Business Machines Corporation Deep trench capacitor in a SOI substrate having a laterally protruding buried strap
US10243015B1 (en) * 2018-01-16 2019-03-26 Omnivision Technologies, Inc. Silicon photosensor array integrated circuit on [110]substrate with deep, anisotropically-etched, trench isolation
CN114520277A (zh) * 2022-02-17 2022-05-20 中国电子科技集团公司第五十八研究所 一种抗辐照硅基雪崩光电二极管的制备方法及结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043530A1 (en) * 2002-06-27 2004-03-04 Hoon Jang Methods of making shallow trench-type pixels for CMOS image sensors
WO2004044989A1 (en) * 2002-11-12 2004-05-27 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in cmos image sensors
KR20040058776A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 이미지센서의 트렌치 소자분리막 형성방법
CN1532879A (zh) * 2003-03-20 2004-09-29 ��ʽ����������ʾ�� 彩色阴极射线管
WO2004081989A3 (en) * 2003-03-12 2004-12-23 Micron Technology Inc Angled implant for trench isolation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202426A (ja) * 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5296392A (en) * 1990-03-06 1994-03-22 Digital Equipment Corporation Method of forming trench isolated regions with sidewall doping
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US20040142562A1 (en) * 2003-01-16 2004-07-22 Zhen-Long Chen Method of fabricating a shallow trench isolation structure
JP6611172B2 (ja) 2016-01-28 2019-11-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043530A1 (en) * 2002-06-27 2004-03-04 Hoon Jang Methods of making shallow trench-type pixels for CMOS image sensors
WO2004044989A1 (en) * 2002-11-12 2004-05-27 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in cmos image sensors
KR20040058776A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 이미지센서의 트렌치 소자분리막 형성방법
WO2004081989A3 (en) * 2003-03-12 2004-12-23 Micron Technology Inc Angled implant for trench isolation
CN1532879A (zh) * 2003-03-20 2004-09-29 ��ʽ����������ʾ�� 彩色阴极射线管

Also Published As

Publication number Publication date
US20060141732A1 (en) 2006-06-29
CN1822346A (zh) 2006-08-23
KR100606914B1 (ko) 2006-08-01
KR20060076431A (ko) 2006-07-04
US7422959B2 (en) 2008-09-09

Similar Documents

Publication Publication Date Title
USRE45633E1 (en) Reduced crosstalk sensor and method of formation
US7732247B2 (en) Isolation techniques for reducing dark current in CMOS image sensors
US9196646B2 (en) Method for reducing crosstalk in image sensors using implant technology
US7855406B2 (en) Solid-state imaging device and method of manufacturing the same
JP5248757B2 (ja) イメージセンサ及びその製造方法
US8278130B2 (en) Back side illumination image sensor and method for manufacturing the same
JP2013138218A (ja) イメージセンサ及びその製造方法
US11769779B2 (en) Method for passivating full front-side deep trench isolation structure
Park et al. Deep trench isolation for crosstalk suppression in active pixel sensors with 1.7 µm pixel pitch
US20100148230A1 (en) Trench isolation regions in image sensors
CN100517651C (zh) Cmos图像传感器的像素单元的形成方法
CN1822346B (zh) 用于在半导体器件中形成隔离区的方法
US20120280109A1 (en) Method, apparatus and system to provide conductivity for a substrate of an image sensing pixel
CN101599499A (zh) 无残像cmos图像传感器的像素结构和制造方法
US8153508B2 (en) Method for fabricating image sensor
CN101388361A (zh) 制造图像传感器的方法
CN104795414A (zh) 一种通过注入氮改性多晶硅层的方法
US7982277B2 (en) High-efficiency thinned imager with reduced boron updiffusion
CN101304036A (zh) 图像传感器及其形成方法
KR100922922B1 (ko) 이미지센서 및 그 제조방법
US7883957B2 (en) Image sensor and method for manufacturing the same
KR100654056B1 (ko) 이미지 센서 및 그 제조방법
US20070155127A1 (en) Image sensor and method of fabricating the same
US12094905B2 (en) Image sensor and manufacturing method thereof
CN107425027A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20131228