CN1812238A - 使用较高电压供电电平的低压逻辑操作 - Google Patents
使用较高电压供电电平的低压逻辑操作 Download PDFInfo
- Publication number
- CN1812238A CN1812238A CN 200510114984 CN200510114984A CN1812238A CN 1812238 A CN1812238 A CN 1812238A CN 200510114984 CN200510114984 CN 200510114984 CN 200510114984 A CN200510114984 A CN 200510114984A CN 1812238 A CN1812238 A CN 1812238A
- Authority
- CN
- China
- Prior art keywords
- module
- circuit
- converter
- letter
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Dc-Dc Converters (AREA)
Abstract
提供了一种使用较高电压供电电平的低压逻辑操作。电路包括第一模块以及与第一模块通信的第二模块。第一和第二模块串联连接在第一和第二参考电势之间。电流均衡模块与第一和第二模块之间的节点通信，并且减小第一和第二模块之间的电流消耗的差。
Description
技术领域
本发明涉及使用较高电压供电电平和较低电流水平的低压复合逻辑宏(complex logic macro)和/或模块的操作。
背景技术
在过去的十年间，互补金属氧化物半导体(CMOS)工艺通过集成更多数量的晶体管而产生了更小的器件。例如，当前的微处理器比十年前制造的微处理器的功能强大千倍以上。
微处理器的功率消耗也在增加。现在，一些微处理器的功耗超过100W。使用低压CMOS工艺构建的现代处理器采用的供电电压电平很少超过1V。结果，基于CMOS的微处理器需要超过100A的电流水平。
物理障碍开始限制流经这些器件的电流量。一个障碍涉及与电力在这些微处理器中的分布有关的电压降。芯片封装件和/或印刷电路板(PCB)电源层中的1mΩ的寄生电阻能产生100mV的电压降。事实上，在不显著增加材料和相关处理成本的条件下将寄生电阻降低到小于1MΩ是非常困难的。
例如，一般半导体封装件中的金接合导线的电阻在直径1微米长度5mm时具有约100MΩ的电阻。为了将总电源电阻限制在1MΩ以下，每个电源连接(VDD和VSS)必须被限制为小于0.5MΩ。该方法需要超过400个接合导线。由于寄生电阻的其他来源，将需要更多的接合导线。
一种方法去除了接合导线并且使用倒装芯片封装技术。该方法解决了封装电阻问题中的部分问题。其他考虑的事项包括半导体自身中的金属电阻、倒装芯片封装件的金属电阻以及印刷电路板(PCB)的金属电阻还必须相互适应。随着芯片继续缩小，布线的迹线必须做得更窄。结果，必须使用更薄的金属材料，而这又增加了寄生电阻。
本申请要求2004年11月29日递交的美国临时申请No.60/631,552的优先权。上述申请的公开内容通过引用结合于此。
发明内容
一种电路包括第一模块和与第一模块通信的第二模块。第一和第二模块在第一和第二参考电势之间串联连接。电流均衡模块与第一和第二模块之间的节点通信，并且减小第一和第二模块之间的电流消耗差。
在其他方面，电流均衡模块包括降压变换器(buck converter)。降压变换器包括与第三参考电势通信的导电开关。自由回转开关(freewheelingswitch)与第四参考电势和导电开关通信。电感元件与所述导电开关和自由回转开关以及所述节点通信。电容元件与第四参考电势和所述节点通信。
在其他方面，电流均衡模块包括2∶1DC/DC变换器。2∶1DC/DC变换器包括第一和第二导电开关。第一和第二电感元件与第一和第二导电开关通信。第一和第二自由回转开关与第一和第二导电开关通信，以在非导电时段期间提供一条电流路径。2∶1DC/DC变换器还包括驱动信号发生器，用于产生控制第一和第二导电开关和自由回转开关的驱动信号。第一和第二电感元件缠绕在一个公用的芯上。第一和第二导电开关、第一和第二电感元件、以及第一和第二自由回转开关以降压式配置连接，使得输出电压近似为输入电压幅度的一半。
在其他方面，电流均衡模块包括均衡开关电容器件。均衡开关电容器件包括具有第一端和第二端的第一电容元件，其中第一电容元件的第一端与第一模块和第一参考电势通信，第一电容元件的第二端与所述节点通信。第二电容元件具有与第二模块和第二参考电势通信的第一端以及与所述节点通信的第二端。第三电容元件具有第一和第二端。多个开关将第一、第二和第三电容选择性连接到第一和第二模块以及选择性地断开连接，来均衡第一和第二模块的电流消耗。所述多个开关包括第一开关、第二开关、第三开关以及第四开关，其中第一开关具有与第一电容元件的第一端通信的第一端以及与第三电容元件的第一端通信的第二端，第二开关具有与第二电容元件的第一端通信的第一端以及与第三电容元件的第二端通信的第二端，第三开关具有与第三电容元件的第一端通信的第一端以及与所述节点通信的第二端，第四开关具有与第三电容元件的第二端通信的第一端以及与所述节点通信的第二端。驱动信号发生器产生用来控制所述多个开关的驱动信号。
在其他方面，电流均衡模块包括线性推挽(push-pull)调节器。线性推挽调节器包括第一和第二线性推挽调节器。第一阶线性推挽调节器包括第一运算放大器(opamp)、具有与第一运算放大器的输出通信的控制输入的第一晶体管、与第三参考电势通信的第一端子、以及与所述节点通信的第二端子。第二阶线性推挽调节器包括第二运算放大器(opamp)、具有与第二运算放大器的输出通信的控制输入的第二晶体管、与所述节点通信的第一端子、以及与第四参考电势通信的第二端子。线性推挽调节器还包括具有第一端和第二端的电阻元件，电阻元件的第一端与第一和第二运算放大器的第一输入通信，电阻元件的第二端与所述节点通信。
在其他方面，电流均衡模块包括迟滞比较器(hysteresis comparator)模块。迟滞比较器模块包括可调偏置模块、可调带宽模块和/或可调延迟模块中的至少一个。电路是集成电路。
在其他方面，DC/DC变换器接收输入信号并产生输出信号。第二2∶1DC/DC变换器具有与DC/DC变换器的输出通信的输入以及与2∶1DC/DC变换器的输入通信的输出。
在其他方面，提供了第三和第四模块。第一、第二、第三和第四模块在第一和第二参考电势之间串联连接。电流均衡模块包括第一2∶1DC/DC变换器，第一2∶1DC/DC变换器与第一参考电势、第一和第二模块之间的第一节点、以及第二和第三模块之间的第二节点通信。第二2∶1DC/DC变换器与第二节点、第三和第四模块之间的第三节点以及第二参考电势通信。第三2∶1DC/DC变换器与第一参考电势、第二节点和第二参考电势通信。
在其他方面，一种设备包括所述电路，并且进一步包括N对电路。第一模块包括N对电路中的一对的第一电路。第二模块包括N对电路中的一对的第二电路。N对电路包括处理电路。第三模块包括N对电路中的另一对的第一电路。第四模块包括N对电路中的另一对的第二电路。第三和第四模块在第一和第二参考电势之间串联连接，并且电流均衡模块与第三和第四模块之间的节点通信。在其他方面，一种包括所述设备的通信设备，其中第一、第二、第三和第四模块包括信号处理模块。第一、第二、第三和第四模块包括图形流水线模块。
在其他方面，一种处理系统包括所述设备。第一模块包括第一中央处理单元(CPU)并且第二模块包括第二CPU。操作系统与第一和第二CPU通信，并且执行第一和第二CPU的负载均衡和/或节流中的至少一个，以减小第一和第二CPU之间的电流消耗差。
在其他方面，一种包括所述电路的处理系统，其中，第一模块包括第一中央处理单元，第二模块包括第二中央处理单元，并且处理系统还包括功率管理模块，功率管理模块与所述第一和第二中央处理单元通信，并且执行第一和第二中央处理单元的负载均衡和/或节流中的至少一个，以减小第一和第二中央处理单元之间的电流消耗的差。
在其他方面，第一和第二CPU都是由单个集成电路实现的。电流均衡模块包括具有第一和第二电感器的2∶1DC/DC变换器。2∶1DC/DC变换器中除第一和第二电感器之外的组件是由集成电路实现的。
在其他方面，一种系统包括处理系统，并且进一步包括印刷电路板(PCB)、布置在PCB上的第一和第二插槽、以及从集成电路伸出并被第一和第二插槽接收的引脚。第一和第二电感器被附接到集成电路，并且被布置在集成电路和PCB之间。
一种网络设备包括第一信道模块、与第一信道模块串联连接的第二信道模块、与第二信道模块串联连接的第三信道模块、以及与第三信道模块串联连接的第四信道模块。第一和第四信道模块串联连接在第一和第二参考电势之间。第一、第二、第三和第四信道模块功能上是等同的。
在其他方面，一种电流均衡模块与第一和第二信道模块之间、第二和第三信道模块之间以及第三和第四信道模块之间的节点通信，并且减小第一、第二、第三和第四信道模块之间的电流消耗差。该网络设备是1000Base-T兼容的。该网络设备是10GBase-T兼容的。
在其他方面，电流均衡模块包括降压变换器。电流均衡模块包括2∶1DC/DC变换器。电流均衡模块包括均衡开关电容器件。电流均衡模块包括线性推挽调节器。电流均衡模块包括迟滞比较器模块。
一种处理系统包括第一处理模块以及与第一处理模块通信的第二处理模块。第一和第二处理模块串联连接在第一和第二参考电势之间。操作系统与第一和第二处理模块通信，并且执行第一和第二处理模块的负载均衡和/或节流中的至少一个，以减小第一和第二处理模块之间的电流消耗差。
在其他方面，电流均衡模块与第一和第二处理模块之间的节点通信，并且减小第一和第二处理模块之间的电流消耗差。
在其他方面，电流均衡模块包括降压变换器。电流均衡模块包括2∶1DC/DC变换器。电流均衡模块包括均衡开关电容器件。电流均衡模块包括线性推挽调节器。电流均衡模块包括迟滞比较器模块。第一和第二处理模块包括第一和第二图形流水线模块。
第一和第二处理模块都是由单个集成电路实现的。电流均衡模块包括具有第一和第二电感器的2∶1DC/DC变换器。2∶1DC/DC变换器中除第一和第二电感器之外的组件是由集成电路实现的。
一种系统包括处理系统，并且进一步包括印刷电路板(PCB)、布置在PCB上的第一和第二插槽、以及从集成电路伸出并被第一和第二插槽接收的引脚。第一和第二电感器被附接到集成电路，并且被布置在集成电路和PCB之间。
一种电路包括在第一和第二参考电势之间串联连接的2n个模块。2n-1个节点被设置在2n个模块的相邻两个模块之间。2n-1个2∶1DC/DC变换器与2n-1个节点中的相应一个通信。
在其他方面，2n-1个2∶1DC/DC变换器布置在n个支路中。第一支路包括2n-1个2∶1DC/DC变换器中的一个，第二支路包括2n-1个2∶1DC/DC变换器中的两个，并且第n支路包括2n-1个2∶1DC/DC变换器中的2n-1个。模块包括复合逻辑宏。模块包括专用集成电路(ASIC)。模块包括处理模块。
一种方法，包括：使用第一模块执行第一功能；使用与第一模块通信的第二模块来执行第二功能，在第一和第二参考电势之间串联连接第一和第二模块；以及减小第一和第二模块之间的电流消耗差。
在其他方面，所述方法包括使用降压变换器来执行所述减小步骤。所述方法包括使用2∶1DC/DC变换器来执行所述减小步骤。所述方法包括使用均衡开关电容器件来执行所述减小步骤。所述方法包括使用线性推挽调节模块来执行所述减小步骤。所述方法包括使用迟滞比较器模块执行所述减小步骤。
一种操作网络设备的方法，包括提供第一通信信道；提供与第一通信信道串联的第二通信信道；提供与第二通信信道串联的第三通信信道；以及提供与第三通信信道串联的第四通信信道。第一和第四通信信道串联连接在第一和第二参考电势之间，并且其中第一、第二、第三和第四通信信道功能上是等同的。
在其他方面，所述方法包括减小第一、第二、第三和第四通信信道之间的电流消耗差。所述网络设备是1000Base-T兼容的。该网络设备是10GBase-T兼容的。
在其他方面，所述方法包括使用降压变换器来执行所述减小步骤。所述方法包括使用2∶1DC/DC变换器来执行所述减小步骤。所述方法包括使用均衡开关电容器件来执行所述减小步骤。所述方法包括使用线性推挽调节模块来执行所述减小步骤。所述方法包括使用迟滞比较器模块执行所述减小步骤。
一种方法，包括提供第一处理模块；提供与第一处理模块通信的第二处理模块，其中第一和第二处理模块串联连接在第一和第二参考电势之间；以及执行第一和第二处理模块的负载均衡和/或节流中的至少一个，以减小第一和第二处理模块之间的电流消耗差。
在其他方面，所述方法包括减小第一和第二处理模块之间的电流消耗差。
在其他方面，所述方法包括使用降压变换器来执行所述减小步骤。所述方法包括使用2∶1DC/DC变换器来执行所述减小步骤。所述方法包括使用均衡开关电容器件来执行所述减小步骤。所述方法包括使用线性推挽调节模块来执行所述减小步骤。所述方法包括使用迟滞比较器模块执行所述减小步骤。
第一和第二处理模块都是由单个集成电路实现的。2∶1DC/DC变换器包括第一和第二电感器。2∶1DC/DC变换器中除第一和第二电感器之外的组件是由集成电路实现的。
第一和第二插槽被布置在PCB上，并且引脚从集成电路中伸出并被第一和第二插槽接收。第一和第二电感器被附接到集成电路并且被布置在集成电路和PCB之间。
一种方法，包括提供在第一和第二参考电势之间串联连接的2n个模块；提供被设置在2n个模块的相邻两个模块之间的2n-1个节点；以及提供用于进行变换的2n-1个2∶1DC/DC变换器，其中2n-1个2∶1DC/DC变换器中的每个与2n-1个节点中的相应一个通信。
在其他方面，2n-1个2∶1DC/DC变换器布置在n个支路中。第一支路包括2n-1个2∶1DC/DC变换器中的一个，第二支路包括2n-1个2∶1DC/DC变换器中的两个，并且第n支路包括2n-1个2∶1DC/DC变换器中的2n-1个。2n个模块包括复合逻辑宏。2n个模块包括专用集成电路(ASIC)。2n个模块包括处理模块。
一种电路，包括用于执行第一功能的第一装置；以及用于执行第二功能且与第一装置通信的第二装置。第一和第二装置串联连接在第一和第二参考电势之间。电流均衡装置与第一和第二装置之间的节点通信，并且减小第一和第二装置之间的电流消耗差。
在其他方面，电流均衡装置包括降压变换器。降压变换器包括与第三参考电势通信的开关用导电开关装置。开关用自由回转开关装置与第四参考电势和导电开关装置通信。用于提供电感的电感装置与所述导电开关装置和自由回转开关装置以及所述节点通信。用于提供电容的电容装置与第四参考电势和所述节点通信。
在其他方面，电流均衡装置包括变换用2∶1DC/DC变换装置。2∶1DC/DC变换装置包括开关用的第一和第二导电开关装置。用于提供电感的第一和第二电感装置与第一和第二导电开关装置通信。开关用的第一和第二自由回转开关装置与第一和第二导电开关装置通信，以在非导电时段期间提供电流路径。2∶1DC/DC变换装置还包括驱动信号发生装置，用于产生控制第一和第二导电开关装置和自由回转开关装置的驱动信号。第一和第二电感装置缠绕在一个公用的芯上。第一和第二导电开关装置、第一和第二电感装置、以及第一和第二自由回转开关装置以降压式配置连接，使得输出电压近似为输入电压幅度的一半。
在其他方面，电流均衡装置包括用于开关电容的均衡开关电容装置。均衡开关电容装置包括具有第一端和第二端的用于提供电容的第一电容装置，其中第一电容装置的第一端与第一装置和第一参考电势通信，第一电容装置的第二端与所述节点通信。用于提供电容的第二电容装置具有与第二装置和第二参考电势通信的第一端以及与所述节点通信的第二端。用于提供电容的第三电容装置具有第一和第二端。开关用的多个开关装置将第一、第二和第三电容装置选择性连接到第一和第二装置以及选择性地断开连接，来均衡第一和第二装置的电流消耗。所述多个开关装置包括开关用的第一开关装置、第二开关装置、第三开关装置以及第四开关装置，其中第一开关装置具有与第一电容装置的第一端通信的第一端以及与第三电容装置的第一端通信的第二端，第二开关装置具有与第二电容装置的第一端通信的第一端以及与第三电容装置的第二端通信的第二端，第三开关装置具有与第三电容装置的第一端通信的第一端以及与所述节点通信的第二端，第四开关装置具有与第三电容装置的第二端通信的第一端以及与所述节点通信的第二端。驱动信号发生装置产生用来控制所述多个开关装置的驱动信号。
在其他方面，电流均衡装置包括调节用的线性推挽调节装置。线性推挽调节装置包括第一和第二线性推挽调节器。第一阶线性推挽调节器包括第一运算放大器(opamp)、具有与第一运算放大器的输出通信的控制输入的第一晶体管、与第三参考电势通信的第一端子、以及与所述节点通信的第二端子。第二阶线性推挽调节器包括第二运算放大器(opamp)、具有与第二运算放大器的输出通信的控制输入的第二晶体管、与所述节点通信的第一端子、以及与第四参考电势通信的第二端子。线性推挽调节装置还包括具有第一端和第二端的电阻元件，电阻元件的第一端与第一和第二运算放大器的第一输入通信，电阻元件的第二端与所述节点通信。
在其他方面，电流均衡装置包括用于均衡电流的迟滞比较器装置。迟滞比较器装置包括用于调整偏置的可调偏置装置、用于调整带宽的可调带宽装置和/或用于调整延迟的可调延迟装置中的至少一个。
在其他方面，电路是集成电路。变换用的DC/DC变换装置接收输入信号并产生输出信号。变换用的第二2∶1DC/DC变换装置具有与DC/DC变换装置的输出通信的输入以及与2∶1DC/DC变换装置的输入通信的输出。
在其他方面，电路包括用于执行第三和第四功能的第三和第四装置。第一、第二、第三和第四装置在第一和第二参考电势之间串联连接。电流均衡装置包括变换用的第一2∶1DC/DC变换装置、第二2∶1DC/DC变换装置和第三2∶1DC/DC变换装置，第一2∶1DC/DC变换装置与第一参考电势、第一和第二装置之间的第一节点、以及第二和第三装置之间的第二节点通信。第二2∶1DC/DC变换装置与第二节点、第三和第四装置之间的第三节点以及第二参考电势通信。第三2∶1DC/DC变换装置与第一参考电势、第二节点和第二参考电势通信。
一种设备，包括所述电路，并且进一步包括N对电路。第一装置包括N对电路中的一对的第一电路，并且第二装置包括N对电路中的一对的第二电路。N对电路包括处理用的处理装置。用于执行第三功能的第三装置包括N对电路中的另一对的第一电路。用于执行第四功能的第四装置包括N对电路中的另一对的第二电路。第三和第四装置在第一和第二参考电势之间串联连接，并且电流均衡装置与第三和第四装置之间的节点通信。第一、第二、第三和第四装置包括处理用的信号处理装置。
在其他方面，图形处理单元(GPU)包括所述设备。第一、第二、第三和第四装置包括用于处理图形的图形流水线装置。
在其他方面，一种处理系统包括所述设备。第一装置包括处理用的第一处理装置并且第二装置包括处理用的第二处理装置。操作系统与第一和第二处理装置通信，并且执行第一和第二处理装置的负载均衡和/或节流中的至少一个，以减小第一和第二处理装置之间的电流消耗差。第一和第二处理装置都是由单个集成电路实现的。
在其他方面，电流均衡装置包括具有第一和第二电感装置的变换用2∶1DC/DC变换装置。2∶1DC/DC变换装置中除第一和第二电感装置之外的组件是由集成电路实现的。一种系统包括处理系统，并且进一步包括印刷电路板(PCB)、布置在PCB上的第一和第二插槽、以及从集成电路伸出并被第一和第二插槽接收的引脚。第一和第二电感装置被附接到集成电路，并且被布置在集成电路和PCB之间。
一种网络设备包括用于提供第一通信信道的第一信道装置、与第一信道装置串联连接用于提供第二通信信道的第二信道装置、与第二信道装置串联连接用于提供第三通信信道的第三信道装置、以及与第三信道装置串联连接用于提供第四通信信道的第四信道装置。第一和第四信道装置串联连接在第一和第二参考电势之间，并且第一、第二、第三和第四信道装置在功能上是等同的。
在其他方面，一种用于均衡电流的电流均衡装置与第一和第二信道装置之间、第二和第三信道装置之间以及第三和第四信道装置之间的节点通信，并且减小第一、第二、第三和第四信道装置之间的电流消耗差。该网络设备是1000Base-T兼容的。该网络设备是10GBase-T兼容的。
在其他方面，电流均衡装置包括降压变换器。电流均衡装置包括变换用的2∶1DC/DC变换装置。电流均衡装置包括用于开关电容的均衡开关电容装置。电流均衡装置包括调节用的线性推挽调节装置。电流均衡装置包括用于均衡电流的迟滞比较器装置。迟滞比较器装置包括用于调整偏置的可调偏置装置、用于调整带宽的可调带宽装置和/或用于调整延迟的可调延迟装置中的至少一个。
一种处理系统包括处理用的第一处理装置以及与第一处理装置通信的处理用第二处理装置。第一和第二处理装置串联连接在第一和第二参考电势之间。用于提供操作系统的操作装置与第一和第二处理装置通信，并且执行第一和第二处理装置的负载均衡和/或节流中的至少一个，以减小第一和第二处理装置之间的电流消耗差。
在其他方面，电流均衡装置与第一和第二处理装置之间的节点通信，并且减小第一和第二处理装置之间的电流消耗差。
在其他方面，电流均衡装置包括降压变换器。电流均衡装置包括变换用的2∶1DC/DC变换装置。电流均衡装置包括用于开关电容的均衡开关电容装置。电流均衡装置包括调节用的线性推挽调节装置。电流均衡装置包括用于均衡电流的迟滞比较器装置。迟滞比较器装置包括用于调整偏置的可调偏置装置、用于调整带宽的可调带宽装置和/或用于调整延迟的可调延迟装置中的至少一个。处理装置包括用于处理图形的图形流水线装置。
第一和第二处理装置都是由单个集成电路实现的。电流均衡装置包括具有用于提供电感的第一和第二电感装置的变换用2∶1DC/DC变换装置。2∶1DC/DC变换装置中除第一和第二电感装置之外的组件是由集成电路实现的。
一种系统包括处理系统，并且进一步包括印刷电路板(PCB)、布置在PCB上的第一和第二插槽、以及从集成电路伸出并被第一和第二插槽接收的引脚。第一和第二电感器被附接到集成电路，并且被布置在集成电路和PCB之间。
一种电路包括：在第一和第二参考电势之间串联连接且用于分别执行2n个功能的2n个装置，被设置在2n个装置的相邻两个装置之间的2n-1个节点，以及变换用的2n-1个2∶1DC/DC变换装置。2n-1个2∶1DC/DC变换装置中的每个与2n-1个节点中的相应一个通信。
在其他方面，2n-1个2∶1DC/DC变换装置布置在n个支路中。第一支路包括2n-1个2∶1DC/DC变换装置中的一个，第二支路包括2n-1个2∶1DC/DC变换装置中的两个，并且第n支路包括2n-1个2∶1DC/DC变换装置中的2n-1个。2n个装置包括复合逻辑宏、专用集成电路(ASIC)和/或处理用的处理装置。
通过下文的详细说明，本发明可应用的其他领域将变得清楚。应当理解，用于说明本发明优选实施方式的详细说明和具体实施例仅仅是用于举例说明的目的，而不是想要限制本发明的范围。
附图说明
通过详细的说明和附图将更全面地理解本发明，其中：
图1A和图1B是分别示出了以二倍正常电压电平和一半正常电流水平工作的堆叠的复合逻辑宏和模块的功能框图；
图2A和图2B是分别示出了具有电流均衡模块的堆叠的复合逻辑宏和模块的功能框图；
图3A和图3B是示出了由降压变换器进行均衡的堆叠的复合逻辑宏和模块的功能框图；
图4A和图4B是示出了由2∶1DC/DC变换器进行均衡的堆叠的复合逻辑宏和模块的功能框图；
图5A和图5B是示出了由第一示例性均衡开关电容器件进行均衡的堆叠的复合逻辑宏和模块的功能框图；
图6A和图6B是示出了由第二示例性均衡开关电容器件进行均衡的堆叠的复合逻辑宏和模块的功能框图；
图7A和图7B示出了由线性推挽调节器进行均衡的堆叠的复合逻辑宏和模块的功能框图；
图8A和图8B是示出了由迟滞比较器进行均衡的堆叠的复合逻辑宏和模块的功能框图；
图9A是示出了根据现有技术使用DC/DC变换器和2∶1变换器向模块或宏供应电压和电流的功能框图；
图9B是示出了根据本发明的一些实现方式向两个堆叠的模块或宏供应电压和电流的功能框图；
图9C是示出了根据本发明另外的实现方式向四个堆叠的模块或宏供应电压和电流的功能框图；
图10A是示出了包括多个通信信道的通信设备的功能框图，其中每个通信信道具有一个信号处理器；
图10B是示出了向图10A的通信设备供应电压和电流的功能框图；
图11A是示出了包括多个图形流水线模块的图形处理单元(GPU)的功能框图；
图11B是示出了向图11A的图形流水线模块供应电压和电流的连接的功能框图；
图12是示出了第一和第二处理器、功率调整模块和可选的电流均衡模块的功能框图，其中功率调整模块均衡第一和第二处理的电流消耗；
图13A是示出了第一和第二处理器、频率均衡模块和可选的2∶1DC/DC变换器的功能框图，其中频率均衡模块减小第一和第二处理器的工作频率之间的差，以减小电流的不均衡；
图13B是示出了半导体管芯上的第一和第二处理器以及2∶1DC/DC变换器的示例性布图的功能框图；
图13C是示出了图13B的半导体管芯的封装件以及PCB上的外部电感器的侧视图；以及
图14是示出了第一和第二处理器、操作系统以及可选的电流均衡模块的功能框图，其中操作系统均衡第一和第二处理器的电流消耗。
具体实施方式
下面对(一个或多个)优选实施例的说明仅仅是示例性的，并不是要限制本发明及其应用或使用。为了清楚起见，附图中将使用相同的标号来标识相似的元件。如这里所使用的，术语模块指的是专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)与存储器、微处理器子系统、组合逻辑电路、复合逻辑宏和/或提供所描述的功能的其他适当组件。
参考图1A和图1B，本发明使多组器件(例如复合逻辑宏和/或模块)彼此上下堆叠以克服实际的寄生电阻障碍。在图1A中，复合逻辑宏20和24彼此上下堆叠并且被连接在VDD和VL之间。在一些实现方式中，VL可以是地。在图1B中，模块30和34彼此上下堆叠并且被连接在VDD和VL之间。如果复合逻辑宏20和24或模块30和34的复合度被近似分为两等份，并且如果这两半部分近似相等地运行，则电流需求将近似为非堆叠器件的一半。
堆叠的器件的运行电压是非堆叠器件的两倍。然而，不能保证复合逻辑宏20和24或模块30和34两者将消耗基本相同的电流水平。这似乎是几乎不可能解决的问题，除非能使得两半部分吸收基本相同的电流量。实际上没有办法保证这两半部分的电压降是施加到整个器件上的总电压的一半。
现在参考图2A和图2B，根据本发明的电流均衡模块50被连接到VDD、VL和/或逻辑宏20和24或模块30和34之间的节点52中的至少一个。电流均衡模块50尝试均衡供应到逻辑宏20和24或模块30和34的电流量。具体而言，电流均衡模块50将(VDD-VL)的近似1/2供应到图2A中的复合逻辑宏20和24中的每个或图2B中的模块30和34中的每个。示例性电流均衡模块50包括降压变换器、2∶1DC/DC变换器、线性推挽调节器、低压降(low drop-out，LDO)调节器、均衡开关电容器件、开关电感器件、电容/电感器件、迟滞比较器和/或其他类似器件，这将在下文进一步描述。
参考图3A和图3B，所示出的堆叠的复合逻辑宏或模块由降压变换器68进行均衡。降压变换器68可以具有图3A和3B所示的拓扑结构以及/或者任何其他适当的拓扑结构。降压变换器68包括导电开关70和自由回转开关72。控制模块73产生用于开关70和72的驱动信号。控制模块73可以感应节点52处的电压和/或电流，并基于此来控制开关。在一些实现方式中，开关70和72具有相反状态。电感元件78的一端连接在开关70和72之间，另一端连接在复合逻辑宏20和24或模块30和34之间。降压变换器68吸收或发出电流以提供均衡。
现在参考图4A和图4B，示出了一种实现方式，用于在两半部分之间均衡电流从而使这两半部分上看到的电压近似相等。在图4A中，均衡动作是通过了利用耦合电感器104的2∶1DC/DC变换器100完成的。进一步的操作细节在2003年10月24日递交的美国专利申请No.10/693,787“Voltage Regulator”中进行了阐述，该专利申请通过引用全文结合于此。
2∶1DC/DC变换器100包括以180度的相位差工作的两个降压变换器，以从输入电压VDD产生输出电压VOUT。每个降压变换器包括导电开关110a或110b、自由回转开关114a或114b、以及电感器104a或104b。输出电容118对每个降压变换器的输出电压滤波。由于是可以忽略的纹波电流，所以输出电容118的值可以被减小。此外，由于2∶1DC/DC变换器100的输入和输出之间的紧密耦合，输入处的任何电容都与输出电容118协同工作，以有效提供输出处负载的并联电容。控制模块119产生用于开关110a、110b、114a和114b的驱动信号。控制模块119可以感应节点52处的电压或电流，并且基于此来控制开关。
启动电路130选择性地被提供，以确保节点52在启动期间被保持在小于VDD的电压处。在一些实现方式中，节点在启动期间被保持在近似VDD/2。在一些实现方式中，启动电路130包括一个或多个电容器。或者，VDD可以在启动期间增加或斜坡上升来防止模块两端的过电压，并确保节点52处于在启动期间被保持在近似VDD/2以及/或者小于阈值电压VTH(阈值电压VTH小于VDD)中的至少一种情形。阈值VTH应当小于将引起宏和/或模块损坏的电压。
在图4B中，图4A的输出电容118被标记为118B。可选地可以添加另一电容118A以确保宏和/或模块在启动期间接收不超过VTH和/或近似VDD/2的电压。或者，VDD可以在启动期间增加或斜坡上升来防止宏和/或模块两端的过电压。还可以使用其他在启动期间限制电压的方法。在一些实现方式中，电容的电容值被设置为基本相等。
在一些实现方式中，电感器104a和104b可以紧密耦合在一起，并且具有近似为1的耦合系数K。电感器104a和104b可以缠绕在共用的磁芯上以形成提供了电感器104a和104b之间的高耦合系数的电感器组件104。选择电感器绕组的极性，使得流经电感器104a和104b的DC电流近似抵消，从而近似零的DC电流流经电感器组件104的磁芯。因此，电感器104a和104b可以使用由低磁导率材料制成的较小尺寸的芯，使得电感器组件104的尺寸(体积)更小并且成本降低。此外，考虑到瞬态负载电流，2∶1DC/DC变换器100的瞬态响应由于各电感的抵消而得到改进。
任何过电流，不管是来自还是进入堆叠的复合逻辑宏20和24或模块30和34的节点52，都将被2∶1DC/DC变换器100以近似95％的效率吸收回主电源。在启动后，2∶1DC/DC变换器100保证复合逻辑宏20和24或模块30和34的两半部分上看到的电压近似相等。假定这两半部分在电流水平方面具有最高25％的失配，则2∶1DC/DC变换器100需要吸收或发出整个器件的一半的电流的25％，或者整个电流的1/8。
参考初始电流需求为100A的微处理器示例，2∶1DC/DC变换器100需要吸收或者发出小于12.5A的电流。这可以容易地利用微处理器管芯内的集成功率MOSFET以及安装在微处理器封装件之下的单个1∶1耦合电感器104来实现，如下面描述的图13A～13C所示出的那样。
在2004年3月26日递交的美国专利申请No.10/810,452“VoltageRegulator”、2003年10月24日递交的美国专利申请No.10/693,787“Voltage Regulator”以及2004年1月8日递交的美国专利申请No.10/754,187“Digital Low Dropout Regulator”中示出并说明了其他适当的降压变换器和2∶1变换器拓扑结构，它们通过引用全文结合于此。
现在参考图5A和图5B，复合逻辑宏20和24或模块30和34的堆叠结构不仅对于高功率半导体器件来说有用，而且对于目的在于手持市场(例如个人数字助理(PDA)、MP3播放器、便携式卫星广播、蜂窝电话等)中使用的低功率集成电路来说也是有用的。在许多手持式应用中，可以使用有限数目的DC/DC变换器来产生操作现代半导体器件所需的不同低电压供电电平。
对于两个复合逻辑宏或模块可以在低压下工作以及组合堆叠电压已经可用于运行集成电路的模拟部分的应用，堆叠的复合逻辑宏20和24或模块30和34是适用的。例如，具有1.8V模拟供电的器件可以用来对在0.9V下运行的嵌入式逻辑的两半部分进行供电。两半部分之间的电流差异仍旧需要解决。
在这种情况下，均衡开关电容器件150可以用来在两半部分之间往复转换电流，如图5A和图5B所示出。控制模块154感应节点164处的电流和/或电压，并且控制开关158和160，以改变电容器C1和C2的充放电。均衡电容器C1和C2的往复动作可以用来保证两半部分的电压近似相等，即使是在两半部分之间存在电流需求的不均衡的时候。在一些实现方式中，C1的电容值被设置为基本等于C2的电容值，以防止启动期间在模块20和24两端的过电压。换句话说，在启动期间，节点164被保持小于VTH以及/或者近似等于VDD/2。尽管示出了均衡开关电容器件，但是本领域技术人员将认识到，也可以使用开关电感器件和/或开关电容/电感器件。
现在参考图6A和图6B，示出的另一种均衡开关电容器件包括电容器C1、C2和C3、开关180、182、184和186。开关电容器模块192控制开关180～186，以吸收来自节点192的电流或发出电流到节点192。在一些实现方式中，开关180和184作为一对而被开关，并且开关182和186也作为一对而被开关，并且它们具有相反的状态。开关电容模块190可以感应节点192处的电流或电压，并且基于此来控制开关。均衡电容器C1、C2和C3的往复动作可以用来保证两半部分的电压近似相等，即使是在两半部分之间存在电流需求不均衡的时候。
现在参考图7A和图7B，在丧失一些效率的条件下，可以使用线性推挽调节器200。如果两半部分被设计为相对均衡，则丧失的效率应当是最小的。该方法明显好于线性调节器，线性调节器一般仅具有50％的效率。尽管如此，在一些实现方式中也可以使用线性调节器。
线性推挽调节器200包括第一和第二运算放大器204和208，运算放大器204和208的输出分别与晶体管T1和T2的控制端子通信。在一些实现方式中，晶体管T1和T2是CMOS晶体管。晶体管T1的第一端子耦合到VDD。晶体管T1的第二端子耦合到晶体管T2的第一端子。晶体管T2的第二端子耦合到VL。运算放大器204的正相输入耦合到较高电压阈值VUL，并且运算放大器208的正相输入耦合到较低电压阈值VLL。运算放大器208的反相输入耦合到运算放大器204的反相输入以及电阻R的一端。电阻R的另一端分别耦合到第一和第二晶体管T1和T2的第二和第一端子。第一和第二晶体管T1和T2的第二和第一端子还分别耦合到图7A中的第一和第二逻辑宏20和24之间的节点210或者图7B中的第一和第二模块30和34之间的节点210。
当节点210比目标电压
小了第一阈值
时，上面的逻辑宏或模块下降的电压过多。上面的运算放大器204短暂导通晶体管T1，晶体管T1将VDD施加到节点210。节点210处的VDD拉升了逻辑宏或模块24或34两端的电压，并降低了逻辑宏或模块20或30两端的电压。当VDD被施加到节点210时，运算放大器204关断T1，并且过程一直重复直到差异小于第一阈值。
当节点210比目标电压
大了第二阈值
时，下面的逻辑宏或模块下降的电压过多。下面的运算放大器208短暂导通晶体管T2，晶体管T2将VL施加到节点210。节点210处的VL拉升了逻辑宏或模块20或30两端的电压，并降低了逻辑宏或模块24或34两端的电压。当VL被施加到节点210时，运算放大器208关断T2，并且过程一直重复直到差异小于第一阈值。
能够认识到，可以使用任何类型的调节器。除了上面描述的实现方式外，可以使用其他类型的DC/DC变换器、推挽调节器以及开关电容器件。还可以使用其他类型的调节器，包括但不限于迟滞比较器。例如，适当的迟滞比较器包括2003年6月23日递交的美国专利申请No.10/602,997“Simplified Comparator with Digitally Controllable Hysteresis andBandwidth”中示出并说明的那些迟滞比较器，其通过引用全文结合于此。
在图7B中，提供了第一和第二电容C1和C2来将启动期间的模块30和34两端的电压限制为小于VTH以及/或者近似等于VDD/2。在一些实现方式中，电容C1的电容值基本等于C2的电容值。换句话说，节点210在启动期间被保持在近似VDD/2。
现在参考图8A和8B，迟滞比较器250和254用来调整逻辑宏20和24或模块30和34两端的电压。比较器250接收VDD、较高电压阈值VUL以及节点210处的电压。在一些实现方式中，比较器250具有固定或可调偏置256、带宽258和/或延迟260。如果可调，则比较器254接收用于进行相应调整的一个或多个对应输入。比较器254接收VL、较低电压阈值VLL以及节点210处的电压。
当节点210比目标电压
小了较高阈值
时，上面的逻辑宏或模块下降的电压过多。比较器250将VDD施加到节点210。节点210处的VDD拉升了逻辑宏或模块24或34两端的电压，并降低了逻辑宏或模块20或30两端的电压。当VDD被施加到节点210一个延迟时段之后，比较器250停止将VDD施加到节点210。过程一直重复直到差异小于较高阈值。
当节点210比目标电压
大了较低阈值
时，下面的逻辑宏或模块下降的电压过多。比较器254将VL施加到节点210。节点210处的VL拉升了逻辑宏或模块20或30两端的电压，并降低了逻辑宏或模块24或34两端的电压。当VL被施加到节点210一个延迟时段之后，比较器254停止将VL施加到节点210。过程一直重复直到差异小于较低阈值。
此外，本领域技术人员将认识到，尽管示出了两级的逻辑宏和模块的堆叠，但是也可以使用其他级次的堆叠。还可以使用其他的均衡方法。
现在参考图9A，DC/DC变换器300接收输入信号并产生4V以及25A的输出。第一2∶1变换器304将4V、25A的输入变换为2V、50A的输出。第二变换器308将2V、50A的输入变换为1V、100A的输出。在印刷电路板(PCB)314上封装的宏或模块312可以经由电阻310(其可以代表迹线和其他连接的寄生电阻)连接到2∶1变换器308的输出。可以认识到，由寄生电阻310而产生的损失等于I2R，其中I是流经寄生电阻R的电流。现在参考图9B，根据本发明，如上所述，通过在324和328处标识的一对宏或模块之间连接2∶1变换器320(或其他电流均衡模块)，可以将损失减小4倍。
现在参考图9C，另外的模块可以连接另外的2∶1变换器。在图9C中，四个模块或宏340、342、344和346串联连接，并且在它们中间具有节点347、348和349。第一2∶1变换器330连接到DC/DC变换器300的输出、模块或宏340和节点348。节点348还连接到2∶1变换器334和336以及模块或宏342和344。2∶1变换器334还连接到DC/DC变换器300的输出、模块或宏340和节点347和348，如图所示。2∶1变换器336还连接到节点348和349，如图所示。2∶1变换器320可以小于2∶1变换器308，2∶1变换器38处理所有流向PCB的电流。相反，2∶1变换器320仅需要处理堆叠器件之间的电流失配。
更为一般地，当电路包括2n个模块或宏时，它将包括2n-1个2∶1DC/DC变换器。2∶1DC/DC变换器可以以n个支路的形式布置。2n-1个2∶1DC/DC变换器在邻近DC/DC变换器之间具有2n-1个节点。2n-1个2∶1DC/DC变换器中的每个连接到2n-1个节点的相应一个。
例如在图9C中，有两个支路350和352。第一支路350包括一个2∶1变换器而第二支路包括两个2∶1DC/DC变换器。更为一般地，第一支路包括20＝1个2∶1DC/DC变换器，第二支路包括21＝2个2∶1DC/DC变换器，第三支路包括22＝4个2∶1DC/DC变换器，...，并且第n支路包括2n-1个2∶1DC/DC变换器。
现在参考图10A和图10B，诸如路由器、交换机或其他网络设备的通信设备360通常包括多个通信信道364-1、364-2、364-3和364-4(统称为信道364)。尽管仅示出了四个信号处理器模块，但是可以使用额外的信号处理器对。每个信道364包括信号处理器366-1、366-2、366-3和366-4(统称为信号处理器366)。由于信号处理器366中的每个通常具有相同的设计，所以信号处理器模块366在工作期间趋向于吸入近似相同的电流量。电流均衡模块370(如上文或下文所述)可以被提供用来均衡电流消耗的差异。由于失配度将很低，所以可以使用低效率的器件(例如线性LDO调节器)，当然也可以使用其他的电流均衡模块。例如，通信信道可以兼容1000Base-T以太网标准、10Gbase-T以太网标准或其他当前或未来的以太网标准或其他标准。
现在参考图11A和图11B，图形处理单元(GPU)380包括多个图形流水线模块382-1、383-2、...和382-N(统称为图形流水线模块382)。由于图形流水线模块382中的每个具有相同的设计，所以图形流水线模块382在工作期间趋向于吸入相同的电流量。电流均衡模块390(如上文或下文所述)可以被提供用来均衡电流消耗的差异。
现在参考图12，第一和第二处理器400和402与功率调整模块404通信，功率调整模块404均衡第一和第二处理器400和402的电流消耗。在一些实现方式中，功率调整模块404是基于硬件的、基于软件的、以及/或者基于硬件和软件的。在一些实现方式中，功率调整模块404调整第一和第二处理器的相对工作频率来尝试均衡电流消耗。功率调整模块404还可以使用第一和第二处理器400和402的负载均衡和/或节流来尝试均衡电流消耗。在一些实现方式中，功率调整模块404与可选的电流均衡模块406结合使用，如上文和下文所描述的那样。换句话说，功率调整模块404执行粗均衡而电流均衡模块执行精细电流均衡。
现在参考图13A、图13B和图13C，功率管理模块404包括频率均衡模块404′。可选的2∶1DC/DC变换器406′也可以被用于进一步地均衡电流消耗。在图13B中，2∶1DC/DC变换器406′以及第一和第二处理器400和402的示例性布图被示出为制造在半导体管芯408上。在图13C中，图13B的半导体管芯408通过设置在PCB 412上的第一和第二插槽414和416而连接到PCB 412。在一些实施例中，上面描述的与2∶1DC/DC变换器406相关联的电感器420和422被布置在半导体管芯408和PCB 412之间。引脚426从管芯408伸出并且被插槽414和416接收。尽管示出的功率管理模块404包括频率均衡模块404′，但是本领域技术人员将认识到，可以以上文和/或下文描述的任何一种方式来执行电流的硬件和/或软件均衡。
现在参考图14，功率调整模块404包括操作系统404″。OS 404″或芯片能够通过分配线程给第一和第二处理器400和402来执行负载均衡。OS404″或芯片能够对第一和/或第二处理器400和402进行节流，使得电流不均衡很小。例如，CPU速度可以如下设置：
| 速度 | ||||
| CPU1或CPU2 | 1GHZ | 2GHZ | 3GHZ | 4GHZ |
| CPU2或CPU1 | 0GHZ | 1GHZ | 2GHZ | 3GHZ |
以最大频率的1/2运行每个CPU更有效率，因为每个CPU可以以较低的电压运行。在一些实现方式中，CPU中的一个的工作频率被降低和/或被增加，以均衡其他CPU的电流消耗。或者，可以在至少一个CPU上执行空操作(dummy operation)，以均衡否则将发生的电流不均衡。
重新参考图4A、图4B、图5A和图7B，电路和/或电容器被用来确保宏和/或模块之间的节点处的电压在启动期间保持在VTH之下以及/或者处于近似VDD/2。本领域技术人员将认识到，这里示出并说明的其他实现方式也可以包括用于在启动期间将宏和/或模块之间的节点维持在VTH之下以及/或者在近似VDD/2处的电路和/或电容器。
本领域技术人员现在从前述说明能够认识到，本发明的宽泛教导可以以多种形式实现。因此，尽管结合了具体实施例来描述本发明，但是本发明的真实范围不应当被它们所限制，因为在研究了附图、说明书和权利要求之后，其他的修改形式对本领域普通技术人员来说将变得显而易见。
Claims (24)
1.一种电路，包括：
第一模块；
与所述第一模块通信的第二模块，
其中，所述第一模块和第二模块串联连接在第一参考电势和第二参考电势之间；以及
电流均衡模块，所述电流均衡模块与所述第一模块和所述第二模块之间的节点通信，并且减小所述第一模块和所述第二模块之间的电流消耗的差。
2.如权利要求1所述的电路，其中，所述电流均衡模块包括降压变换器。
3.如权利要求2所述的电路，其中，所述降压变换器包括：
与第三参考电势通信的导电开关；
与第四参考电势和所述导电开关通信的自由回转开关；
与所述导电开关和所述自由回转开关以及所述节点通信的电感元件；以及
与所述第四参考电势和所述节点通信的电容元件。
4.如权利要求1所述的电路，其中，所述电流均衡模块包括2∶1DC/DC变换器。
5.如权利要求4所述的电路，其中，所述2∶1DC/DC变换器包括：
第一和第二导电开关；
与所述第一和第二导电开关通信的第一和第二电感元件；以及
第一和第二自由回转开关，所述第一和第二自由回转开关与第一和第二导电开关通信，以在非导电时段期间提供电流路径。
6.如权利要求1所述的电路，其中，所述电流均衡模块包括均衡开关电容器件。
7.如权利要求6所述的电路，其中，所述均衡开关电容器件包括：
具有第一端和第二端的第一电容元件，所述第一电容元件的第一端与所述第一模块和所述第一参考电势通信，所述第一电容元件的第二端与所述节点通信；
具有第一端和第二端的第二电容元件，所述第二电容元件的第一端与所述第二模块和所述第二参考电势通信，所述第二电容元件的第二端与所述节点通信；
具有第一端和第二端的第三电容元件；以及
多个开关，所述多个开关将所述第一、第二和第三电容选择性连接到所述第一和第二模块以及选择性断开连接，以均衡所述第一和第二模块的电流消耗。
8.如权利要求1所述的电路，其中，所述电流均衡模块包括线性推挽调节器。
9.如权利要求8所述的电路，其中，所述线性推挽调节器包括第一和第二线性推挽调节器。
10.如权利要求9所述的电路，其中，第一级所述线性推挽调节器包括：
第一运算放大器；
具有控制输入、第一端子以及第二端子的第一晶体管，所述第一晶体管的控制输入与所述第一运算放大器的输出通信，所述第一晶体管的第一端子与第三参考电势通信，并且所述第一晶体管的第二端子与所述节点通信；
其中，第二级所述线性推挽调节器包括：
第二运算放大器；
具有控制输入、第一端子以及第二端子的第二晶体管，所述第二晶体管的控制输入与所述第二运算放大器的输出通信，所述第二晶体管的第一端子与所述节点通信，并且所述第二晶体管的第二端子与第四参考电势通信；以及
具有第一端和第二端的电阻元件，所述电阻元件的第一端与所述第一运算放大器的第一输入和第二运算放大器的第一输入通信，所述电阻元件的第二端与所述节点通信。
11.如权利要求1所述的电路，其中，所述电流均衡模块包括迟滞比较器模块。
12.如权利要求11所述的电路，其中，所述迟滞比较器模块包括可调偏置模块、可调带宽模块和/或可调延迟模块中的至少一个。
13.如权利要求4所述的电路，还包括：
接收输入信号并产生输出信号的DC/DC变换器；以及
具有输入和输出的第二2∶1DC/DC变换器，所述第二2∶1DC/DC变换器的输入与所述DC/DC变换器的输出通信，所述第二2∶1DC/DC变换器的输出与所述2∶1DC/DC变换器的输入通信。
14.如权利要求1所述的电路，还包括：
第三和第四模块，
其中，所述第一、第二、第三和第四模块串联连接在所述第一和第二参考电势之间，并且
其中，所述电流均衡模块包括：
与所述第一参考电势、所述第一和第二模块之间的第一节点、以及所述第二和第三模块之间的第二节点通信的第一2∶1DC/DC变换器；
与所述第二节点、所述第三和第四模块之间的第三节点以及所述第二参考电势通信的第二2∶1DC/DC变换器；以及
与所述第一参考电势、所述第二节点和所述第二参考电势通信的第三2∶1DC/DC变换器。
15.一种包括如权利要求1所述的电路并且还包括N对电路的设备，其中，所述第一模块包括所述N对电路中的一对的第一电路，并且其中，所述第二模块包括所述N对电路中的一对的第二电路。
16.如权利要求15所述的设备，其中，所述N对电路包括处理电路。
17.如权利要求15所述的设备，还包括：
第三模块，所述第三模块包括所述N对电路中的另一对的第一电路；以及
第四模块，所述第四模块包括所述N对电路中的另一对的第二电路，
其中，所述第三和第四模块串联连接在所述第一和第二参考电势之间，并且所述电流均衡模块与所述第三和第四模块之间的节点通信。
18.一种包括如权利要求17所述的设备的通信设备，其中所述第一、第二、第三和第四模块包括信号处理模块。
19.一种包括如权利要求1所述的电路的处理系统，其中，所述第一模块包括第一中央处理单元，所述第二模块包括第二中央处理单元，并且所述处理系统还包括：
功率管理模块，所述功率管理模块与所述第一和第二中央处理单元通信，并且执行所述第一和第二中央处理单元的负载均衡和/或节流中的至少一个，以减小所述第一和第二中央处理单元之间的电流消耗的差。
20.如权利要求19所述的处理系统，其中，所述第一和第二中央处理单元都是由单个集成电路实现的。
21.如权利要求20所述的处理系统，其中，所述电流均衡模块包括具有第一电感器和第二电感器的2∶1DC/DC变换器。
22.如权利要求21所述的处理系统，其中，所述2∶1DC/DC变换器中除了所述第一和第二电感器之外的组件是由所述集成电路实现的。
23.一种包括如权利要求22所述的处理系统的系统，所述系统还包括：
印刷电路板；
布置在所述印刷电路板上的第一插槽和第二插槽；以及
从所述集成电路伸出并且被所述第一和第二插槽接收的引脚。
24.如权利要求23所述的系统，其中，所述第一和第二导体被附接到所述集成电路，并且被布置在所述集成电路和所述印刷电路板之间。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63155204P | 2004-11-29 | 2004-11-29 | |
| US60/631,552 | 2004-11-29 | ||
| US66393305P | 2005-03-21 | 2005-03-21 | |
| US60/663,933 | 2005-03-21 | ||
| US11/098,129 US7594127B2 (en) | 2004-11-29 | 2005-04-04 | Low voltage logic operation using higher voltage supply levels |
| US11/098,129 | 2005-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1812238A true CN1812238A (zh) | 2006-08-02 |
| CN1812238B CN1812238B (zh) | 2012-07-18 |
Family
ID=36844895
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510114984 Active CN1812238B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低压逻辑操作 |
| CN 200510114983 Active CN1812094B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低电压逻辑操作 |
| CN 200510114989 Active CN1812236B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低压逻辑操作 |
| CN 200510114988 Active CN1812095B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低压逻辑操作 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510114983 Active CN1812094B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低电压逻辑操作 |
| CN 200510114989 Active CN1812236B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低压逻辑操作 |
| CN 200510114988 Active CN1812095B (zh) | 2004-11-29 | 2005-11-16 | 使用较高电压供电电平的低压逻辑操作 |
Country Status (1)
| Country | Link |
|---|---|
| CN (4) | CN1812238B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011088406A1 (de) | 2011-12-13 | 2013-06-13 | Robert Bosch Gmbh | Metallsensor |
| US20150346742A1 (en) * | 2014-06-02 | 2015-12-03 | Nxp B.V. | Energy recycling for a cost effective platform to optimize energy efficiency for low powered system |
| CN105045364A (zh) * | 2015-07-21 | 2015-11-11 | 北京比特大陆科技有限公司 | 串联供电电路、虚拟数字币挖矿机和计算机服务器 |
| CN106249834A (zh) * | 2016-07-29 | 2016-12-21 | 北京比特大陆科技有限公司 | 供电电路、虚拟数字币挖矿机和计算机服务器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE8605266L (sv) * | 1986-12-09 | 1988-06-10 | Ragnar Jonsson | Switch-koppling |
| US5631534A (en) * | 1995-08-21 | 1997-05-20 | Delco Electronics Corp. | Bidirectional current pump for battery charge balancing |
| JPH10163842A (ja) * | 1996-11-25 | 1998-06-19 | Fujitsu Ltd | 半導体集積回路 |
| GB2374991B (en) * | 1998-05-07 | 2002-12-18 | Ford Motor Co | Battery charge balancing system |
-
2005
- 2005-11-16 CN CN 200510114984 patent/CN1812238B/zh active Active
- 2005-11-16 CN CN 200510114983 patent/CN1812094B/zh active Active
- 2005-11-16 CN CN 200510114989 patent/CN1812236B/zh active Active
- 2005-11-16 CN CN 200510114988 patent/CN1812095B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1812238B (zh) | 2012-07-18 |
| CN1812095A (zh) | 2006-08-02 |
| CN1812236B (zh) | 2011-04-13 |
| CN1812094B (zh) | 2011-04-13 |
| CN1812236A (zh) | 2006-08-02 |
| CN1812095B (zh) | 2011-04-13 |
| CN1812094A (zh) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1662646B1 (en) | Low voltage logic operation using higher voltage supply levels | |
| EP1662644B1 (en) | Low voltage logic operation using higher voltage supply levels | |
| CN102204072B (zh) | 迟滞控制转换电路和供电系统 | |
| US9503079B1 (en) | Method and apparatus for current/power balancing | |
| CN1612457A (zh) | 数字低压降调节器 | |
| US20180145682A1 (en) | Positive and negative dc-dc converter for biasing rf circuits | |
| CN114362526A (zh) | 多级功率转换器和控制 | |
| CN1797916A (zh) | 用于向半导体集成电路设备提供多个电源电压的电源电路 | |
| EP1662645B1 (en) | Low voltage logic operation using higher voltage supply levels | |
| CN1812238A (zh) | 使用较高电压供电电平的低压逻辑操作 | |
| CN104578780A (zh) | 直流至直流转换器 | |
| CN1855724A (zh) | 缓冲电路 | |
| US20160229303A1 (en) | Apparatus for performing hybrid power control in an electronic device with aid of separated power output nodes for multi-purpose usage of boost | |
| TW201401470A (zh) | 使用外部驅動器ｉｃ之雙電力轉換器封裝 | |
| CN101470512A (zh) | 中央处理器的电源管理模块 | |
| Abramov et al. | Optimal design of a voltage regulator based resonant switched-capacitor converter IC | |
| CN103827766B (zh) | 改进集成电压调节器的设备和方法 | |
| US9209680B2 (en) | Circuit for providing negative voltages with selectable charge pump or buck-boost operating mode | |
| US20230025078A1 (en) | Power converter with asymmetric switch levels | |
| US20220368230A1 (en) | Power supply system and control in a series dynamic load configuration | |
| US10230259B2 (en) | Apparatus for performing hybrid power control in an electronic device with aid of multiple switches corresponding multi-purpose usage | |
| CN201397815Y (zh) | 一种半导体结构 | |
| CN1874570A (zh) | 移动设备的超低电压电力分配 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1094741 Country of ref document: HK |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1094741 Country of ref document: HK |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200426 Address after: Singapore City Patentee after: Marvell Asia Pte. Ltd. Address before: Ford street, Grand Cayman, Cayman Islands Patentee before: Kaiwei international Co. Effective date of registration: 20200426 Address after: Ford street, Grand Cayman, Cayman Islands Patentee after: Kaiwei international Co. Address before: Hamilton, Bermuda Patentee before: Marvell International Ltd. Effective date of registration: 20200426 Address after: Hamilton, Bermuda Patentee after: Marvell International Ltd. Address before: Babado J San Michael Patentee before: MARVELL WORLD TRADE Ltd. |