CN1805167A - 相变型多位准记忆胞及其操作方法 - Google Patents
相变型多位准记忆胞及其操作方法 Download PDFInfo
- Publication number
- CN1805167A CN1805167A CN 200510000395 CN200510000395A CN1805167A CN 1805167 A CN1805167 A CN 1805167A CN 200510000395 CN200510000395 CN 200510000395 CN 200510000395 A CN200510000395 A CN 200510000395A CN 1805167 A CN1805167 A CN 1805167A
- Authority
- CN
- China
- Prior art keywords
- phase
- memory cell
- storage element
- low
- drain area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明是关于一种相变型多位准记忆胞及其操作方法,该相变型多位准记忆胞,包括半导体基底、闸极结构、二源/汲极区,以及分别与此二源/汲极区电性连接的二相变储存单元。其中,任一相变储存单元可程式化为电阻值相异的多个相态之一,且此二相变储存单元的相态的多种组合可导致不同的记忆胞电流,而可对应2n个n位资料值(n≥2)。在程式化此记忆胞时,是分别使二相变储存单元的相态成为上述多个相态之一,以使该二相变储存单元的相态组合对应一预定资料值;而在读取时,则测量流经记忆胞的电流大小,以推知其所储存的资料值。
Description
技术领域
本发明涉及一种非挥发性记忆体(
Non-
Volatile
Memory,NVM)元件及其操作方法,特别是涉及一种相变型的非挥发性多位准记忆胞(
Multi-
Level
Cell,MLC)及其操作方法。
背景技术
传统的可电程式化非挥性记忆体是采用浮置闸来储存资料,其单一记忆胞通常仅有一浮置闸。由于浮置闸是以复晶硅等导体材料制成,故仅可储存1位的资料,而无法进行MLC模式的操作。
另外,近年来有所谓的相变型非挥发记忆体(Phase-Change NVM,记忆体即为存储器,以下均称为记忆体),其通常利用导电相变材料在不同相态下有不同电阻的特性来储存资料。例如,美国专利US 6,750,469揭露一种相变型非挥发储存元件及其驱动电路,US 6,759,267揭露一种制造相变型记忆体的方法,而US 6,757,190则揭露具有硫族相变材料(chalcogenidematerial)的覆盖层的单一位准(single level)金属记忆胞。
然而,上述各种相变型记忆胞皆只能进行单一位准(单一位)模式的操作,而不能进行多位模式的操作。
由此可见,上述现有的相变型记忆胞及其操作方法在结构、方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决相变型记忆胞及其操作方法存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品又没有适切的结构能够解决上述问题,此显然是相关业者急欲解决的问题。
有鉴于上述现有的相变型记忆胞及其操作方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新的相变型多位准记忆胞及其操作方法,能够改进一般现有的相变型记忆胞及其操作方法,使其更具有实用性。经过不断的研究、设计,并经反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,克服现有的相变型记忆胞存在的缺陷,而提供一种新型结构的相变型多位准记忆胞,所要解决的技术问题是使其可在不增加记忆胞阵列面积的情形下进行MLC模式的操作,从而更加适于实用。
本发明的另一目的在于,克服现有的相变型记忆胞的操作方法存在的缺陷,而提供一种相变型多位准记忆胞的操作方法,所要解决的技术问题是使其用以操作本发明的相变型多位准记忆胞,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种相变型多位准记忆胞,其包括:一半导体基底;一闸极结构,位于该基底上;二源/汲极区,在该闸极结构两侧的该基底中;以及二相变储存单元,分别与该二源/汲极区电性连接,其中,任一相变储存单元可程式化为电阻相异的多个相态之一,且该二相变储存单元的相态的组合可导致不同的记忆胞电流,而可对应2n个n位资料值(n≥2)。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的相变型多位准记忆胞,其中一相变储存单元直接位在一源/汲极区之上。
前述的相变型多位准记忆胞,其中每一相变储存单元包括一下电极、一导电相变材料及一上电极的堆叠结构,且下电极与对应的源/汲极区接触。
前述的相变型多位准记忆胞,其中所述的下电极的材质包括钨。
前述的相变型多位准记忆胞,其中所述的上电极的材质包括钛钨合金。
前述的相变型多位准记忆胞,其中所述的相变储存单元的材质包括硫族(chalcogenide)相变材料。
前述的相变型多位准记忆胞,其中所述的相变储存单元的材质包括Ge2Sb2Te5。
前述的相变型多位准记忆胞,其中任一相变储存单元可程式化为高、中、低电阻相3相之一,且该二相变储存单元的相态有低-低、中-低、低-中及高-高电阻相态的4种组合,其可导致4种不同的记忆胞电流,以对应4个2位资料值。
前述的相变型多位准记忆胞,其在记忆胞电流设定由一第一源/汲极区流向一第二源/汲极区时,连接该第一源/汲极区的第一相变储存单元与连接该第二源/汲极区的第二相变储存单元的低-低、中-低、低-中及高-高电阻相态的4种组合分别对应11、10、01及00的4种资料值。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种多位准记忆胞的操作方法,其包括以下步骤:提供一相变型多位准记忆胞,包括:一半导体基底;一闸极结构,位于该基底上;二源/汲极区,在该闸极结构两侧的该基底中;以及二相变储存单元,分别与该二源/汲极区电性连接,其中任一相变储存单元的相态可为电阻值相异的多个相态之一;在程式化时,分别使该二相变储存单元的相态成为该些相态中的一个,以使该二相变储存单元的相态组合对应一预定资料值,该预定资料值为2n个n位资料值(n≥2)之一,且该些资料值对应该二相变储存单元的多个相态组合及不同的记忆胞电流;以及在读取时,测量流经该记忆胞的电流,以得知该记忆胞所储存的资料值。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的相变型多位准记忆胞的操作方法,其中在读取时,记忆胞电流是固定由该二源/汲极区中的一第一源/汲极区流向一第二源/汲极区。
前述的相变型多位准记忆胞的操作方法,其中任一相变储存单元的相态可为高、中、低电阻相3相之一,且在程式化时,是使该二相变储存单元的相态组合成为低-低、中-低、低-中及高-高电阻相态的4种组合之一,以对应一预定资料值,该预定资料值是为4个2位资料值之一。
前述的相变型多位准记忆胞的操作方法,其中在读取时,记忆胞电流是固定由该二源/汲极区中的一第一源/汲极区流向一第二源/汲极区,且连接该第一源/汲极区的第一相变储存单元与连接该第二源/汲极区的第二相变储存单元的低-低、中-低、低-中及高-高电阻相态的4种组合分别对应11、10、01及00的4种资料值。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,为了达到前述发明目的,本发明的主要技术内容如下:
本发明的相变型多位准记忆胞包括半导体基底、闸极结构、二源/汲极区,以及分别与该二源/汲极区电性连接的二相变储存单元。其中,闸极结构位于基底上,且二源/汲极区在闸极结构两侧的基底中。任一相变储存单元可程式化为电阻相异的多个相态之一,且此二相变储存单元的相态的组合可导致不同的记忆胞电流,而可对应2n个n位资料值(n≥2)。
本发明提供的多位准记忆胞操作方法即是用以操作上述本发明的相变型多位准记忆胞:在程式化时,分别使二相变储存单元的相态成为上述多个相态之一,以使其相态组合对应一预定资料值;而在读取时,则测量流经记忆胞的电流以得知其资料值。
由于本发明的多位准记忆胞是利用二相变储存单元的相态/电阻值组合的变化来改变记忆胞的基体效应(body effect)及读取电流,而各个相变储存单元又可有多种相态/电阻值的变化,故一个记忆胞可储存至少2位的资料值,其资料储存密度至少是现有习知单一位准相变型记忆胞的两倍以上。
经上述可知,本发明是关于一种相变型多位准记忆胞及其操作方法,该相变型多位准记忆胞,包括半导体基底、闸极结构、二源/汲极区,以及分别与此二源/汲极区电性连接的二相变储存单元。其中,任一相变储存单元可程式化为电阻值相异的多个相态之一,且此二相变储存单元的相态的多种组合可导致不同的记忆胞电流,而可对应2n个n位资料值(n≥2)。在程式化此记忆胞时,是分别使二相变储存单元的相态成为上述多个相态之一,以使该二相变储存单元的相态组合对应一预定资料值;而在读取时,则测量流经记忆胞的电流大小,以推知其所储存的资料值。
综上所述,本发明特殊结构的相变型多位准记忆胞,其可在不增加记忆胞阵列面积的情形下进行MLC模式的操作。本发明特殊的相变型多位准记忆胞的操作方法,其是用以操作本发明的相变型多位准记忆胞。其具有上述诸多的优点及实用价值,并在同类产品及操作方法中未见有类似的结构设计及方法公开发表或使用而确属创新,其不论在产品结构、方法或功能上皆有较大的改进,在技术上有较大的进步,并产生了好用及实用的效果,且较现有的相变型记忆胞及其操作方法具有增进的多项功效,从而更加适于实用,而具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是本发明较佳实施例的相变型MLC的结构图。
图2是一般硫族相变材料的电致相变模式。
图3为本发明较佳实施例的相变型MLC的相变储存单元的程式化方法的示意图。
图4是本发明较佳实施例的相变型2位记忆胞的4种资料储存状态及其在读取时的汲极电流的比较。
图5是上述相变型2位记忆胞的4种资料储存状态的闸电压-汲极电流变化曲线。
100:半导体基底 110:闸极结构
112、114:闸极、闸介电层 116:顶盖层
118:间隙壁 120、130:源/汲极区
140:介电层 143:开口
150:相变储存单元 152:导电相变材料层
154/156:相变储存单元的下/上电极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的相变型多位准记忆胞及其操作方法其具体实施方式、结构、操作方法、步骤、特征及其功效,详细说明如后。
图1是本发明较佳实施例的相变型多位准记忆胞的结构。此相变型MLC包括一半导体基底100、闸极结构110、二源/汲极区120及130,以及二相变储存单元150。其中基底100例如是P型单晶硅基底,且闸极结构110例如包括闸极112、闸极112与基底100间的闸介电层114、闸极112上的顶盖层(cap layer)116,以及位于闸极112与顶盖层116侧壁的间隙壁118,其中顶盖层116及间隙壁118是用以防止闸极112与相变储存单元150短路。另外,二源/汲极区120及130位于闸极结构110两侧的基底100中。
相变储存单元150可位于介电层140的形成在源/汲极区120、130上方的开口143中,且例如是由从下而上堆叠的下电极154、导电相变材料层152与上电极156所构成。其中,下电极154的材质例如是钨(W)等耐热金属;导电相变材料层152的材质例如是硫族相变材料(chalcogenide),其例如是Ge2Sb2Te5;上电极156的材质则例如是钛钨合金(TiW)等耐热金属材料。
在上述记忆胞中,任一相变储存单元150可程式化为多个电阻值不同的相态中的一个,且二相变储存单元150的相态/阻值的组合可导致不同的记忆胞电流,而可对应2n个n位资料值(n≥2)。以下将简单地说明程式化任一相变储存单元150的方法。
首先说明一般硫族相变材料的电致相变模式。如图2所示,当一硫族相变材料初始为高电阻的非晶相时,其电流将随施加电压提高而缓慢增加,之后到达转变点时其I-V曲线即折回,而逐渐转变成低电阻的结晶相。其中,转变点后逐渐转变成结晶相的阶段在本文称中间相,其是非晶相与结晶相的混合相,且电阻值介于二者之间,并随结晶相部分/非晶相部分的比值增加而降低。反之,当此硫族材料初始为低电阻的结晶相时,其电流将随施加电压提高而快速增加,进而迅速转变成高电阻的非晶相,如虚线箭号所示。
依上所述,请参阅图3所示,如欲将非晶相的导电相变层程式化为结晶相,则可在长时间内使较弱电流通过此导电相变层,以令其缓慢升温及冷却,而逐渐转变成结晶相。反之,如欲将结晶相的导电相变层程式化为非晶相,则可在短时间内使大电流通过此导电相变层,以令其快速升温及冷却,而成为非晶相。
另外,如欲将非晶相的导电相变层转变成一中间相,其所使用的电流脉冲的长度则短于非晶相转结晶相的电流脉冲的长度,以使导电相变层停留在中间相的状态。不过,如欲将结晶相的导电相变层转变成一中间相,则由图2所示的电致相变模式可知,其必须先以短而强的电流脉冲转成非晶相,再以长而较弱的电流脉冲转成中间相。
再者,如结晶相与非晶相的阻值差异足够大,且读取电路又有足够的精确度,则阻值介于结晶相与非晶相之间的中间相亦可取1点以上,而可与结晶相及非晶相组合出更多位的资料值。
以下将以2位的MLC模式为实例,对本发明作更详尽的说明。请参阅图4所示,是本发明较佳实施例的相变型2位记忆胞的4种资料储存状态,以及其在读取时记忆胞电流的比较。如图4及下表1所示,任一相变储存单元可程式化为高、中、低电阻相3相之一,且该二相变储存单元的相态有低-低、中-低、低-中及高-高电阻相态的4种组合,其可导致4种不同的汲极电流(ID,即记忆胞电流),以对应4个2位资料值。
在以上4种组合中,低-低电阻相态的组合当具有最大的汲极电流(ID),高-高电阻相态的组合当具有最小的汲极电流,而中-低及低-中电阻相态的组合的电流大小关系则依电流方向而定。当电流方向如图4般为右至左时(右S/D读取电流ID),由于电子流动方向为左至右,故右中左低电阻的组合的汲极电流高于右低左中电阻的组合;而当电流方向由左向右时(左S/D读取电流ID),则是右低左中电阻的组合的汲极电流较高。因此,就表1所示的电阻值组合及储存态的对应关系而言,读取时的电流方向较佳是由右至左,以使11、10、01及00储存态的汲极电流大小依其资料值大小的顺序排列。
表1
电阻值 | 读取电流(ID) | |||
储存态 | 右PU* | 左PU* | 右S/D | 左S/D |
11 | 低 | 低 | 高 | 高 |
10 | 中 | 低 | 中 | 低 |
01 | 低 | 中 | 低 | 中 |
00 | 高 | 高 | ≈0 | ≈0 |
*左/右PU:左/右相变储存单元
另外,请参阅图5所示,上述相变型2位记忆胞的4种资料储存状态的闸电压-汲极电流变化曲线。如图5所示,使用一般的读取用闸极电压(3V),即可明确区分出电流大小不同的4种资料储存状态11、10、01、00。
由于本发明的多位准记忆胞是利用二相变储存单元的相态/电阻值组合的变化来改变记忆胞的基体效应(body effect)及读取电流,而各相变储存单元又可有多种相态/电阻值的变化,故一个记忆胞可储存至少2位的资料值,其资料储存密度至少是现有习知单一位准相变型记忆胞的两倍以上。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但是凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (13)
1、一种相变型多位准记忆胞,其特征在于其包括:
一半导体基底;
一闸极结构,位于该基底上;
二源/汲极区,在该闸极结构两侧的该基底中;以及
二相变储存单元,分别与该二源/汲极区电性连接,
其中,任一相变储存单元可程式化为电阻相异的多个相态之一,且该二相变储存单元的相态的组合可导致不同的记忆胞电流,而可对应2n个n位资料值(n≥2)。
2、根据权利要求1所述的相变型多位准记忆胞,其特征在于其中一相变储存单元直接位在一源/汲极区之上。
3、根据权利要求2所述的相变型多位准记忆胞,其特征在于其中每一相变储存单元包括一下电极、一导电相变材料及一上电极的堆叠结构,且下电极与对应的源/汲极区接触。
4、根据权利要求3所述的相变型多位准记忆胞,其特征在于其中所述的下电极的材质包括钨。
5、根据权利要求3所述的相变型多位准记忆胞,其特征在于其中所述的上电极的材质包括钛钨合金。
6、根据权利要求1所述的相变型多位准记忆胞,其特征在于其中所述的相变储存单元的材质包括硫族(chalcogenide)相变材料。
7、根据权利要求6所述的相变型多位准记忆胞,其特征在于其中所述的相变储存单元的材质包括Ge2Sb2Te5。
8、根据权利要求1所述的相变型多位准记忆胞,其特征在于其中任一相变储存单元可程式化为高、中、低电阻相3相之一,且该二相变储存单元的相态有低-低、中-低、低-中及高-高电阻相态的4种组合,其可导致4种不同的记忆胞电流,以对应4个2位资料值。
9、根据权利要求8所述的相变型多位准记忆胞,其特征在于其在记忆胞电流设定由一第一源/汲极区流向一第二源/汲极区时,连接该第一源/汲极区的第一相变储存单元与连接该第二源/汲极区的第二相变储存单元的低-低、中-低、低-中及高-高电阻相态的4种组合分别对应11、10、01及00的4种资料值。
10、一种多位准记忆胞的操作方法,其特征在于其包括以下步骤:
提供一相变型多位准记忆胞,包括:
一半导体基底;
一闸极结构,位于该基底上;
二源/汲极区,在该闸极结构两侧的该基底中;以及
二相变储存单元,分别与该二源/汲极区电性连接,其中任一相变储存单元的相态可为电阻值相异的多个相态之一;
在程式化时,分别使该二相变储存单元的相态成为该些相态中的一个,以使该二相变储存单元的相态组合对应一预定资料值,该预定资料值为2n个n位资料值(n≥2)之一,且该些资料值对应该二相变储存单元的多个相态组合及不同的记忆胞电流;以及
在读取时,测量流经该记忆胞的电流,以得知该记忆胞所储存的资料值。
11、根据权利要求10所述的多位准记忆胞的操作方法,其特征在于其中在读取时,记忆胞电流是固定由该二源/汲极区中的一第一源/汲极区流向一第二源/汲极区。
12、根据权利要求10所述的多位准记忆胞的操作方法,其特征在于其中任一相变储存单元的相态可为高、中、低电阻相3相之一,且在程式化时,是使该二相变储存单元的相态组合成为低-低、中-低、低-中及高-高电阻相态的4种组合之一,以对应一预定资料值,该预定资料值是为4个2位资料值之一。
13、根据权利要求12所述的多位准记忆胞的操作方法,其特征在于其中在读取时,记忆胞电流是固定由该二源/汲极区中的一第一源/汲极区流向一第二源/汲极区,且连接该第一源/汲极区的第一相变储存单元与连接该第二源/汲极区的第二相变储存单元的低-低、中-低、低-中及高-高电阻相态的4种组合分别对应11、10、01及00的4种资料值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100003956A CN100397677C (zh) | 2005-01-10 | 2005-01-10 | 相变型多位准存储单元及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100003956A CN100397677C (zh) | 2005-01-10 | 2005-01-10 | 相变型多位准存储单元及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1805167A true CN1805167A (zh) | 2006-07-19 |
CN100397677C CN100397677C (zh) | 2008-06-25 |
Family
ID=36867077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100003956A Active CN100397677C (zh) | 2005-01-10 | 2005-01-10 | 相变型多位准存储单元及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100397677C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359676B (zh) * | 2007-08-02 | 2010-06-02 | 财团法人工业技术研究院 | 多位相变化存储器阵列及多位相变化存储器 |
CN103247338A (zh) * | 2012-02-10 | 2013-08-14 | 英飞凌科技股份有限公司 | 存储单元、形成存储单元的方法以及操作存储单元的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912839A (en) * | 1998-06-23 | 1999-06-15 | Energy Conversion Devices, Inc. | Universal memory element and method of programming same |
US6579760B1 (en) * | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
-
2005
- 2005-01-10 CN CNB2005100003956A patent/CN100397677C/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359676B (zh) * | 2007-08-02 | 2010-06-02 | 财团法人工业技术研究院 | 多位相变化存储器阵列及多位相变化存储器 |
CN103247338A (zh) * | 2012-02-10 | 2013-08-14 | 英飞凌科技股份有限公司 | 存储单元、形成存储单元的方法以及操作存储单元的方法 |
CN103247338B (zh) * | 2012-02-10 | 2016-12-28 | 英飞凌科技股份有限公司 | 存储单元、形成存储单元的方法以及操作存储单元的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100397677C (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10121540B1 (en) | Selector device for two-terminal memory | |
US7106623B2 (en) | Phase-change multi-level cell and operating method thereof | |
US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
US9543009B2 (en) | Multiple layer forming scheme for vertical cross point reram | |
Papandreou et al. | Programming algorithms for multilevel phase-change memory | |
US7983065B2 (en) | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines | |
US9653617B2 (en) | Multiple junction thin film transistor | |
Kim et al. | Electrical memory devices based on inorganic/organic nanocomposites | |
CN1815741A (zh) | 混合多位型非易失性存储器件及其操作方法 | |
JP2012523649A (ja) | 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ | |
CN1815770A (zh) | 具有两种电阻材料层的非易失性存储器件 | |
WO2012178199A2 (en) | Memory array architecture with two-terminal memory cells | |
CN1848446A (zh) | 具有串联的电阻节点的存储器件 | |
CN1825594A (zh) | 使用碳纳米管沟道的多位非易失性存储器件及其操作方法 | |
CN101171643A (zh) | 具有改良的数据保持与降低的功率的电阻式存储装置 | |
CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
CN111164688A (zh) | 用于非易失性存储设备的自适应编程电压 | |
US20130336036A1 (en) | Non-volatile memory having 3d array architecture with bit line voltage control and methods thereof | |
CN101026177B (zh) | 非易失性存储器件及其操作方法 | |
CN1841754A (zh) | Nor型混合多位非易失性存储器件及其操作方法 | |
TWI420719B (zh) | 使用由混合材料製成之主動層的記憶體元件 | |
CN1805167A (zh) | 相变型多位准记忆胞及其操作方法 | |
US9147657B2 (en) | Memory cell repair | |
US11869582B2 (en) | Non-volatile memory device and method of incrementally programming the same using a plurality of program loops | |
US11222678B1 (en) | MRAM cross-point memory with reversed MRAM element vertical orientation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |