CN1801629A - 游程长度限制码错误更正解码方法 - Google Patents

Abstract

游程长度限制码(Run Length Limited，RLL code)为一种信道编码技术，本身不具有错误更正能力。本发明公开一种方法，透过一经修改其译码规则的译码表，在不增加额外更正电路下更正游程长度限制码的错误而取得较正确的序列，使错误控制码的错误率下降，增加数据译码的正确性。

Description

游程长度限制码错误更正解码方法

技术领域

本发明是有关一种应用于游程长度限制码的错误讯号更正译码方法，特别是以改良的译码规则更正游程长度限制码的信道位错误。

背景技术

编码是数字系统，尤其是数字通讯、数据储存系统中重要的一环。一般而言，编码可分为3大类：来源编码(source coding)、错误控制编码(errorcontrol coding)、与信道编码(channel coding)。来源编码的目的在将消息(information)来源-可能是人或计算机-转换成数字数据序列，特别是二进制位序列，以及消息内容的压缩；错误控制编码则将数字数据序列编码成一新的位串行，使此位串行具有错误讯号侦测或更正的保护功能；而信道编码的目的则是为了更有效率地将位字符串调变至通讯信道或储存媒介中以更方便数据的传输或储存。图1是典型的数据传输/数据储存系统的方块图，通常在信道编码前已先作错误控制编码。在译码端解调变得到的信道位可能有错误，但只要得到的信道位的错误量不超出错误控制编码(特别是错误更正码)的更正能力，接收端即可取得正确的消息讯号。

大部分通讯或数据储存系统，错误讯号的更正是在错误控制码方块内完成，而信道编码并不具有错误讯号的更正能力。通常信道编码是为了调变的目的，让数据讯号能在特定的传输媒介或储存装置中传输或储存，以得到较佳通讯效能或储存效率。举例来说，格雷码(Gray code)是一种简单的编码方法，它让每次发送的讯号序列与上一个讯号序列只有一个位元的差异。以一3位元格雷码为例，若现在发送一个讯号序列为010，则下一个讯号可能为011、110、或000，每次讯号组间只有一个位元的改变。格雷码可以限定通讯系统发射讯号间的相位差避免产生180度的相位反转，切合调变的需要。而目前有些技术则将通道变码与错误控制编码结合在一起，例如连续相位调变(Continuous Phase Modulation)，错误控制编码与信道编码的区隔不再明显。但基本上，信道编码并不具有错误更正的能力，必须靠错误控制编码来更正。当译码(解调)的信道位错误量超过错误控制码的更错能力时，得到的数据讯号即可能发生错误。

游程长度限制码(Run Length Limited，RLL code)是一种常见信道编码技术，目前广泛应用于储存装置，如硬盘、CD/DVD盘片中。游程长度限制码通常以RLL(x，y)表示，x、y为大于0的自然数，x代表最小的游程长度，y是限制的游程长度，经由RLL(x，y)编码后两个信道位“1”的间包含至少x个、最多y个0。图2A为一游程长度限制码RLL(2，7)编码表的例子。假设一组数据序列，其值为10001111(分组为10-0011-11)，则经过编码后得到的信道位序列应为0100-00001000-1000。经由游程长度限制码编码的数据可以有效限制0、1位的变化频率，同时其游程长度有限制，可以提供同步信息以及降低数据的直流值，这个特性使它适合应用于储存装置如光盘、硬盘的信道编码。

游程长度限制码的译码可利用编码表，将可能的数据序列与其对应的信道位序列的位序列的对应关系作成解碼表(demodulation table)，当接收或读取一信道位序列时，根据该对照表对应回原资料序列。例如编码时数据序列D1＝11011000，编码后输出的位序列为C1＝1000001000000100，将C1与D1的对应关系纪录于译码表中，日后若接收一序列与C1相同，根据该对应关系即可译码为数据序列D1。

在硬盘磁道上，数据是以磁通翻转(flux transition)代表信道位为“1”，不变的为“0”；光盘片中则是以坑(pit)与巷(land)变换的处代表“1”，平坦处则代表“0”。图2B中显示上述信道位0100000010001000序列与盘片上坑、巷的对应图。4T代表2个1间有4-1＝3个0，7T代表有7-1＝6个0，亦即坑或巷的长度。读取的讯号可以nT序列表示如7T4T4T，其代表的信道位序列为1000000100010001。若以RLL(2，7)作信道编码的讯号，其讯号应介于3T至8T间。目前常见的游程长度限制码有RLL(1，7)、RLL(2，7)、RLL(2，10)等，这些编码方式正常情形下最小的讯号分别为2T与3T讯号，最大则是8T与11T。当盘片上坑或巷的长度过小，或读写头取样结果解调变得到小于编码最小限制的讯号，这时信道位有错误，若直接作信道位译码会得到错误的数据讯号。反之若盘片上坑或巷的长度过大亦然。

由于游程长度限制码本身并不具有错误更正能力，若要于错误更正码译码前先行更正游程长度限制码的错误信道位，必须另觅方法处理。以RLL(1，7)码为例，1T是非法的讯号。常见RLL(1，7)码1T错误发生的处理方法有二，一为忽略1T讯号，即使读取的信道位出现连续两个“1”，仍然将整个序列由译码表译码，此时解出的数据序列与正确的数据序列会有所差异。一般情形下这些差异仍可透过错误校正码更正回正确的消息数据，但如果错误的位数目大于错误更正码的更正能力时，会发生译码错误而形成不同的消息数据。

另一方法是于解碼前先将1T讯号转换为2T讯号。因为通常是2T讯号误判为1T讯号，所以加入1T/2T的转换，即增加一部分的逻辑电路单元于游程长度限制码的译码电路，或修改系统固体的设定。此方法是当每接收或读取一位序列，必须判断此位序列是否包含1T错误讯号，并将1T错误讯号修正为2T讯号，之后再透过译码表译码。将1T修正为2T讯号再进行译码可降低错误率，其代价是电路变复杂且必须花时间运算判定接收的游程长度限制码是否拥有1T讯号部分并修正为2T讯号，这会使得执行的时间增长。

图3A与3B分别为采取忽略方式、以及增加更正电路方式的译码架构示意图，两种方式都未改变译码表的译码规则。如果能在不增加额外电路下更正游程长度限制码的错误而取得较正确的位序列，使进入错误控制码方块(参考图1)的信道位的错误率下降，可以使接收/读取讯号经错误校正码更正后有较高的正确性。

发明内容

根据上述理由，本发明提供一种更正游程长度限制码错误位序列的方法，设计一新的译码规则，增加游程长度限制码译码表的对应关系，可将包含错误讯号(如RLL(1，7)码的1T讯号)的接收位序列译码，而不需增加转换的逻辑电路即可完成信道位错误的更正。新的游程长度限制码的译码规则将不合法的信道字节成的位序列亦加入译码表中，以扩充译码表的方式，让错误的位序列亦对应到一数据序列，而不需额外增加讯号转换的逻辑电路来完成游程长度限制码错误更正。

另外本发明提出一种针对RLL(1，7)编码的讯号作1T讯号错误更正译码的方法与译码表，是将包含1T讯号的位序列直接经由新的译码规则对应至一数据序列，省略更正1T讯号的逻辑电路。这些对应关系可由系统设计者根据统计数据或其经验增加于原本的解碼表中。

附图说明

图1为典型的数据传输/数据储存系统的方块图；

图2A为RLL(2，7)码的编码表；

图2B为信道位与光盘片上坑、巷的对应图；

图3A为忽略1T错误讯号的译码架构图；

图3B为增加1T/2T更正电路的译码架构图；

图4A为修正后的解碼表的示意图；

图4B为使用修正后译码表译码的译码架构图；

图5A为RLL(1，7)码的编码表；以及

图5B为本发明揭露的RLL(1，7)码解碼表的示意图。

具体实施方式

本发明的一些实施方式会详细描述如下。然而，除了详细描述的内容外，本发明还可以广泛地在其它的实施例施行，且本发明的范围不受限定，其以申请的专利范围为准。

RLL(x，y)码合法的信道位序列组成介于(x+1)T至(y+1)T的间，以RLL(1，7)码为例即2T至8T，而1T或9T、10T...等皆为不合法的讯号。假设现有一数据序列以RLL(x，y)编码，其合法的位序列应为(x+1)T至(y+1)T的讯号所组成，其中x、y是大于0自然数且x小于y。此合法的位序列由通讯系统的发射端发射至接收端、或储存于储存装置由读取装置读出经过模拟讯号转换后，可能得到的是非合法的位序列，即接收/读取的位序列组成包含1T至xT、或(y+1)T以上的讯号。换句话说，当合法的位序列调变至一信道，由于信道可能引进噪声，或是接收端读取错误，接收端接收的模拟讯号序列解调变后得到的位序列可能与原本发射/储存的位序列不同，而其中更可能产生非合法的位序列。游程长度限制码本身并不具有错误更正的功能，如果接收/读取的位序列与原本的位序列不同，并无法辨识出来。然而，若是非合法的位序列，在RLL译码前即可得知。

由前述的公知技术的描述得知，非合法的位序列可能导因于合法的位序列解调变错误。不同的非合法位序列其原本的位序列也有所不同，例如，1T讯号极可能是2T讯号所误判(由3T讯号误判的机率相对而言极小)，若接收讯号为3T2T1T4T的位序列，其原本的位序列可能是3T2T2T3T；若接收讯号为3T3T1T3T的位序列，原本的位序列可能是3T2T2T3T或3T3T2T2T。公知技术使用一更正电路或增加固件功能的方式将非合法的位序列修正为合法位序列(例如，将3T3T1T3T序列修正为3T2T2T3T)，再经由译码表译码，本发明则公开一种具错误讯号更正能力的译码方法，是直接修改译码表的译码规则，增加非合法位序列与数据序列的对应关系以完成译码流程。

参考图4A，为上述修改解碼表的一实施例的示意图。编码方式为RLL(x，y)码，区块42包含原本未修改前的解碼表的对应关系，例如位序列4420其值为3T2T2T3T讯号，对应至数据序列4424，其值为100100；区块46则为修改的解碼表增加的对应关系。新增加的对应关系461中，位序列4610为3T2T1T4T，因序列中包含1T的讯号是不合法的位序列。假设，由统计数据或系统设计者经验判断，位序列4610是合法序列4420接收/读取错误的结果。因此修正的译码表加入一新对应关系461，让位序列4610与合法的位序列4420都对应到相同的数据序列，即位序列4610对应的数据序列4614与合法位序列4420所对应的数据序列4424相同。因此，当接收一位序列4000，若其值为非法的位序列4610，透过此修正的解碼表，可直接藉由对应关系461，将其译码为数据序列4424，其功能相当于由更正电路先修正为合法的位序列4420后由译码表对照译码输出。

因此原先图3B具有错误更正电路的译码系统可简化成如图4B的形式。本发明提出的系统架构与原先忽略错误讯号直接译码的电路相同，差别是其中译码表经过修正，增加了非合法位序列与数据序列的对应关系，因而具有修正错误位序列的功能。

本发明亦公开一具体实施例，包含一种RLL(1，7)编码的位序列作1T讯号错误更正译码的方法，以及修正的译码表架构。RLL(1，7)码常用于硬盘与光盘中，对RLL(1，7)码而言，1T讯号是不合法的。图5A为RLL(1，7)码的编码表。假设现有一数据序列为101100，编码后得到位序列CW0为001010101并纪录于光盘片中。现在读取头读取盘片数据得到一模拟讯号序列，经由讯号转换后得到一位序列CW1。先前技术的处理方法为不论是否有1T错误讯号都直接由译码表对照译码，或透过一更正电路先判断是否有1T错误讯号，并将1T讯号更正为2T讯号后根据译码表译码。然而，对于每个接收的位序列判断是否有错误讯号会造成译码时间的延宕，且需要增加额外的逻辑电路。例如，若上述读取的位序列CW1的位序列为001010101，由于并没有1T错误讯号，直接译码得到的序列101100即为正确的数据序列，若经过更正电路的判断处理只是增加译码时间。但是若读取的位序列CW1的位序列为001100101，因为有1T讯号所以是错误的序列。直接译码得到的是错误的数据序列100011，若先作1T/2T转换将位序列CW1先更正为001010101才可正确解碼。

为避免上述1T/2T讯号转换所导致增加译码电路与译码时间的问题，根据本发明的精神，透过修改解碼表来达成游程长度限制码的更正。若读取的位序列CW1的位序列为001100101包含1T讯号，在进入错误控制码前可先判断位序列CW1为错误序列。由上述得知1T讯号可能是2T讯号误判而产生，即位序列CW1可能是位序列001010101读取错误的结果。本发明提出的方法是将原解碼表作一修正，将位序列(CW1)001100101视为位序列(CW0)001010101读取错误的结果，并加入此新的对照关系于解碼表中，即当读取一含1T错误讯号的位序列001100101时，将其视为序列001010101而直接经对照表转换为数据序列101100。根据修正的新译码表，当读取的位序列的数据序列为001010101时，可依解碼表原本即包含的对应关系译码为数据序列101100；若读取的位序列的位序列为001100101，亦可根据新加入的对应关系解碼。经由此修正后的译码表来译码，可以同样达到讯号更正的效果而不需增加译码电路与时间。

除了上述实施例所使用例子，RLL(1，7)码常见的非合法位序列与合法的位序列、以及数据序列的对应关系尚包含：位序列101100101对应位序列101010101，其数据序列为001100；位序列011001对应位序列010101，其数据序列为1100；位序列110对应位序列101，其数据序列为00......等。以上的对应关系，是根据观察与经验法则取得的，常见的包含1T错误讯号的序列与其可能的正确序列，以及其对应的数据序列。图5B为修正后的译码表的示意图，包含合法位序列与数据序列的对应关系54，以及增加的非合法位序列与数据序列的对应关系56。对应关系56包含上述实施例所提及的对应关系，但并非仅限制于上述实施例所述。

以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利权利；同时以上描述对于熟知本技术领域的专门人士应可明了及实施，因此其它未脱离本发明所揭露的精神下所完成的等效改变或修饰，均应包含在本发明申请的专利范围中。

Claims (8)

1.一种解碼方法，该方法包括：

接收一模拟讯号序列，并将该模拟讯号序列经讯号转换为一位序列；

输入该位序列至一译码电路；以及

该译码电路依据一译码表译码；

其中该模拟讯号序列是一数字数据序列以一编码方式编码，于接收端接收的讯号；

其中该译码表包含该数字数据序列以该编码方式编码得到的一合法位序列与该数字数据序列的一对应关系，该译码电路根据该对应关系将该位序列对应至该数字数据序列译码；

其中该译码表还包含至少一非合法的位序列与该数字数据序列的对应关系。

2.如权利要求1的译码方法，其特征在于，其中该非合法的位序列是指不属于该合法位序列的该位序列。

3.如权利要求1的译码方法，其特征在于，其中上述编码方式包含游程长度限制码(Run Length Limited，RLL code)。

4.一种用于RLL(1，7)码的译码表，其中该译码表包含复数个合法位序列与数字数据序列的对应关系，使一译码电路根据上述对应关系将一接收讯号的位序列译码，该译码表的特征在于包含至少一非合法位序列与数字数据序列的对应关系，当该接收讯号的位序列属于该非合法的位序列时，该译码电路可根据该非合法位序列与数字数据序列的对应关系解碼。

5.如权利要求4用于RLL(1，7)码的译码表，其特征在于，其中该合法的位序列为以nT讯号所组成的序列，n为介于2到8的自然数。

6.如权利要求4用于RLL(1，7)码的译码表，其特征在于，其中该非合法位序列为具有1T讯号的该位序列。

7.如权利要求6用于RLL(1，7)码的译码表，其特征在于，其中该非合法位序列至少包含：序列001100101、序列101100101、序列011001、与序列110。

8.如权利要求7用于RLL(1，7)码的解碼表，其特征在于，其中上述序列001100101对应资料序列101100，序列101100101对应数据序列001100，序列011001对应数据序列1100，以及序列110对应数据序列00。

Images