CN1794448A - 芯片压合结构及其形成方法和电子装置 - Google Patents

芯片压合结构及其形成方法和电子装置 Download PDF

Info

Publication number
CN1794448A
CN1794448A CN 200510119332 CN200510119332A CN1794448A CN 1794448 A CN1794448 A CN 1794448A CN 200510119332 CN200510119332 CN 200510119332 CN 200510119332 A CN200510119332 A CN 200510119332A CN 1794448 A CN1794448 A CN 1794448A
Authority
CN
China
Prior art keywords
chip
breach
substrate
pressing structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510119332
Other languages
English (en)
Other versions
CN100345292C (zh
Inventor
黄清育
周诗频
李俊右
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB2005101193322A priority Critical patent/CN100345292C/zh
Publication of CN1794448A publication Critical patent/CN1794448A/zh
Application granted granted Critical
Publication of CN100345292C publication Critical patent/CN100345292C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种芯片压合结构,包括:一基板,具有多个接合垫于该基板表面上;一芯片,与该基板对向设置,具有多个金属凸块,用以与该多个接合垫接合,其中该金属凸块的接合面具有一凹槽,且该凹槽的侧壁上具有至少一个缺口;以及一各向异性导电薄膜,置于该基板与该芯片之间,用以电连接该芯片及该接合垫。

Description

芯片压合结构及其形成方法和电子装置
技术领域
本发明涉及一种芯片压合结构,特别是涉及一种可提高导电粒子捕捉率的芯片压合结构。
背景技术
玻璃覆晶压合(chip on glass,COG)是一种集成电路电连接的先进技术,具有量轻、型小、成本低、耗电少等优点,已应用于各种压合制作上。驱动IC与玻璃基板的电性连结会影响其品质及可靠性,目前广泛用来将芯片连接至液晶显示器LCD玻璃基板上的材料为各向异性导电薄膜(anisotropicconductive film,ACF),是由厚度15-35μm的绝缘胶及以及直径约为3-15μm的导电粒子所构成,其中绝缘胶可为热塑性材料、热固性材料或热塑性及热固性材料的混合。其中导电粒子可为碳纤维、金属或表面涂布金属的塑料球。目前大多采用一种双层结构的各向异性导电薄膜,其中一层具有导电粒子,另一层薄膜不具有导电粒子,利用具导电粒子的一层产生电连接效果。
图1显示现有芯片压合结构压合前的示意图,图2显示现有芯片压合结构中芯片上的金属凸块接合面的正视图,如图1所示,芯片压合结构包括:芯片101,具有多个金属凸块103;基板105,其上具有多个接合垫107,用以与金属凸块103相连接;各向异性导电薄膜109,具有多个导电粒子113,设置于芯片101及多个接合垫107之间,用以电连接金属凸块103及接合垫107。当芯片101与基板105进行压合时,各向异性导电薄膜109的绝缘胶受金属凸块103的挤压而朝芯片103外侧流动,导电粒子113会随各向异性导电薄膜109的绝缘胶的流动而被带走,且平坦的金属凸块103底部不易捉住导电粒子,因此金属凸块103对于导电粒子113的捕捉率相当低,造成金属凸块103与接合垫107捕捉的导电粒子数不足,而降低元件效能。
发明内容
有鉴于此,本发明的目的就在于提升金属凸块对导电粒子的捕捉率。
为达成上述目的,本发明提供一种芯片压合结构,包括:一基板,具有多个接合垫于该基板表面上;一芯片,与该基板对向设置,具有多个金属凸块,用以与该多个接合垫接合,其中该金属凸块的接合面接合面具有一凹槽,且该凹槽的侧壁上具有至少一个缺口;以及一各向异性导电薄膜,置于该基板与该芯片之间,用以电连接该芯片及该接合垫。
为达成上述目的,本发明提供一种形成芯片压合结构的方法,包括:提供一基板,形成多个接合垫于该基板表面上;于该基板与该多个接合垫之上形成一各向异性导电薄膜;提供一芯片,相对设置于该基板,形成多个金属凸块于该芯片上,用以与该多个接合垫接合,其中该金属凸块接合面具有一凹槽,且该凹槽的侧壁上具有至少一个缺口;以及将该芯片与该基板接合。
为达上述目的,本发明提供一种电子装置,用来与一具有多个接合垫的电路板接合,包括:一电子元件主体;多个金属凸块与该电子元件主体电连接,该多个金属凸块各具有一凹型接合面,形成该凹型接合面的周围侧壁上至少具有一缺口。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1为现有芯片压合结构压合前的示意图;
图2为现有芯片压合结构中金属凸块接合面的正视图;
图3为本发明比较例的芯片压合结构压合前的示意图;
图4为本发明比较例芯片压合结构中金属凸块接合面的正视图;
图5为本发明优选实施例的芯片压合结构压合前的示意图;
图6为本发明优选实施例的芯片压合结构中金属凸块接合面的正视图;
图7为本发明优选实施例的芯片压合结构压合后的示意图;
图8为本发明优选实施例的金属凸块接合面的正视图。
简单符号说明
芯片~101;金属凸块~103;基板~105;接合垫~107;各向异性导电薄膜~109;导电粒子~113;芯片~301;金属凸块~303;基板~305;接合垫~307;各向异性导电薄膜~309;凹槽~311;导电粒子~313;芯片~501;金属凸块~503;基板~505;接合垫~507;各向异性导电薄膜~509;凹槽~511;导电粒子~513;缺口~613;缺口~813;凹槽~811
具体实施方式
图3为本发明比较例的电子元件芯片压合结构,在此以液晶显示器中驱动IC的芯片压合结构为例,显示压合前的结构图,包括:芯片301,具有多个金属凸块303,其中金属凸块303为一柱状物并垂直芯片301表面,其材料可以为一般的导电材料,优选为包含金、铜、铝或其合金,金属凸块303的接合面具有一凹槽311;一基板305,可为例如半导体基板、有机材料基板、透明基板或玻璃基板,具有多个接合垫307,其中接合垫为一导电材料,用来与金属凸块303电连接;一各向异性导电薄膜309,具有多个导电粒子313,形成在基板305与接合垫307之间,用来粘结基板305与芯片301。
图4显示图3中金属凸块接合面正视图,在芯片上具有两组尺寸不同的多个金属凸块,图式中,较大的金属凸块置于芯片301的上半部,尺寸较小的金属凸块置于芯片的下半部。金属凸块可为各种形状,例如:四方形,五边形、六边形,也可为圆形,为简化说明,在本实施例中为一正四边形。当芯片301与基板305进行压合工艺时,凹槽311可用来捕捉各向异性导电薄膜309中的导电粒子313。各向异性导电薄膜309在压合工艺时,内含绝缘胶的流动方向如图4的箭头所示,压合时各向异性导电薄膜309的绝缘胶受热压头传导的热及芯片301的挤压而产生流动,因此而带走导电粒子313,降低金属凸块303接合面凹槽311对导电粒子的捕捉率,造成接合垫307与金属凸块303的接触不良,而降低元件效能。
请参考图5,显示本发明优选实施例的芯片压合结构压合前的示意图,在此仍以液晶显示器的驱动IC芯片压合结构为例,图6显示图5金属凸块503接合面的正视图,而图7显示压合后的结构。如图5所示,芯片压合结构,包括:基板505,可为例如半导体基板、有机材料基板、透明基板或玻璃基板,基板505表面具有多个接合垫507,接合垫507为一导电材料,其材料可以为一般的导电材料。优选可配合实际的工艺条件而调整使用的材料,以简化工艺。例如在一平面显示器的工艺中,其可以配合工艺,而使用例如氧化铟锡薄膜包覆金属薄膜。在基板505及多个接合垫507上设置一各向异性导电薄膜509(anisotropic conductive film,ACF),其厚度一般约15-35μm,一芯片501,置于基板505之上,芯片501表面具有多个金属凸块503,其中金属凸块503的材料可以为一般的导电材料,优选为金、铜、铝或其合金,用来在压合工艺时连接基板505与芯片501。于此图式中,金属凸块503为一柱状体并垂直于芯片501表面,然于实际实施上亦可以配合实际设计需求,使用例如锥状等的非柱状体,因此并不以此图式为限。金属凸块503的接合面具有一凹槽511,用来在压合工艺中捕捉各向异性导电薄膜509中的导电粒子513,捕捉至凹槽511中的导电粒子513用来电连接接合垫507与芯片501,其中导电粒子尺寸一般约2至6μm。
图6为图5中金属凸块503接合面的正视图,显示芯片501上金属凸块503接合面的凹槽511。于此图式中列示的芯片501上具有多个金属凸块501,分为大小不同的两种尺寸,尺寸较大的金属凸块置于芯片501的上半部,尺寸较小的金属凸块置于芯片的下半部,其中金属凸块503可为各种形状,例如:四方形,五边形、六边形,也可为圆形,在本实施例中为正四边形。在形成各金属凸块503接合面凹槽511的侧壁上至少具有一缺口613,各缺口613尺寸皆大于导电粒子513,且贯通凹槽511与金属凸块503外侧,容许导电粒子513进入凹槽511。其中,金属凸块503接合面凹槽511的形状,可以为例如图5所示的具有侧壁,而内部为平面的凹槽,或是具有侧壁但是内部为凹陷的凹槽,或是具有侧壁但是内部为不平坦的凹槽等的设计。
此外,大尺寸的金属凸块其缺口613朝向小尺寸的金属凸块,而小尺寸的金属凸块其缺口613朝向大尺寸的金属凸块,也就是将缺口613朝向基板505与芯片501进行压合工艺时各向异性导电薄膜509内的绝缘胶的流动方向。进行压合工艺时,各向异性导电薄膜509内的绝缘胶受热压头传导的热及芯片301挤压,而自芯片中央或内侧朝向芯片外侧流动,其流动方向如图6的箭头所列示。由于缺口朝向各向异性导电薄膜509的流动方向,使得各向异性导电薄膜509中的导电粒子能进入金属凸块503接合面的凹槽511中,提升接合时金属凸块503接合面凹槽511对导电粒子的捕捉率,进而提高金属凸块与接合垫间的导电率,压合后的结构如图7所示。
上述具有缺口的金属凸块可应用在各种以各向异性导电薄膜为结合剂的压合结构,例如:LCD驱动IC的芯片压合结构。
在另一优选实施例中,可将金属凸块接合面凹槽侧壁上的缺口设计成各种形状,例如扇形,也就是将靠侧壁外侧的缺口设计成较侧壁内侧缺口为大,如图8所示,当进行压合工艺时,导电粒子随各向异性导电薄膜由扇形缺口813进入金属凸块接合面的凹槽811后,但不易由凹槽811中流出。于此图式中,以一个金属凸块具有一个缺口为例,但是,在其它实施例中,并不以此为限。一个金属凸块具有的缺口数目亦可以为例如二个或二个以上,只要其缺口的大小可以容许导电粒子进入即可。金属凸块接合面的缺口的位置,于本实施例中,优选为位于朝向芯片内侧的侧壁上,或是朝向各向异性导电薄膜内含绝缘胶于压合时的流动方向,以方便导电粒子进入凹槽511或凹槽811中。于此图式中,以两排大体上平行且具有不同大小的金属凸块为说明。在其它实施例中,亦可以为两排大体上平行且具有相同大小的金属凸块。在另一实施例中,亦可以为非两排的单排或是三排或是多排的具有相同大小或不同大小的金属凸块。于具有多排的金属凸块的情况下,其侧壁上的缺口,则以朝向各向异性导电薄膜内含绝缘胶于压合时的流动方向为佳。位于芯片接合面外侧的金属凸块的缺口优选为朝向芯片内侧;位于芯片接合面中央内侧的金属凸块的缺口优选为朝向芯片外侧。
本发明的芯片压合结构可应用于各种电子装置,例如计算机屏幕、平面电视及监控屏幕、移动电话、掌上型游戏装置、数码相机(digital camera,DC)、数码摄录像机(digital video,DV)、数字拨放装置、个人数字助理(personaldigital assistant,PDA)、笔记型计算机(notebook)或平板式计算机(Table PC),虽然上述实施例以液晶显示器驱动IC的压合结构为例作说明。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (13)

1.一种芯片压合结构,包括:
一基板,具有多个接合垫于该基板表面上;
一芯片,与该基板对向设置,具有多个金属凸块,用以与该多个接合垫接合,其中该金属凸块的接合面具有一凹槽,且该凹槽的侧壁上具有至少一个缺口;以及
一各向异性导电薄膜,置于该基板与该芯片之间,用以电连接该芯片及该接合垫。
2.如权利要求1所述的芯片压合结构,其中该多个金属凸块包括多个靠近该芯片外围的第一金属凸块,其缺口朝向芯片内部。
3.如权利要求1所述的芯片压合结构,其中该多个金属凸块包括多个置于该芯片内部的第二金属凸块,其缺口朝向该芯片的外部。
4.如权利要求1所述的芯片压合结构,其中该缺口面向该芯片与该基板接合时该各向异性导电薄膜的流动方向。
5.如权利要求1所述的芯片压合结构,其中该缺口为一扇形。
6.一种形成芯片压合结构的方法,包括:
提供一基板,形成多个接合垫于该基板表面上;
于该基板与该多个接合垫之上形成一各向异性导电薄膜;
提供一芯片,相对设置于该基板,形成多个金属凸块于该芯片上,用以与该多个接合垫接合,其中该金属凸块接合面具有一凹槽,且该凹槽的侧壁上具有至少一个缺口;以及将该芯片与该基板接合。
7.如权利要求6所述的形成芯片压合结构的方法,其中该缺口面向该芯片与该基板接合时该各向异性导电薄膜的流动方向。
8.如权利要求6所述的形成芯片压合结构的方法,其中该多个金属凸块包括多个靠近该芯片外围的第一金属凸块,其缺口朝向芯片内部。
9.如权利要求6所述的形成芯片压合结构的方法,其中该多个金属凸块包括多个置于该芯片内部的第二金属凸块,其缺口朝向该芯片的外部。
10.一种电子装置,用来与一具有多个接合垫的电路板接合,包括:
一电子元件主体;
多个金属凸块与该电子元件主体电连接,该多个金属凸块各具有一凹型接合面,形成该凹型接合面的周围侧壁上至少具有一缺口。
11.如权利要求10所述的电子装置,其中该缺口朝向该电子元件主体的内侧。
12.如权利要求10所述的电子装置,其中该多个金属凸块位于该电子元件主体的一底面,并以大体上相互平行的方式排列成两行,位于同一行导电端子的该缺口朝向另一行金属凸块的方向。
13.如权利要求10所述的电子装置,其中形成该凹型接合面的周围侧壁上具有多个缺口。
CNB2005101193322A 2005-11-02 2005-11-02 芯片压合结构及其形成方法和电子装置 Expired - Fee Related CN100345292C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101193322A CN100345292C (zh) 2005-11-02 2005-11-02 芯片压合结构及其形成方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101193322A CN100345292C (zh) 2005-11-02 2005-11-02 芯片压合结构及其形成方法和电子装置

Publications (2)

Publication Number Publication Date
CN1794448A true CN1794448A (zh) 2006-06-28
CN100345292C CN100345292C (zh) 2007-10-24

Family

ID=36805806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101193322A Expired - Fee Related CN100345292C (zh) 2005-11-02 2005-11-02 芯片压合结构及其形成方法和电子装置

Country Status (1)

Country Link
CN (1) CN100345292C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452379C (zh) * 2006-07-11 2009-01-14 瀚宇彩晶股份有限公司 显示面板与其控制电路封装结构
CN101635290B (zh) * 2008-07-22 2012-05-30 瀚宇彩晶股份有限公司 金属凸块结构及其应用于封装结构
CN108304097A (zh) * 2018-04-13 2018-07-20 业成科技(成都)有限公司 曲面触控模组结构及其贴合方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465424A (zh) * 2014-12-12 2015-03-25 南通富士通微电子股份有限公司 一种金属凸点制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162230A (ja) * 1995-12-06 1997-06-20 Taiyo Yuden Co Ltd 電子回路装置及びその製造方法
JP2004039983A (ja) * 2002-07-05 2004-02-05 Rohm Co Ltd 半導体発光装置
CN100416343C (zh) * 2004-01-21 2008-09-03 友达光电股份有限公司 增加金属连线可靠度的结构
US20050253993A1 (en) * 2004-05-11 2005-11-17 Yi-Ru Chen Flat panel display and assembly process of the flat panel display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452379C (zh) * 2006-07-11 2009-01-14 瀚宇彩晶股份有限公司 显示面板与其控制电路封装结构
CN101635290B (zh) * 2008-07-22 2012-05-30 瀚宇彩晶股份有限公司 金属凸块结构及其应用于封装结构
CN108304097A (zh) * 2018-04-13 2018-07-20 业成科技(成都)有限公司 曲面触控模组结构及其贴合方法
CN108304097B (zh) * 2018-04-13 2021-04-23 业成科技(成都)有限公司 曲面触控模组结构及其贴合方法

Also Published As

Publication number Publication date
CN100345292C (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
CN108535916A (zh) 直下式背光模组及其制作方法
CN1570718A (zh) 接合芯片与其它装置于液晶显示面板上的方法及显示装置
CN1683961A (zh) 电子部件、安装结构体、电光装置和电子设备
CN100345292C (zh) 芯片压合结构及其形成方法和电子装置
CN1862327A (zh) 信号传输组件及应用其的显示装置
US9019714B2 (en) Circuit component and method of making the same
CN1651991A (zh) 制造液晶显示器的系统及方法
CN1716056A (zh) 平面显示装置
CN107283989B (zh) 压合装置及在显示面板上压合胶体的方法
CN2754311Y (zh) 一种液晶显示器与柔性印刷线路板的热压连接结构
CN100464212C (zh) 液晶显示器及其制造方法
JP2006339613A (ja) 配線接続構造および液晶表示装置
CN101539690A (zh) 基板电极结构及使用其与驱动元件的接合结构
CN1558270A (zh) 增加金属连线可靠度的结构
KR101157599B1 (ko) 이방성 도전 필름용 도전 입자 및 이를 포함하는 이방성 도전 필름
CN101600291A (zh) 液晶显示模块及其软性印刷电路板
CN103118483B (zh) 电子组件
CN100480786C (zh) 玻璃覆晶结构和采用该玻璃覆晶结构的液晶显示器
CN1916737A (zh) 液晶显示面板及其制作方法
CN1157634C (zh) 半导体装置与其制造方法及应用该半导体装置的液晶显示器
CN2763834Y (zh) 玻璃覆晶结构和采用该玻璃覆晶结构的液晶显示器
Adachi Packaging technology for liquid crystal displays
CN2735377Y (zh) 覆晶结构
Yin et al. 55.2: A novel sn paste free approach for manufacturing mini‐LED display
CN1941383A (zh) 薄膜晶体管阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20201102