CN1779858A - 可重写非易失性存储器、电子设备、存储介质及重写方法 - Google Patents

可重写非易失性存储器、电子设备、存储介质及重写方法 Download PDF

Info

Publication number
CN1779858A
CN1779858A CNA2005101137229A CN200510113722A CN1779858A CN 1779858 A CN1779858 A CN 1779858A CN A2005101137229 A CNA2005101137229 A CN A2005101137229A CN 200510113722 A CN200510113722 A CN 200510113722A CN 1779858 A CN1779858 A CN 1779858A
Authority
CN
China
Prior art keywords
area
electronic equipment
memory contents
specific part
routine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101137229A
Other languages
English (en)
Other versions
CN100573714C (zh
Inventor
小河敦
藤井修二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1779858A publication Critical patent/CN1779858A/zh
Application granted granted Critical
Publication of CN100573714C publication Critical patent/CN100573714C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种可重写非易失性存储器,其包括:第一区域,存储有允许电子设备执行处理的处理程序,并具有在电子设备启动时被首先访问的第一特定部分;第二区域,存储有启动程序和重写程序。当对第一区域的存储内容进行擦除时,重写程序擦除第一区域的存储内容,以致第一特定部分的存储内容被最后擦除。当将存储内容写入第一区域时,重写程序将新的存储内容写入第一区域,以致第一特定部分的存储内容被首先写入。

Description

可重写非易失性存储器、电子设备、存储介质及重写方法
技术领域
本发明涉及一种诸如闪速存储器的可重写非易失性存储器,其存储可执行程序以允许电子设备执行处理,一种用于重写可执行程序的重写程序,一种电子设备,一种对可重写非易失性存储器进行重写的方法,以及一种其上存储有重写程序的存储介质。
背景技术
诸如个人计算机(PC)的电子设备,基于数字图像数据形成图像的成像装置,或者其它家庭电气设备都具有执行程序的处理单元和存储由该处理单元执行的程序的ROM。对于包括在电子设备中的ROM,作为可重写非易失性存储器的闪速存储器被广泛地应用。电子设备通过读取存储在闪速存储器中的程序,并在处理单元执行该程序来执行一个处理。
为了纠正故障、改善功能等,需要一种包括闪速存储器的电子设备,以便对该闪速存储器的存储内容进行重写。允许重写闪速存储器的电子设备的配置包括一种其中重写闪速存储器的存储内容的装置被提供在不同于该闪速存储器的部分的配置,以及一种在该闪速存储器中存储有其自身的重写程序的配置。日本专利申请公开号No.11-338690公开了一种闪速存储器,其具有存储程序的第一区域和不同于该第一区域的第二区域,该第二区域存储用于重写存储在该闪速存储器中程序的程序。
当电子设备采用了其中重写闪速存储器的存储内容的装置被提供在不同于该闪速存储器的部分的配置时,该电子设备的配置会变得复杂,从而导致成本的增加。另一方面,当电子设备采用了在该闪速存储器中存储有其自身的重写程序的配置时,如果发生错误,电子设备在该闪速存储器的存储内容被重写时停止,则有可能由于闪速存储器中存储的程序不完全,而使得该电子设备不能启动。
在日本专利申请公开号No.11-338690中公开的闪速存储器中,由于当电子设备启动时就首先访问第二区域,并且该第二区域中存储有电子设备执行启动时所用的启动程序,所以该电子设备总是能够启动。然而,当在闪速存储器中,要被重写的程序被存储在包括该电子设备启动时首先访问部分的区域中的情况下,该电子设备就有可能在完成重写后不能启动。
发明内容
针对前述问题开发了本发明。
本发明的第一个目的提供:可重写非易失性存储器,其使得电子设备总是能够启动,即使在要被重写的程序被存储在包括该电子设备启动时首先访问的部分的区域中;具有所述可重写非易失性存储器的电子设备;对所述可重写非易失性存储器进行重写的方法;和其上存储有重写程序的存储介质。
本发明的第二个目的提供:可重写非易失性存储器,利用所述可重写非易失性存储器可以容易地确定程序的重写是否被适当地完成;电子设备;对所述可重写非易失性存储器进行重写的方法;和其上存储有重写程序的存储介质。
本发明的第三个目的提供:可重写非易失性存储器,其使得电子设备能够执行适合程序状态的操作,所述程序状态诸如重写失败;电子设备;对所述可重写非易失性存储器进行重写的方法;和其上存储有重写程序的存储介质。
本发明的第四个目的提供:可重写非易失性存储器,其能够防止未被授权的程序重写;电子设备;对所述可重写非易失性存储器进行重写的方法;和其上存储有重写程序的存储介质。
本发明的可重写非易失性存储器包括:第一区域,存储允许电子设备执行一个处理的处理程序;第二区域,存储启动程序和重写程序,所述启动程序允许电子设备执行启动,而所述重写程序允许电子设备重写处理程序;以及第一特定部分,提供在第一区域中,并存储有电子设备访问第二区域存储启动程序的部分所需的信息,所述第一特定部分在电子设备启动时被首先访问,而所述重写程序包括步骤:允许电子设备擦除所述第一区域的存储内容,以致所述第一特定部分的存储内容被最后擦除;以及在擦除步骤擦除所述第一区域的存储内容之后,允许电子设备将包括新的处理程序的存储内容写入所述第一区域,以致所述第一特定部分的存储内容被首先写入。
在本发明的可重写非易失性存储器中,所述第一区域还包括第二特定部分,该第二特定部分的存储内容在擦除所述第一区域的存储内容时被首先擦除,并且在将包括新的处理程序的存储内容写入所述第一区域时被最后写入,所述擦除和写入由电子设备根据重写程序执行,并且在第二特定部分中存储有指示存储内容是否被完全写入所述第一区域的信息。
在本发明的可重写非易失性存储器中,所述启动程序包括步骤:允许电子设备检查指示存储内容是否被完全写入所述第一区域中的信息的内容,该信息被存储在所述第二特定部分中;以及允许电子设备根据检查的信息的内容确定随后要执行的处理。
在本发明的可重写非易失性存储器中,所述启动程序包括步骤:允许电子设备开始存储在所述第一区域的处理程序;允许电子设备在开始处理程序之前检查指示存储内容是否被完全写入所述第一区域的信息的内容,该信息被存储在所述第二特定部分;以及允许电子设备根据检查的信息的内容确定随后要执行的处理。
在本发明的可重写非易失性存储器中,所述重写程序还包括步骤:允许电子设备重写存储在所述第二区域的启动程序。
在本发明的可重写非易失性存储器中,所述重写程序还包括步骤:允许电子设备在对程序进行重写之前请求接收预定的识别信息;以及如果接收到预定的识别信息,允许电子设备开始重写程序。
本发明的可重写非易失性存储器包括:第一区域,存储允许电子设备执行一个处理的处理程序;第二区域,存储启动程序和重写程序,所述启动程序允许电子设备执行启动,而所述重写程序允许电子设备重写处理程序;以及第一特定部分,提供在第一区域的一部分中,其包括含有起始地址的部分,所述第一特定部分存储有电子设备访问第二区域存储启动程序的部分所需的信息,所述第一特定部分在电子设备启动时被首先访问,而所述重写程序包括步骤:允许电子设备从所述第一区域的含有结束地址的部分向含有起始地址的部分顺序地擦除所述第一区域的存储内容;以及在擦除步骤擦除所述第一区域的存储内容之后,允许电子设备从含有起始地址的部分向含有结束地址的部分顺序地将包括新的处理程序的存储内容写入所述第一区域中。
在本发明中,包括在电子设备中的闪速存储器(可重写的非易失性存储器)具有第一区域,其存储有允许电子设备执行一个处理的处理程序,并具有电子设备启动时首先访问的第一特定部分;和第二区域,其存储有启动程序和重写程序。所述第一特定部分存储有电子设备访问存储有启动程序的闪速存储器的部分所需的信息。电子设备启动时访问所述第一特定部分,根据存储在所述第一特定部分的信息访问存储启动程序的部分,并根据该启动程序执行处理。在重写所述第一区域的存储内容时,擦除所述第一区域的存储内容,以致所述第一特定部分的存储内容被最后擦除,并且新的存储内容写入所述第一区域,以致所述第一特定部分的存储内容被首先写入。
在本发明中,闪速存储器的所述第一区域包括第二特定部分,所述第二特定部分的存储内容在重写时被首先擦除和最后写入。第二特定部分存储有指示存储内容是否被完全写入所述第一区域的信息。
在本发明中,电子设备启动时首先访问的所述第一特定部分是闪速存储器的开始部分。当重写所述第一区域时,利用重写程序,从所述第一区域的结尾向所述第一区域的开头擦除存储内容,并且从所述第一区域的开头向所述第一区域的结尾写入新的存储内容。
在本发明中,所述启动程序检查包含在所述第二特定部分的信息,其指示所述第一区域的存储内容是否被完全地写入,然后根据检查的内容确定随后的处理,诸如电子设备的停止。
在本发明中,所述启动程序在电子设备启动时开始程序之前检查包含在所述第二特定部分的信息,其指示所述第一区域的存储内容是否被完全地写入,然后根据检查的内容确定随后的处理,诸如电子设备的停止。
在本发明中,利用重写程序,所述启动程序也可以被重写。
而且,在本发明中,当重写闪速存储器时,接收预定的识别信息用于用户鉴别。
在本发明中,闪速存储器(可重写的非易失性存储器)的第一区域的存储内容被重写,以致电子设备启动时首先访问的第一特定部分的存储内容被最后擦除和首先写入。这样,以致在发生错误之后,在重写闪速存储器时停止电子设备,也能够保留第一特定部分的存储内容。由于第一特定部分其中存储了访问闪速存储器中第二区域存储有启动程序的部分所需的信息,即使闪速存储器的重写失败,电子设备也总能够启动。
在本发明中,在第二特定部分中存储了指示存储内容是否被完全写入第一区域的信息,当重写存储有程序的闪速存储器的第一区域时,第二特定部分的存储内容被首先擦除和最后写入。这样,如果发生错误,在重写闪速存储器时停止电子设备,由于第二特定部分中没有存储信息,通过检查第二特定部分的存储内容,能够容易地确定程序重写是否被适当地完成。
在本发明中,在电子设备执行启动处理期间,检查指示存储内容是否被完全写入存储有程序的第一区域的信息。这样,能够确定程序重写是否被适当地完成,并且能够执行适合程序状态的操作。
在本发明中,通过在开始存储在闪速存储器的第一区域中的程序之前,检查指示存储内容是否被完全写入第一区域的信息,即使在程序中存储错误,在电子设备不被异常停止的情况下,能够执行诸如程序的再次重写的、适合程序状态的操作。
在本发明中,不仅能够重写存储在闪速存储器的第一区域的程序,还能够重写启动程序,并因此为启动程序的更新带来便利。
而且,在本发明中,在重写闪速存储器之前,要求输入预定的识别信息,这样就防止了没有重写闪速存储器授权的用户的未被授权的重写。
通过下面结合附图的详细描述,本发明的上述和其它目的和特征将变得更加清楚。
附图说明
图1是表示本发明的电子设备的示例内部配置的功能框图;
图2是概念上表示闪速存储器的内部配置和存储内容的示意图;
图3A、3B和3C是表示在成像装置的重写闪速存储器的存储内容的处理中所涉及的步骤的流程图;
图4A是表示擦除闪速存储器的第一区域的存储内容的方法的示意图;
图4B是表示将存储内容写入闪速存储器的第一区域的方法的示意图;以及
图5是表示成像装置在启动中所涉及的步骤的流程图。
具体实施方式
图1是表示本发明的电子设备的示例内部配置的原理框图。图1表示本发明的电子设备是成像装置1的例子。成像装置1包括执行计算的CPU 11;存储作为计算结果产生的临时信息的RAM 12;以及作为本发明的可重写非易失性存储器的闪速存储器2。闪速存储器2中存储有允许CPU 11执行应当由成像装置1完成的处理的程序。如果需要,CPU 11将存储在闪速存储器2中的程序装载到RAM 12中,并基于所装载的程序在成像装置1执行需要的处理。
CPU 11连接到图像读取部分13,其通过读取记录在文档上的文档图像产生图像数据;以及连接到成像部分14,其基于图像数据形成图像,并允许图像被记录在记录纸上。CPU 11执行处理,该处理允许图像读取部分13产生图像数据,然后允许成像部分14基于产生的图像数据形成图像。
此外,CPU 11还连接到从用户接收操作的操作部分15。操作部分15包括显示装置和输入装置,其中诸如液晶面板的显示装置用于显示操作所需的信息,并通过用户操作从诸如触摸面板或数字小键盘的输入装置输入诸如控制指令的信息。操作部分15被配置使得所述输入装置能够接收指令,以重写闪速存储器2。
而且,CPU 11连接到接口部分16,外部设备或通信网络可以连接到该接口部分16。接口部分16被配置以便在重写闪速存储器2时从连接的外部设备或通信网络接收包括闪速存储器2的新程序的新的存储内容。CPU 11执行处理,将接口部分16接收的新的存储内容的数据写入闪速存储器2。
图2是概念上表示闪速存储器2的内部配置和存储内容的示意图。闪速存储器2具有第一区域和第二区域,其中第一区域存储主程序(处理程序)以允许CPU 11执行处理,该处理代表成像装置1的主要功能,而第二区域存储启动程序以允许成像装置1执行启动,还存储重写程序以允许CPU 11重写闪速存储器2。第一区域是包括含有闪速存储器2的起始地址部分(portion)的相邻区域,并具有可重写的存储内容。在正常状态下,CPU 11根据存储在闪速存储器2的第一区域的主程序执行处理。
第二区域是不同于闪速存储器2的第一区域的一个区域。第二区域在其前半部分存储启动程序,该前半部分包括含有第二区域的起始地址的部分,并且该第二区域在其后半部分存储重写程序。至少在第二区域的存储有重写程序的部分(area)中,重写是不被准许的。
当成像装置1启动时,CPU 11首先访问包括含有闪速存储器2的起始地址部分的第一特定(specific)部分。第一特定部分存储有指示第二区域中存储了启动程序的部分的信息。通常,从第二区域含有起始地址的部分开始存储启动程序,并且因此,在第一特定部分中存储指示第二区域的起始地址的信息。当启动时,CPU 11首先访问闪速存储器2的第一区域的第一特定部分。然后,CPU 11访问由存储在第一特定部分中的信息所指示的、第二区域中含有起始地址的部分,然后允许成像装置1根据存储在所访问的第二区域中的启动程序来启动。
存储在闪速存储器2的第二区域中的重写程序包括允许CPU 11在重写闪速存储器2时,从含有结束地址的第一区域部分向含有起始地址的第一区域部分擦除第一区域的存储内容。此外,重写程序包括一个程序,该程序允许CPU 11在擦除了第一区域的存储内容之后,将新的存储内容从含有起始地址的部分向含有结束地址的部分写入第一区域。因此,在重写闪速存储器2时,存储在第一特定部分的信息被最后擦除和首先写入。
当重写闪速存储器2时,在包括含有第一区域的结束地址的部分的第二特定部分中,第二特定部分的存储内容被首先擦除和最后写入。第二特定部分存储有指示存储内容是否被完全写入到第一区域的信息。通常,第二特定部分存储有指示存储内容被完全写入第一区域的信息。如果第二特定部分没有存储内容,则CPU 11确定存储内容没有被完全写入到第一区域。
重写程序还包括一个程序,以允许CPU 11不仅能够重写第一区域的存储内容,还能给重写存储在第二区域的启动程序。当重写启动程序时,CPU 11根据存储在闪速存储器2的第二区域中的重写程序,执行擦除存储在第二区域的启动程序的处理,然后将新的启动程序写入第二区域。重写程序还包括一个程序,该程序重写闪速存储器2时请求诸如预定口令的、用于用户鉴别的识别信息。
现在将解释重写闪速存储器2时由成像装置1执行的处理。图3A、3B和3C是表示在成像装置1重写闪速存储器2的存储内容的处理中所涉及的步骤的流程图。当重写闪速存储器2时,用户通过操作操作部分15的输入装置输入命令重写主程序或启动程序的重写指令。CPU 11使用操作部分15监视从用户接收的重写闪速存储器2的指令(S101)。如果没有接收到重写闪速存储器2的指令(步骤S101的“否”),则CPU 11继续监视通过操作部分15提供的重写闪速存储器2的指令的接收。
如果在步骤S101,操作部分15接收到重写闪速存储器2的指令(步骤S101的“是”),则CPU 11根据存储在闪速存储器2的第二区域的重写程序执行下列处理。CPU 11允许操作部分15的显示装置显示请求诸如口令的识别信息(S102),并监视通过用户操作操作部分15的输入装置提供的识别信息的接收(S103)。如果没有通过操作部分15接收到识别信息(步骤S103的“否”),CPU 11将处理返回到步骤S102。如果操作部分15接收到识别信息(步骤S103的“是”),CPU 11确定所接收的识别信息是否是预定的、正确的识别信息(S104)。如果接收的识别信息不是预定的、正确的识别信息(步骤S104的“否”),CPU 11允许操作部分15的显示装置显示指示闪速存储器2不能被重写的错误(S105),然后完成处理。如果接收的识别信息是预定的、正确的识别信息(步骤S104的“是”),则CPU 11确定在步骤S101接收的重写闪速存储器2的指令是否是一个重写主程序的指令(S106)。
如果在步骤S106确定重写闪速存储器2的指令是一个重写主程序的指令(步骤S106的“是”),CPU 11开始擦除闪速存储器2的第一区域的存储内容(S107)。图4A和4B是表示重写闪速存储器2的第一区域的存储内容的方法的示意图。图4A是表示擦除第一区域的存储内容的方法的图,而图4B是表示将新的存储内容写入第一区域的方法的图。如图4A所示,CPU 11执行处理,从含有结束地址的第一区域部分向含有起始地址的第一区域部分顺序地擦除存储内容。因此,被存储在第二特定部分中的指示存储内容被完全地写入第一区域的信息被首先擦除,而存储在第一特定部分中的指示第二区域的起始地址的信息被最后擦除。从而,如果发生错误,在执行擦除时停止成像装置1,第二特定部分没有存储内容,而在第一特定部分中仍存储着指示第二区域的起始地址的信息而没有被擦除。
CPU 11然后确定第一区域的存储内容的擦除是否完成(S108)。如果没有完成擦除(步骤S108的“否”),CPU 11允许操作部分15的显示装置显示指示第一区域的存储内容正在被擦除的信息(S109),然后处理返回到步骤S108。如果完成了第一区域的存储内容的擦除(步骤S108的“是”),CPU 11开始将包括新的主程序的新存储内容写入第一区域(S110)。这里,CPU 11执行从连接到接口部分16的外部设备或通信网络接收新存储内容的数据,然后写入所接收的数据的处理。请注意,CPU 11可以预先从连接到接口部分16的外部设备或通信网络接收新的存储内容的数据,并将数据存储在其它存储装置(未示出),并在步骤S110执行写入预先存储的数据的处理。
如图4B所示,当写入新的存储内容时,CPU 11执行处理,从含有起始地址的部分向含有结束地址的部分顺序地将新存储内容写入第一区域。因此,存储在第一特定部分中的指示第二区域的起始地址的信息被首先写入,而存储在第二特定部分中的指示存储内容被完全写入第一区域的信息被最后写入。从而,即使发生错误,在执行写入时成像装置1停止,第二特定部分也没有存储内容,而第一特定部分存储有指示第二区域的起始地址的信息。
CPU 11然后确定是否完成了将包括新的主程序的新存储内容写入第一区域(S111)。如果没有完成写入(步骤S111的“否”),CPU 11允许操作部分15的显示装置显示指示新的存储内容被写入第一区域的信息(S112),然后处理返回到步骤S111。如果完成了将新的存储内容写入第一区域(步骤S111的“是”),CPU 11允许操作部分15的显示装置显示指示完成闪速存储器2的主程序的重写的信息(S113),然后完成处理。
如果在步骤S106,重写闪速存储器2的指令是一个重写启动程序的指令(步骤S106的“否”),CPU 11取消写保护设置(S114),并开始擦除存储在第二区域中的启动程序(S115),所述写保护设置禁止对闪速存储器2的第二区域的存储内容的重写。随后,CPU 11确定启动程序的擦除是否完成(S116)。如果没有完成启动程序的擦除(步骤S116的“否”),CPU 11允许操作部分15的显示装置显示指示启动程序正在被擦除的信息(S117),然后处理返回到步骤S116。如果完成了启动程序的擦除(步骤S116的“是”),CPU 11开始将从连接到接口部分16的外部设备或通信网络接收的新的启动程序写入第二区域的应当存储启动程序的部分(S118)。
CPU 11然后确定新的启动程序的写入是否完成(S119)。如果没有完成写入(步骤S119的“否”),CPU 11允许操作部分15的显示装置显示指示启动程序正在被写入的信息(S120),然后处理返回到步骤S119。如果完成了新的启动程序的写入(步骤S119的“是”),CPU 11设置一个写保护,该写保护禁止对闪速存储器2的写入区域的存储内容的重写(S121)。随后,CPU11允许操作部分15的显示装置显示指示完成了启动程序的重写的信息(S122),然后完成处理。
请注意,虽然在前述处理中主程序和启动程序是被单独重写的,但是主程序和启动程序也可以在需要时同时被重写。
现在将解释在成像装置1启动时由成像装置1所执行的处理。图5是表示在成像装置1启动中所涉及的步骤的流程图。当开启成像装置1的电源时(S21),CPU 11首先访问包括含有闪速存储器2的起始地址部分的第一特定部分(S22)。第一特定部分存储有指示第二区域的起始地址的信息。CPU 11然后访问由存储在第一特定部分的信息所指示的、第二区域的含有起始地址的部分(S23)。随后,CPU 11将存储在所访问的第二区域中的启动程序装载到RAM 12(S24),然后根据所装载的启动程序执行成像装置1的启动处理(S25)。
CPU 11然后根据装载到RAM 12的启动程序确定第二特定部分是否存储有指示存储内容被完全写入第一区域的信息,所述第二特定部分包括含有闪速存储器2的第一区域的结束地址部分(S26)。如果第二特定部分存储有指示存储内容被完全写入第一区域的信息(步骤S26的“是”),CPU 11将存储在闪速存储器2的第一区域的主程序装载到RAM 12(S27)。CPU 11然后根据装载到RAM 12的主程序开始代表成像装置1的功能的处理,然后完成启动处理。
如果第二特定部分没有存储内容,并且没有存储指示存储内容被完全写入第一区域的信息,这样在擦除或写入第一区域的存储内容时成像装置1可能停止,结果是存储在第一区域的程序是不完整的。如果在步骤S26第二特定部分没有存储内容(步骤S26的“否”),则CPU 11允许操作部分15的显示装置显示指示主程序没有被适当地写入闪速存储器2的信息(S29),然后完成处理而不再进一步执行处理。用户通过执行诸如对闪速存储器2的另一次重写处理的操作,可以解决成像装置1没有适当操作所造成的错误。
不仅在开启电源的时候,而且在执行复位的时候,成像装置1都执行上述启动处理。成像装置1可以执行在步骤S29之后自动开始重写闪速存储器2的处理。
如上所述,在本发明中,当重写存储在闪速存储器2的第一区域的主程序时,第一区域的存储内容被擦除,以致CPU 11启动时首先访问的第一特定部分的存储内容被最后擦除,而新的存储内容被写入第一区域,以致第一特定部分的存储内容被首先写入。从而,即使在发生错误后,在擦除闪速存储器2的第一区域的存储内容或将新的存储内容写入闪速存储器2的第一区域时成像装置1停止,第一特定部分的存储内容仍被保持。因此启动时CPU 11能够适当地访问闪速存储器2。由于第一特定部分存储有访问闪速存储器2的第二区域中存储启动程序的部分所需的信息,通过CPU 11根据存储在第一特定部分的信息执行启动程序,即使闪速存储器2的重写失败,成像装置1也总能启动。
在本发明中,闪速存储器2的第一区域中具有第一特定部分和第二特定部分,其中第一特定部分的存储内容在重写存储闪速存储器2的第一区域中的主程序时被首先擦除和最后写入,而第二特定部分存储有指示存储内容是否被完全写入第一区域的信息。如果发生错误,当擦除闪速存储器2的第一区域的存储内容或新的存储内容被写入闪速存储器2的第一区域时停止成像装置1,由于第二特定部分没有存储信息,通过检查第二特定部分的存储内容,可以容易地确定主程序的重写是否被适当地完成。
在本发明中,由于在启动处理期间检查了指示是否完成将存储内容写入第一区域的信息,可以确定主程序的重写是否被适当地完成,并且能够执行适合主程序状态的操作。特别是在开始主程序之前通过检查存储在第二特定部分中的、指示是否完成将存储内容写入第一区域的信息,即使在主程序中存在错误,在电子设备不被异常停止的情况下,就能够执行诸如程序的再次重写的、适合主程序状态的操作。
在本发明中,不仅主程序能够被重写,而且启动程序也能够被重写,因此为启动程序的更新带来便利。而且,在本发明中,在重写主程序之前需要输入预定识别信息,这样就防止了由没有重写主程序的权限的用户进行的未被授权的重写。
请注意虽然本发明示出了这样的示例,即CPU 11启动时所首先访问的闪速存储器2的第一特定部分是含有第一区域的起始地址的部分,并且第二特定部分包括含有第一区域的结束地址的部分,但是本发明并不局限于此。只要CPU 11启动时首先访问闪速存储器2的第一特定部分,并且在重写第一区域时该第一特定部分的存储内容被最后擦除和首先写入,则所述第一特定部分可以为任何部分;例如,第一特定部分可以是一个部分,该部分包括不同于第一区域的起始地址的其它地址的部分。类似地,只要第二特定部分的存储内容在重写第一区域时被首先擦除和最后写入,所述第二特定部分可以是任何部分;例如,第二特定部分可以是一个部分,该部分包括不同于第一区域的结束地址的其它地址的部分。
虽然在本发明的具体实施方式中,以成像装置的形式描述了本发明的电子设备,但是本发明并不局限于此。本发明的电子设备可以为任何其它的形式,诸如PC或家用电子用具。此外,虽然在本发明的具体实施方式中,以闪速存储器的形式描述了本发明的可重写非易失性存储器,所述可重写非易失性存储器可以为任何其它形式,只要该存储器是可重写的非易失性存储器。

Claims (18)

1.一种可重写非易失性存储器,包括:
第一区域,其存储允许电子设备执行一个处理的处理程序;
第二区域,其存储启动程序和重写程序,所述启动程序允许所述电子设备执行启动,而所述重写程序允许所述电子设备对处理程序进行重写;以及
第一特定部分,提供在所述第一区域中,并且存储有所述电子设备访问所述第二区域中所述启动程序被存储的部分所必需的信息,所述第一特定部分在所述电子设备启动时被首先访问,其中
所述重写程序包括步骤:
允许所述电子设备擦除所述第一区域的存储内容,以致所述第一特定部分的存储内容被最后擦除;以及
在擦除步骤擦除了所述第一区域的存储内容之后,允许所述电子设备将包括新的处理程序的存储内容写入所述第一区域,以致所述第一特定部分的存储内容被首先写入。
2.如权利要求1所述的可重写非易失性存储器,还包括:
第二特定部分,提供在所述第一区域中,并且其存储内容在擦除所述第一区域的存储内容时被首先擦除,而在将包括新的处理程序的存储内容写入所述第一区域时被最后写入,所述擦除和写入由所述电子设备根据重写程序来执行,其中
所述第二特定部分存储有指示存储内容是否被完全写入所述第一区域的信息。
3.如权利要求2所述的可重写非易失性存储器,其中所述启动程序包括步骤:
允许所述电子设备检查指示存储内容是否被完全写入所述第一区域的信息的内容,该信息被存储在所述第二特定部分中;以及
允许所述电子设备根据所检查的信息的内容确定随后要执行的处理。
4.如权利要求2所述的可重写非易失性存储器,其中
所述启动程序包括步骤:
允许所述电子设备开始存储在所述第一区域中的处理程序;
允许所述电子设备在开始处理程序之前检查指示存储内容是否被完全写入所述第一区域的信息的内容,该信息被存储在所述第二特定部分;以及
允许所述电子设备根据所检查的信息的内容确定随后要执行的处理。
5.如权利要求1所述的可重写非易失性存储器,其中所述重写程序还包括步骤:
允许所述电子设备重写存储在所述第二区域中的启动程序。
6.如权利要求1所述的可重写非易失性存储器,其中所述重写程序还包括步骤:
允许所述电子设备在对程序进行重写之前请求接收预定的识别信息;以及
如果接收到所述预定的识别信息,则允许所述电子设备开始重写程序。
7.一种可重写非易失性存储器,包括:
第一区域,其存储允许电子设备执行一个处理的处理程序;
第二区域,其存储启动程序和重写程序,所述启动程序允许所述电子设备执行启动,而所述重写程序允许所述电子设备对处理程序进行重写;以及
第一特定部分,提供在所述第一区域的一个部分中,其包括含有起始地址的部分,所述第一特定部分存储有所述电子设备访问所述第二区域中所述启动程序被存储的部分所必需的信息,所述第一特定部分在所述电子设备启动时被首先访问,其中
所述重写程序包括步骤:
允许所述电子设备从所述第一区域中含有结束地址的部分向含有起始地址的部分顺序地擦除所述第一区域的存储内容;以及
在擦除步骤擦除所述第一区域的存储内容之后,允许电子设备从含有起始地址的部分向含有结束地址的部分顺序地将包括新的处理程序的存储内容写入所述第一区域中。
8.如权利要求7所述的可重写非易失性存储器,还包括:
第二特定部分,提供在所述第一区域的一部分中,其包括含有结束地址的部分,并存储有指示存储内容是否被完全写入所述第一区域的信息。
9.如权利要求8所述的可重写非易失性存储器,其中所述启动程序包括步骤:
允许所述电子设备检查指示存储内容是否被完全写入所述第一区域的信息的内容,该信息被存储在所述第二特定部分中;以及
允许所述电子设备根据所检查的信息的内容确定随后要执行的处理。
10.如权利要求8所述的可重写非易失性存储器,其中所述启动程序包括步骤:
允许所述电子设备开始存储在所述第一区域的处理程序;
允许所述电子设备在开始处理程序之前检查指示存储内容是否被完全写入所述第一区域的信息的内容,该信息被存储在所述第二特定部分;以及
允许所述电子设备根据所检查的信息的内容确定随后要执行的处理。
11.如权利要求所述7的可重写非易失性存储器,其中所述重写程序还包括步骤:
允许电子设备重写存储在所述第二区域中的启动程序。
12.如权利要求7所述的可重写非易失性存储器,其中所述重写程序还包括步骤:
允许所述电子设备在对程序进行重写之前请求接收预定的识别信息;以及
如果接收到所述预定的识别信息,则允许所述电子设备开始重写程序。
13.一种电子设备,包括:
权利要求1的可重写非易失性存储器;和
处理器,其根据存储在所述可重写非易失性存储器中的程序执行处理。
14.一种电子设备,包括:
权利要求7的可重写非易失性存储器;和
处理器,其根据存储在所述可重写非易失性存储器中的程序执行处理。
15.一种对可重写非易失性存储器进行重写的方法,所述可重写非易失性存储器具有第一区域,其存储允许电子设备执行一个处理的处理程序;第二区域,其存储允许电子设备执行启动的启动程序;以及一个特定部分,提供在所述第一区域中,并且存储有所述电子设备访问所述第二区域中存储启动程序的部分所必需的信息,所述特定部分在电子设备启动时被首先访问,该方法包括:
擦除所述第一区域的存储内容,以致所述特定部分的存储内容被最后擦除;以及
在擦除所述第一区域的存储内容之后,将包括新的处理程序的存储内容写入所述第一区域,以致所述特定部分的存储内容被首先写入。
16.一种对可重写非易失性存储器进行重写的方法,所述可重写非易失性存储器具有第一区域,其存储允许电子设备执行处理的处理程序;第二区域,其存储允许电子设备执行启动的启动程序;以及一个特定部分,提供在所述第一区域的一部分中,其包括含有起始地址的部分,所述特定部分存储有所述电子设备访问所述第二区域中存储启动程序的部分所需的信息,所述特定部分在所述电子设备启动时被首先访问,该程序包括:
从所述第一区域中含有结束地址的部分向所述含有起始地址的部分顺序地擦除所述第一区域的存储内容;以及
在擦除所述第一区域的存储内容之后,从所述含有起始地址的部分向所述含有结束地址的部分顺序地将包括新的处理程序的存储内容写入所述第一区域中。
17.一种计算机可读介质,其存储有允许电子设备对存储在非易失性存储器上的处理程序进行重写的重写程序,所述非易失性存储器具有第一区域,其存储允许所述电子设备执行处理的处理程序;第二区域,其存储允许所述电子设备执行启动的启动程序;以及一个特定部分,提供在所述第一区域中,并且存储有所述电子设备访问所述第二区域中存储启动程序的部分所必需的信息,所述特定部分在电子设备启动时被首先访问,所述重写方法包括步骤:
允许所述电子设备擦除所述第一区域的存储内容,以致所述特定部分的存储内容被最后擦除;以及
在擦除步骤擦除所述第一区域的存储内容之后,允许所述电子设备将包括新的处理程序的存储内容写入所述第一区域,以致所述特定部分的存储内容被首先写入。
18.一种计算机可读介质,其存储有允许电子设备对存储在非易失性存储器上的处理程序进行重写的重写程序,所述非易失性存储器具有第一区域,其存储允许所述电子设备执行处理的处理程序;第二区域,其存储允许所述电子设备执行启动的启动程序;以及一个特定部分,提供在所述第一区域的一部分中,其包括含有起始地址的部分,所述特定部分存储有电子设备访问所述第二区域中存储启动程序的部分所必需的信息,所述特定部分在电子设备启动时被首先访问,所述重写程序包括步骤:
允许电子设备从所述第一区域中含有结束地址的部分向所述含有起始地址的部分顺序地擦除所述第一区域的存储内容;以及
在擦除步骤擦除所述第一区域的存储内容之后,从所述含有起始地址的部分向所述含有结束地址的部分顺序地将包括新的处理程序的存储内容写入所述第一区域中。
CNB2005101137229A 2004-10-14 2005-10-14 可重写非易失性存储器、电子设备及重写方法 Expired - Fee Related CN100573714C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004300785A JP4229896B2 (ja) 2004-10-14 2004-10-14 書き換え可能な不揮発性メモリ、電子機器、書き換え可能な不揮発性メモリの書き換え方法、及び書き換えプログラム
JP300785/04 2004-10-14

Publications (2)

Publication Number Publication Date
CN1779858A true CN1779858A (zh) 2006-05-31
CN100573714C CN100573714C (zh) 2009-12-23

Family

ID=35695794

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101137229A Expired - Fee Related CN100573714C (zh) 2004-10-14 2005-10-14 可重写非易失性存储器、电子设备及重写方法

Country Status (4)

Country Link
US (1) US7418542B2 (zh)
EP (1) EP1647885A3 (zh)
JP (1) JP4229896B2 (zh)
CN (1) CN100573714C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486840A (zh) * 2010-12-03 2012-06-06 上海华虹集成电路有限责任公司 采用非rom方式引导程序的智能卡及其程序引导方法
CN107863126A (zh) * 2017-10-31 2018-03-30 北京计算机技术及应用研究所 一种传感节点非易失存储器数据管理的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112315A (ja) * 2006-10-31 2008-05-15 Hioki Ee Corp 電子機器およびプログラム書換え方法
CN102103508A (zh) * 2009-12-22 2011-06-22 鸿富锦精密工业(深圳)有限公司 电子装置及其开机与关机方法
EP2503459B1 (en) * 2011-03-23 2021-01-20 Volvo Car Corporation Complete and compatible function
US20140058532A1 (en) * 2012-08-23 2014-02-27 GM Global Technology Operations LLC Method for partial flashing of ecus
US20160147594A1 (en) * 2014-11-26 2016-05-26 Qualcomm Technologies International, Ltd. Method and apparatus for preventing and managing corruption of flash memory contents
JP6401070B2 (ja) * 2015-02-02 2018-10-03 株式会社ダイヘン ソフトウェア書き換え装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773607B2 (ja) * 1996-11-28 2006-05-10 Necエレクトロニクス株式会社 フラッシュeeprom内蔵マイクロコンピュータ
US6298421B1 (en) * 1998-01-12 2001-10-02 Brother Kogyo Kabushiki Kaisha Data storage device
US6311322B1 (en) * 1998-03-09 2001-10-30 Nikon Corporation Program rewriting apparatus
JPH11338690A (ja) 1998-05-27 1999-12-10 Sony Corp フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法
JP2000010666A (ja) 1998-06-19 2000-01-14 Toshiba Corp コンピュータシステムおよびフラッシュrom書き換え方法
JP3937598B2 (ja) * 1998-07-14 2007-06-27 株式会社デンソー 電子制御装置
US6233105B1 (en) * 1999-03-29 2001-05-15 Inventec Corporation Method of disk formatting
JP3838840B2 (ja) * 2000-01-06 2006-10-25 Necエレクトロニクス株式会社 コンピュータ
US6442067B1 (en) * 2000-05-23 2002-08-27 Compaq Information Technologies Group, L.P. Recovery ROM for array controllers
JP2002070636A (ja) * 2000-08-31 2002-03-08 Suzuki Motor Corp 車載電子制御装置、データ書換システム、データ書換方法、及び記憶媒体
JP2002175194A (ja) * 2000-12-07 2002-06-21 Ricoh Co Ltd プログラムダウンロードシステム、プログラムダウンロード装置、画像形成装置、プログラムダウンロード方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6993648B2 (en) * 2001-08-16 2006-01-31 Lenovo (Singapore) Pte. Ltd. Proving BIOS trust in a TCPA compliant system
US20030063896A1 (en) * 2001-09-28 2003-04-03 Gonzalez Tovar Victor Manuel System utility interface for software upgrades and system diagnostics in automotive or portable DVD players
JP2003288213A (ja) 2002-03-28 2003-10-10 Toshiba Corp ブートプログラム記憶装置、電子機器のブートプログラム記憶方法
EP1372068A3 (en) * 2002-06-11 2006-02-08 Seiko Epson Corporation System, method and program for rewriting a flash memory
US7337309B2 (en) * 2003-03-24 2008-02-26 Intel Corporation Secure online BIOS update schemes
US7376943B2 (en) * 2003-12-18 2008-05-20 Lsi Corporation Safe method for upgrading firmware of optical disk product
US7313682B2 (en) * 2004-04-29 2007-12-25 Alcatel Lucent Method and system for updating boot memory that stores a fail-safe reset code and is configured to store boot code and boot updater code

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486840A (zh) * 2010-12-03 2012-06-06 上海华虹集成电路有限责任公司 采用非rom方式引导程序的智能卡及其程序引导方法
CN107863126A (zh) * 2017-10-31 2018-03-30 北京计算机技术及应用研究所 一种传感节点非易失存储器数据管理的方法
CN107863126B (zh) * 2017-10-31 2020-07-21 北京计算机技术及应用研究所 一种传感节点非易失存储器数据管理的方法

Also Published As

Publication number Publication date
EP1647885A2 (en) 2006-04-19
EP1647885A3 (en) 2007-11-21
US7418542B2 (en) 2008-08-26
US20060090158A1 (en) 2006-04-27
JP4229896B2 (ja) 2009-02-25
JP2006113823A (ja) 2006-04-27
CN100573714C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
CN1779858A (zh) 可重写非易失性存储器、电子设备、存储介质及重写方法
US7664923B2 (en) Method and system for updating software
US7996599B2 (en) Command resequencing in memory operations
TWI388983B (zh) 用於促進快閃記憶體系統之快速喚起的方法及系統
US8745309B2 (en) Cooperative memory management
US7120730B2 (en) System and method for executing binary images
US7730326B2 (en) Method and system for updating firmware stored in non-volatile memory
JP3838840B2 (ja) コンピュータ
US20100122017A1 (en) Memory controller, non-volatile memory system, and host device
US20080201520A1 (en) Flash firmware management
CN100412818C (zh) 信息处理设备、存储设备和存储控制设备
JP4886866B2 (ja) 主記憶装置へのアクセスを高速化する方法および記憶装置システム
TW200414045A (en) Firmware updating method and related apparatus for checking content of replacing firmware before firmware updating
KR20120037786A (ko) 저장 장치, 그것의 락 모드 관리 방법, 및 그것을 포함하는 메모리 시스템
US20060018227A1 (en) Controller, data memory system, data rewriting method, and computer program product
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
JP3830867B2 (ja) シングルチップマイクロコンピュータおよびそのブート領域切り替え方法
US20170046169A1 (en) Storage device, booting procedure acceleration method and storage controller
JP6074064B2 (ja) 電子機器
JP4586469B2 (ja) メモリ制御装置、メモリ制御方法、プログラム
CN112667442B (zh) 基于非易失内存器件启动系统的控制方法、装置及设备
CN110825421A (zh) 一种固件升级方法、系统及可读存储介质
US20170083235A1 (en) Device capable of using external volatile memory and device capable of releasing internal volatile memory
JP2007207089A (ja) 外部記憶装置コントローラおよびプログラム
KR20150058092A (ko) 네트워크 부트 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20211014

CF01 Termination of patent right due to non-payment of annual fee