CN1770400A

CN1770400A - 一种半导体器件表面成型方法

Info

Publication number: CN1770400A
Application number: CNA2005100373046A
Authority: CN
Inventors: 张豪麟; 谈健; 王孟源
Original assignee: Podium Photonics Guangzhou Ltd
Current assignee: Podium Photonics Guangzhou Ltd
Priority date: 2005-09-16
Filing date: 2005-09-16
Publication date: 2006-05-10

Abstract

本发明涉及一种同时定义半导体器件表面保护层和电极的成形方法，半导体器件表面布有导电电路，在该表面镀上保护层，再涂布反转光刻胶，并将光刻胶中残余的有机溶剂烘烤挥发，在欲镀上电极的区域以外曝光，经曝光后热处理，将欲镀电极区域的光刻胶显影去除。欲镀电极区裸露未受光刻胶覆盖的保护层以蚀刻液蚀刻去除，使该区域下方的表面电路暴露出来。再经第二次显影，原本已显影完成，欲镀电极的面积会再扩大，和有保护层覆盖的区域部分重叠。再沉积电极金属，电极就会和保护层部分重合，完全保护器件表面，光刻胶上的多余金属以lift－off的方式去除。该方法形成的保护层和金属电极完全保护器件表面，并且减少一道光刻制程，简化制造过程，节约制造成本。

Description

一种半导体器件表面成型方法

技术领域：

本发明涉及一种半导体器件表面成型方法，特别是一种同时定义半导体器件表面保护层和电极的成型方法。

背景技术：

半导体器件由于曝露在大气中的时间过长，可能会吸收湿气和/或大气中的氧化性成份作用，使表面的导电电路变质，减少该半导体器件使用寿命，故在表面镀一层保护层隔绝大气及其它污染源。此保护层用以保护半导体器件表面的金属电路，隔绝氧气、湿气或其它大气中的污染对半导体器件的侵害。也就是说，半导体器件的保护层和电极共同掩盖住半导体器件表面电路，电极裸露在保护层外且与半导体器件表面电路连通。所以，镀上保护层后，须在欲沉积电极的位置将覆盖住电路的保护层蚀刻去除，让电极可和半导体器件表面电路接触、导通电流。而且，镀上的电极和保护层必须有重叠的区域，确保器件表面完全被保护层和电极覆盖。由于镀上的保护层不能遮蔽电极，因此，在现有技术中，沉积电极和沉积保护层须以两道光刻分别定义其图形。例如氮化镓发光二极管，表面镀有一层电流扩散层。此电流扩散层或为NiO/Au、ZnO或为ITO，长时间曝露在空气中，会吸放湿气变质，减少使用寿命。为防止器件在空气中劣化，表面会镀上一层SiO2保护层，该保护层同时可提高发光二极管表面穿透率。沉积电极须经过一次光刻制程定义电极位置。沉积SiO2后，还须经过一次光刻制程，去除阻挡电极传导电流进入器件的SiO2。按此程序，须经二道光刻才能完成电极和保护层沉积。

发明内容：

本发明要解决的技术问题是克服现有技术的不足，提供一种可以同时定义半导体器件表面保护层和电极、减少一道光刻制程并对半导体器件表面进行完全保护的表面成形方法，减少制备过程中的工序，增加产品的可靠度。

为解决上述技术问题，本发明的技术方案为：一种半导体器件的表面成形方法，其特征在于包括以下步骤：

第一步：在布设有表面电路的半导体器件表面镀上保护层；

第二步：在保护层上涂布反转光刻胶，并将光刻胶中残余的有机溶剂烘烤挥发，在欲镀电极的区域以外曝光和加热处理，将欲镀电极区域的光刻胶显影去除；

第三步：经第一次显影，将去除了光刻胶覆盖的保护层以蚀刻液蚀刻去除，使该区域下方的导电电路暴露出来；

第四步：经第二次显影，将欲镀电极的面积扩大至与有保护层覆盖的区域部分重叠；

第五步：沉积电极金属，使电极与半导体器件的表面电路接触，并与保护层部分重合，以使保护层及电极完全覆盖半导体器件的表面电路；

第六步：除去光刻胶上的多余金属。

其中反转光刻胶为一种负胶，未曝过光的区域将被显影去除。曝过光的区域须再经一次加热处理，可降低显影液对该区域光刻胶的蚀刻速率，加大曝光区域和未曝光区域的选择蚀刻比。

在以上所述的制造方法中，第二步中所述热处理之后，还可再经一次全面曝光，将欲镀电极区域的光刻胶显影去除。那么，反转光刻胶为正胶，经第一次曝光即显影。第一次曝光后经加热处理，并再经一次全面曝光，即转变成负胶。第一次曝过光的区域显影液的蚀刻速率降低，第一次未曝光的区域将可被显影液蚀刻去除。

在以上的制造方法中，所述光刻胶的厚度是1～4um，更适当的厚度是1.5～2.5um。曝光的能量是60～160mJ/cm2，更适当的曝光能量是80～130mJ/cm2，再次曝光能量是80mJ/cm2以上。曝光后热处理的温度范围是90～130℃，时间是60～240秒。第一次显影的时间是60～120秒。第二次显影的时间大于30秒，更适当的时间是60～120秒。

所述保护层是绝缘材料，如绝缘材料是SOG或SiO2或SiNx或Al2O3；镀膜方法是表面涂布或电子束蒸镀或化学气相沉积或溅镀。

在整个制造方法中，主要在于控制反转光刻胶的曝光能量、曝后烘烤的温度和时间，调节显影时间可改变光刻胶显影底切的深度。在第一次用较短的显影时间，造成光刻胶较小的显影底切，蚀刻保护层后，再经第二次显影，光刻胶的显影底切变深，底切下露出部分保护层，接着镀上金属电极，会和光刻胶底切下的保护层相叠合，如此金属电极和保护层完全覆盖器件表面。

本发明的有益效果在于：它与现有技术相比，改善了传统工艺中的保护层和金属电极的工序流程，通过一道光刻制程同时定义保护层和电极图案，减少制备过程中的工序，增加产品的可靠度，节省成本，提高效率。

附图说明：

下面结合附图对本发明的半导体器件表面成形方法作进一步的说明：

附图1(a)--(e)为本发明的流程分解示意图。

图中：1、半导体器件 2、保护层 3、表面电路 4、光刻胶 5、欲镀电极区域 6、重叠部分 7、电极金属 8、多余金属。

具体实施方式：

以GaN LED为例，p型GaN的导电率低，难以散布电流，电流集中在电极下方注入发光，发出的光正好被电极遮蔽，出光效率低落。在现有技术中，为改善此问题，会在电极和p GaN中多加一层电流扩散层，使电流散布到电极遮蔽以外的区域发光。此电流扩散层是NiO/Au、ITO或ZnO等半导材料，为避免此电流扩散层受刮伤或湿气侵害，同时为了增加LED的出光效率，会在器件表面镀上一层四分之一波长的介电层作为保层和抗反射层。镀上保护层后，须将覆盖住电极或欲镀电极区域的保护层蚀刻去除。如此定义保护层和电极图案须经过两次光刻制程。

依照本发明所提供的方法，电流扩散层镀在半导体器件1表面后，接着镀上保护层2。在保护层2上涂布一层反转光刻胶4，做为定义电极7位置的转录媒体。涂布完成后，将光刻胶4中残余的有机溶剂烘烤挥发，在欲镀电极区域5以外曝光，经曝光后烘烤，或再经一次全面曝光，再次曝光能量一般是80mJ/cm2以上，可将欲镀电极区域5的光刻胶4显影去除。欲镀电极区域5裸露未受光刻胶4覆盖的保护层2以蚀刻液蚀刻去除，使该区域下方的表面电路3暴露出来，保护层2蚀刻去除的边界和光刻胶4显影去除的边界重合。再经一次显影，欲镀电极区域5的面积会再扩大，和有保护层覆盖的区域形成重叠部分6。此时再沉积电极金属7，就会和保护层2重合，完全保护半导体器件1表面。如此一道光刻制程，可同时定义保护层和电极图案。

如图1a所示，本发明的流程是：先在布有表面电路3的半导体器件1表面完全镀上一层保护层2。保护层2不具导电性，保护半导体器件1不因外来不当碰触造成表面电路3短路，并能隔绝空气、水气等侵害半导体器件的表面电路3。此保护层2通常是SOG或SiO2或SiNx或Al2O3等绝缘材料，沉积的方法可为表面涂布、电子束蒸镀、化学气相沉积、溅镀等方法。如图1b，在保护层2上涂布一层反转光刻胶4，作为定义电极金属7位置的转录媒体。涂布完成后，将反转光刻胶4中残余的有机溶剂烘烤挥发，如反转光刻胶4为负胶，则在欲镀上电极区域5以外曝光，曝光后烘烤，如反转光刻胶4为正胶，则在烘烤后再经一次全面曝光，可将欲镀电极区域5的光刻胶4显影去除。如图1c，欲镀电极区5裸露未受光刻胶4覆盖的保护层2以蚀刻液蚀刻去除，使该区域下方的表面电路3暴露出来，保护层2蚀刻去除的边界和光刻胶4显影去除的边界重合。如图1d，再经一次显影，原本已显影完成，欲镀电极5的面积会再扩大，和有保护层2覆盖的区域形成重叠部分6。如图1e，接着再沉积电极金属7，就会和保护层2上的重叠部分6重合，完全保护半导体器件1表面。光刻胶4上的多余金属8可以lift-off的方式去除。如此一道光刻制程，可同时定义保护层2和电极图案。

为方便控制显影的底切，也即重叠部分6，光刻胶4的厚度范围在1到4微米，光刻胶4愈厚，第一次显影时，底切愈深，愈难以在第二次显影时再加深底切。曝光能量和曝光后烘烤的参数须互相搭配，避免在第一次显影时，造成较大的底切。曝光能量愈大，曝后烘烤的温度愈高、时间愈长，第一次显影时，不易产生底切，第二次显影时，需较长的时间才能加深底切。以1到4微米厚的反转光刻胶4，曝光能量范围约是60到160mJ/cm2，曝光后烘烤的温度是90到140摄氏度，时间是1到5分钟。例如光刻胶4厚度2.5微米，曝光能量130mJ/cm2，曝后烘烤温度110摄氏度烘烤2分钟，以2.38％TMAH溶液显影60秒，底切的深度小于1微米。第二次再以2.38％TMAH溶液显影90秒，底切的深度大于2.5微米。在第一次显影后，蚀刻去除保护层2，再经第二次显影并镀上电极金属7，此保护层2被去除的区域被电极7覆盖，并且和保护层2会有1.5微米以上宽度的相重叠部分6，完全保护半导体器件1表面。

Claims

1.一种半导体器件的表面成形方法，其特征在于包括以下步骤：

第一步：在布设有表面电路的半导体器件表面镀上保护层；

第六步：除去光刻胶上的多余金属。

2.根据权利要求1所述的半导体器件的表面成形方法，其特征在于：所述反转光刻胶为负胶。

3.根据权利要求1所述的半导体器件的表面成形方法，其特征在于：第二步中所述加热处理之后，再经一次全面曝光。

4.根据权利要求3所述的半导体器件的表面成形方法，其特征在于：所述反转光刻胶为正胶，第一次曝光后经加热处理，并再经一次全面曝光，转变成负胶。

5.根据权利要求1至4任一项所述的半导体器件的表面成形方法，其特征在于：所述光刻胶的厚度是1～4um，更适当的厚度是1.5～2.5um。

6.根据权利要求5所述的半导体器件的表面成形方法，其特征在于：曝光的能量是60～160mJ/cm2，更适当的曝光能量是80～130mJ/cm2。

7.根据权利要求6所述的半导体器件的表面成形方法，其特征在于：曝光后热处理的温度范围是90～130℃，时间是60～240秒。

8.根据权利要求7所述的半导体器件的表面成形方法，其特征在于：第一次显影的时间是60～120秒。第二次显影的时间大于30秒，更适当的时间是60～120秒。

9.根据权利要求8所述的半导体器件的表面成形方法，其特征在于：所述保护层是绝缘材料；镀膜方法是表面涂布或电子束蒸镀或化学气相沉积或溅镀。

10.根据权利要求9所述的半导体器件的表面成形方法，其特征在于：所述如绝缘材料是SOG或SiO2或SiNx或Al2O3。