CN1743999A

CN1743999A - 时钟同步上电复位信号产生电路

Info

Publication number: CN1743999A
Application number: CN 200410054096
Authority: CN
Inventors: 刘家洲
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2004-08-30
Filing date: 2004-08-30
Publication date: 2006-03-08
Anticipated expiration: 2024-08-30
Also published as: CN100476691C

Abstract

一种时钟同步上电复位信号产生电路，包括：开关电容电路，其两个输入端连接与时钟相关的控制信号，输出端连接上电复位信号输出电路；开关控制信号产生电路，其输入端连接时钟信号，输出端分别连接开关电容的非同相开关控制端；上电复位信号输出电路，其输入端连接开关电容电路的输出端，输出端输出Reset信号。本发明采用开关电容代替现有简单RC延时的时钟同步上电复位信号产生电路中的电阻，开关电容在时钟到来之前它的电阻无穷大，在积分电容上的电荷保持为零，当时钟到来以后，开关电容的电阻被降低到一个有限值，在经过几个时钟周期后，积分电容上的电压升高到一定的值，其它后续电路反转，复位信号转为无效，完成上电复位过程。本发明电路具有可靠性高，结构简单的特点。

Description

时钟同步上电复位信号产生电路

技术领域

本发明涉及一种时钟同步上电复位信号产生电路，该电路可以作为寄存器上电时的时钟同步复位信号控制电路。

背景技术

当本身带有振荡电路和时钟产生电路的片上系统(SOC)，上电初始化过程中，需要保证系统不会产生不确定的输出，以免导致系统功能紊乱。因此电路需要一个复位过程，该过程将系统中的寄存器复位到正确的初始状态。复位分为同步复位和异步复位。

图1(a)是一典型的同步复位电路，其中：D1是需要被复位的寄存器，D是信号输入端，CK是时钟信号输入端，reset(复位)是同步复位信号输入端，Q是寄存器的输出端。在时钟的上升沿到来之后，reset保持有效，D1被复位。如果在时钟的上升沿到来之前，reset已经失效了，则D1不能被复位，它的状态可能是不确定的，图1(b)给出了有效的reset信号，图1(c)给出了无效的reset信号。上电结束后需要将reset信号置为无效，保证电路正常工作。

由于芯片上的振荡电路在上电后，需要一定的起振时间，因此时钟可能会在工作电压上电结束后的一段时间之后才能到达，因此对同步复位电路，在时钟信号到来之前，复位信号必须一直保持有效。

如图2所示，采用简单RC延时的时钟同步上电复位信号产生电路，osc是振荡电路，电容C1和R1构成RC延时电路。当上电结束后，由于RC延时，Reset信号经过一段时间后才能转为高电平，如果在这段时间内，osc振荡电路开始正常工作，时钟已经到达，则系统可以被正常复位；相反，如果在这段时间内，osc振荡模块在这段时间内还没有正常工作，时钟还没有到达，则系统不能被正常复位。因此该复位电路有很大的限制，它仍不能保证电路被正常地复位。

发明内容

本发明的目的在于提供一种时钟同步上电复位信号产生电路，电路具有可靠性高，结构简单的优点。

本发明所提供的一种时钟同步上电复位信号产生电路，其特征在于，它包括：开关电容电路，该开关电容电路的两个输入端连接与时钟相关的控制信号，输出端连接上电复位信号输出电路；开关控制信号产生电路，该电路的输入端连接时钟信号，输出端分别连接开关电容的非同相开关控制端；上电复位信号输出电路，该电路的输入端连接开关电容电路的输出端，输出端输出Reset信号。

上述的时钟同步上电复位信号产生电路，其中，开关电容电路由两个开关电容C1和C2、三个PMOS开关M1、M2和M3及一个积分电容C3组成，其中：开关电容C1的下极板连接gnd，上极板和开关M1的漏极、M2的源极连接于nc1点；开关电容C2的下极板和gnd相连，上极板和开关M2的漏极、开关M3的源极相连于nc2点；积分电容C3的下极板和gnd相连，上极板和开关M3的漏极相连，并且作为复位信号输出控制电路的输入端，连接到复位信号输出控制电路；开关M1的源极和阱连接到电源vdd上，栅极和开关M3的栅极连接，并且一并连接到开关控制信号产生电路的输出端s1上；开关M2的栅极连接到开关信号控制信号产生电路的输出端s2上，它的阱连接到电源vdd上；开关M3的阱连接到电源vdd上。

上述的时钟同步上电复位信号产生电路，其中，开关控制信号产生电路包括一个时钟信号输入端ck、一个两分频电路、一个斯密特触发器、一个反相器组成和两个开关控制信号输出端s1和s2，两分频电路由一个D触发器构成，D触发器的反相输出端nq连接到它的输入端D，它的时钟控制端CK连接到开关控制信号产生电路的时钟信号输入端ck，它的输出端q作为两分频电路的输出端ck2；施密特触发器由三个NMOS管M4、M5、M6和一个PMOS管M7组成，M4的源极连接gnd，它的漏极和M5的源极相连于n1点，它的栅极和M5、M7的栅极相连于s2点，然后连接到两分频电路的输出端ck2；M5的漏极和M7的漏极、M6的栅极相连M7的源极和阱连接到电源vdd上；M6的漏极连接到电源vdd上，它的源极连接到n1点上，s2点作为斯密特触发器的输出点，同时也是开关控制信号产生电路的输出端；反相器的输入端连接到s2点，它的输出端作为开关控制信号产生电路的输出端s1。

上述的时钟同步上电复位信号产生电路，其中，上电复位信号输出电路由一个斯密特触发器、一个反相器、一个输入端nc3和一个输出端Reset组成，斯密特触发器由三个NMOS管M8、M9、M10和一个PMOS管M11组成，M8的源极连接到gnd上，它的漏极和M9的源极、M10的源极相连于n2点，它的栅极和M9、M10的栅极相连作为输入端nc3，连接到开关电容电路的nc3点；M9的漏极和M10的栅极、M11的漏极相连于n3点，M11的源极和阱连接电源vdd；反相器的输入端连接n3点，它的输出端作为Reset输出端。

上述的时钟同步上电复位信号产生电路，其中，开关电容电路由一个开关电容C1和一个积分电容C3，及两个非同相开关M1和M2组成。

由于采用了上述的技术解决方案，即本发明采用开关电容代替图2中的电阻，开关电容在时钟到来之前它的电阻无穷大，因此在积分电容上的电荷保持为零，当时钟到来以后，开关电容的电阻被降低到一个有限值，在经过几个时钟周期后，积分电容上的电压升高到一定的值，其它后续电路反转，复位信号转为无效，完成上电复位过程。本发明电路具有可靠性高，结构简单的特点。

附图说明

图1(a)～(c)分别是时钟同步复位的典型电路和电路正确复位过程和错误复位过程的示意图；

图2采用简单RC延迟的时钟同步上电复位信号产生电路；

图3本发明电路的原理图；

图4本发明电路产生的时钟同步上电复位信号示意图。

具体实施方式

如图3所示，本发明，即时钟同步上电复位信号产生电路，包括开关电容电路、开关控制信号产生电路和复位信号输出控制电路。

开关电容电路由两个开关电容C1、C2、三个PMOS开关M1、M2和M3和一个积分电容C3所组成。开关电容C1的下极板接地(gnd)，上极板和开关M1的漏极、M2的源极连接于nc1点；开关电容C2的下极板和gnd相连，上极板和开关M2的漏极、开关M3的源极相连于nc2点；积分电容C3的下极板和gnd相连，上极板和开关M3的漏极相连，并且作为复位信号输出控制电路的输入端，连接到复位信号输出控制电路；开关M1的源极和阱连接到电源vdd上，栅极和开关M3的栅极连接，并且一并连接到开关控制信号产生电路的输出端s1上；开关M2的栅极连接到开关信号控制信号产生电路的输出端s2上，它的阱连接到电源vdd上；开关M3的阱连接到电源vdd上。

开关控制信号产生电路一个时钟信号输入端ck、一个两分频电路、一个斯密特触发器、一个反相器组成和两个开关控制信号输出端s1和s2。两分频电路由一个D触发器构成，D触发器的反相输出端nq连接到它的输入端D，它的时钟控制端CK连接到开关控制信号产生电路的时钟信号输入端ck，它的输出端q作为两分频电路的输出端ck2；施密特触发器由三个NMOS管M4、M5、M6和一个PMOS管M7组成，M4的源极连接gnd，它的漏极和M5的源极相连于n1点，它的栅极和M5、M7的栅极相连，然后连接到两分频电路的输出端ck2；M5的漏极和M7的漏极、M6的栅极相连；M7的源极和阱连接到电源vdd上；M6的漏极连接到电源vdd上，它的源极连接到n1点上，s2点作为斯密特触发器的输出点，同时也是开关控制信号产生电路的输出端；反相器Inv1的输入端连接到s2点，它的输出端作为开关控制信号产生电路的输出端s1。

复位信号输出控制电路由一个斯密特触发器、一个反相器、一个输入端nc3和一个输出端reset组成。斯密特触发器由三个NMOS管M8、M9、M10和一个PMOS管M11组成。M8的源极连接到gnd上，它的漏极和M9的源极、M10的源极相连于n2点，它的栅极和M9、M10的栅极相连作为输入端nc3，连接到开关电容电路的nc3点；M9的漏极和M10的栅极、M11的漏极相连于n3点，M11的源极和阱连接电源vdd；反相器Inv2的输入端连接n3点，它的输出端作为reset输出端。

图4给出了本发明电路的输出波形。在电源达到正常状态之后和时钟到来之前，由于开关控制信号控制模块重的斯密特触发器和反相器的作用，s1和s2的电位被拉到了确定的状态“0”或“1”，s2是s1的反相，由于M1、M3和M2的控制信号是反相，因此积分电容c3上的电荷在时钟信号到来之前是0；当时钟信号达到后，s1和s2的状态翻转，经过几个周期后，积分电容上的电压达到一定数值，致使时钟复位信号输出模块的斯密特触发器产生翻转，reset信号由低转高，复位过程结束。

当系统下电后，开关管PMOS的阱电位电压降到0，但是积分电容和开关电容上的电压都比较高，PMOS管的源阱PN结正向导通，积分电容和开关电容上的电压被迅速地拉低，本发明电路可以快速地为下一次系统上电做好准备。

本发明在系统工作电压达到正常值后，此时时钟信号可能还没有到达，因此开关电容的开关控制信号可能为一个不确定的值，在实际电路中该不确定值可能为一个中间状态，这个中间状态可能将开关电容的电阻降低到非常小的水平上，导致积分电容上的电荷在时钟信号到来之前就达到了较高的水平，使后续电路反转，复位信号转为无效。为了防止这种中间状态的出现，采用斯密特触发器产生开关控制信号，该电路能够将开关控制信号在时钟到来之前保持在0或1的确定状态上。

在系统下电后，需要快速地将积分电容上的电荷释放。本发明电路采用PMOS作为开关电容的开关，在系统下电后，PMOS开关的阱电位下降到0，但是它的源极电位保持在高电平，因此在源和阱之间形成了电压差，这个电压差对于源和阱之间的PN结来说是正向压差，PN结正向导通将积分电容上的电荷快速地释放。

Claims

1.一种时钟同步上电复位信号产生电路，其特征在于，它包括开关电容电路、开关控制信号产生电路和上电复位信号输出电路，其中：

开关电容电路，该开关电容电路的两个输入端连接与时钟相关的控制信号，输出端连接上电复位信号输出电路；

开关控制信号产生电路，该电路的输入端连接时钟信号，输出端分别连接开关电容的非同相开关控制端；

上电复位信号输出电路，该电路的输入端连接开关电容电路的输出端，输出端输出Reset信号。

2.如权利要求1所述的时钟同步上电复位信号产生电路，其特征在于：所述的开关电容电路由两个开关电容C1和C2、三个PMOS开关M1、M2和M3及一个积分电容C3组成，其中：开关电容C1的下极板连接gnd，上极板和开关M1的漏极、M2的源极连接于nc1点；开关电容C2的下极板和gnd相连，上极板和开关M2的漏极、开关M3的源极相连于nc2点；积分电容C3的下极板和gnd相连，上极板和开关M3的漏极相连，并且作为复位信号输出控制电路的输入端，连接到复位信号输出控制电路；开关M1的源极和阱连接到电源vdd上，栅极和开关M3的栅极连接，并且一并连接到开关控制信号产生电路的输出端s1上；开关M2的栅极连接到开关信号控制信号产生电路的输出端s2上，它的阱连接到电源vdd上；开关M3的阱连接到电源vdd上。

3.如权利要求1所述的时钟同步上电复位信号产生电路，其特征在于：所述的开关控制信号产生电路包括一个时钟信号输入端ck、一个两分频电路、一个斯密特触发器、一个反相器组成和两个开关控制信号输出端s1和s2，两分频电路由一个D触发器构成，D触发器的反相输出端nq连接到它的输入端D，它的时钟控制端CK连接到开关控制信号产生电路的时钟信号输入端ck，它的输出端q作为两分频电路的输出端ck2；施密特触发器由三个NMOS管M4、M5、M6和一个PMOS管M7组成，M4的源极连接gnd，它的漏极和M5的源极相连于n1点，它的栅极和M5、M7的栅极相连于s2点，然后连接到两分频电路的输出端ck2；M5的漏极和M7的漏极、M6的栅极相连；M7的源极和阱连接到电源vdd上；M6的漏极连接到电源vdd上，它的源极连接到n1点上，s2点作为斯密特触发器的输出点，同时也是开关控制信号产生电路的输出端；反相器的输入端连接到s2点，它的输出端作为开关控制信号产生电路的输出端s1。

4.如权利要求1所述的时钟同步上电复位信号产生电路，其特征在于：所述的上电复位信号输出电路由一个斯密特触发器、一个反相器、一个输入端nc3和一个输出端Reset组成，斯密特触发器由三个NMOS管M8、M9、M10和一个PMOS管M11组成，M8的源极连接到gnd上，它的漏极和M9的源极、M10的源极相连于n2点，它的栅极和M9、M10的栅极相连作为输入端nc3，连接到开关电容电路的nc3点；M9的漏极和M10的栅极、M11的漏极相连于n3点，M11的源极和阱连接电源vdd；反相器的输入端连接n3点，它的输出端作为Reset输出端。

5.如权利要求2所述的时钟同步上电复位信号产生电路，其特征在于，所述的开关电容电路由一个开关电容C1和一个积分电容C3，及两个非同相开关M1和M2组成。