CN1735855B - 用于处理数据传送的方法和装置 - Google Patents
用于处理数据传送的方法和装置 Download PDFInfo
- Publication number
- CN1735855B CN1735855B CN038249596A CN03824959A CN1735855B CN 1735855 B CN1735855 B CN 1735855B CN 038249596 A CN038249596 A CN 038249596A CN 03824959 A CN03824959 A CN 03824959A CN 1735855 B CN1735855 B CN 1735855B
- Authority
- CN
- China
- Prior art keywords
- data
- ide
- memory device
- register
- transmit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Bus Control (AREA)
- Read Only Memory (AREA)
- Communication Control (AREA)
Abstract
本发明的实施方案提供以有效方式进行数据传送的实施方式。48位LBA机制需要在主信道或次信道上的两组向IDE寄存器的I/O写入。通过根据数据将状态寄存器适当地设置到第一或第二状态来执行所述两组向主信道或次信道寄存器的I/O写入。本发明的实施方案在数据传送的大小等于或小于阈值时,提供单组向I/O寄存器的写入。
Description
背景
背景信息
现今,许多设计成用于计算机系统的存储硬盘驱动器都利用IDE标准接口。IDE接口已经证明成本是非常合算的,并且已经发展成在PC主板行业中被广泛认可。IDE标准允许大部分以前存在于控制器卡(card)上的控制器电子设备可以设置在硬盘机制上和芯片组中。因为IDE接口可以设置在主板上,由于其相对简单的电子线路(simple electronics),控制器卡不再需要,并且因此节省了扩充槽(slot)以备他用。
很多年来,操作系统都是通过规定柱面(Cylinder)、头(Head)和扇区(Sector)来访问固定介质盘驱动器从而从该盘中检索期望的数据。由此,Int 13h硬盘接口围绕这类协议进行标准化。当最初引入IDE兼容驱动器时,该协议被保留。在其最原始的水平上,访问IDE兼容驱动器上的数据是根据逻辑块来进行的,而不是传统的柱面-头-扇区(CHS)方法,即使该IDE任务文件(驱动器和主机之间的寄存器级接口)被规定为CHS格式。
在过去,结合Int 13h应用程序设计接口的限制和IDE任务文件的限制,在单个IDE设备中仅仅能够访问最大528Mb的数据。由于硬盘技术的发展,现在大于528Mb的驱动器正变得成本合算,并且需要新的数据寻址方法。英特尔公司开发的硬盘驱动器支持三种标准数据寻址模式:柱面-头-扇区(CHS)模式、扩展的柱面-头-扇区(ECHS)模式和逻辑块寻址(LBA)模式。
柱面-头-扇区:该标准CHS模式可用于所有驱动器,并可与所有的操作系统兼容。在该模式中,可以规定最大达到16个头、1023个柱面和63个扇区。如果驱动器支持多于1023个柱面,则可用量就限制在1023个。利用这个寻址模式,可用数据最大为528Mb。由于数据是利用线性寻址方案而不是CHS参数来布置在盘中的,由驱动器固件来执行这种变换。
扩展柱面-头-扇区:ECHS变换模式用于具有大于528Mb的容量但不支持逻辑块寻址模式(LBA)的驱动器。虽然这种变换方法没有得到工业上的广泛认可,但其可用于大部分的DOS和MICROSOFT WINDOWS应用。利用这种变换方法,减少柱面的数量而增加头的数量,直到柱面数低于1024。这种方法不能有效地用于远大于528M的驱动器,并且如果柱面数量的两个最低有效位不为0的话,在参数变换过程中就会损失掉某些驱动器的容量。由于变换算法中的无效率(inefficiencies)而损失掉的扇区称为孤立扇区。
逻辑块寻址:在LBA模式中,利用28位或48位逻辑块地址来规定盘中数据的位置。28位LBA符合驱动器线性寻址方案,允许主机绕过驱动器固件变换代码。这很快发展成为被最广泛地应用的向前发展的寻址机制。它允许更快的磁盘访问,并且最大可用数据为8.4G。这种方法还允许孤立扇区的数量减少到0。
对于48位LBA IDE存储驱动器来说,由于它们更大了,为了向主机或从主机到IDE设备进行具体的数据传送而建立IDE兼容驱动器就变得费时。例如,48位LBA机制需要两组向IDE寄存器的I/O写入。因此,需要用于处理48位LBA驱动器及其传送的更有效机制。
附图简述
图1图示了实施本发明的示例性计算机系统的实施方案的框图。
图2图示了检测和初始化IDE兼容驱动器的例程(routine)的实施方案的流程图。
图3图示了用于利用最优48位IDE寻址机制建立IDE兼容驱动器的数据传送的例程的实施方案的流程图。
详细说明
为了提供对本发明更彻底的理解,在下面的详细说明中阐述了大量具体的细节,例如具体存储器配置、地址范围、保护方案等。然而,本领域技术人员可以理解的是,没有这些具体细节也可以实施本发明。另外,没有详细描述已知的装置和方法,以免模糊了本发明。
本发明的实施方案提供了以有效方式进行数据传送的实施方式。在典型实施方式中,48位LBA机制需要在主信道或次信道上的两组向IDE寄存器的I/O写入。通过根据数据将状态寄存器适当地设置到第一或第二状态来执行所述两组向主信道或次信道寄存器的I/O写入。本发明的实施方案在数据传送的大小等于或小于阈值时,提供单组向I/O寄存器的写入。
参照图1,图示了实施本发明的示例性计算机系统的实施方案100的框图。该计算机系统包括中央处理单元,CPU 102,所述中央处理单元与随机存取存储器(RAM)104、只读存储器(ROM)106、主IDE信道108和次IDE信道110相连接。信道108和110控制设备112、114、116和118,所述设备对记录在磁盘上的数据进行读和写操作。出于说明的目的,仅仅图示出主IDE信道106和次IDE信道108。可以理解,当以本地IDE模式进行操作时,本发明可扩展到任何数量的IDE控制器和潜在的功能化的多信道。
ROM 106还保持IDE配置表120、检测和配置程序122、以及扩展驱动器参数表(EDPT)124。每个与可以在平台(platform)上存在的多个IDE控制器和信道相连的潜在逻辑IDE设备在IDE配置表120中有一个条目(entry)。IDE配置表120包含根据IDE驱动器、IDE连接器、芯片组性能的公共特征组以及符合最近的ATA规范(例如:ATA/ATAPI-6规范)在IDE控制器上配置设备所必需的配置信息。在系统BIOS POST期间,参考IDE配置表120从而在在处理过程中、在没有用户交互作用的情况下检索对芯片组性能寄存器、定时寄存器和IDE设备操作参数进行编程所必须的信息。因此,用户可以将任何驱动器接入计算机,并且软件会在没有用户干预的条件下配置系统。可以支持最新的ATA规范中列出的所有特征或特征子集。
大部分最新的IDE兼容驱动器能够以超过或者等于100M字节/秒的数据吞吐率处理所有的传送。本领域的技术人员将认识到本发明并不局限于向IDE驱动器传送数据或从其接收数据,而是适用于其他与IDE端口或并行端口相连的存储器介质。例如,根据其他接口功能,本发明的实施方案适合于以可比的速度在IDE兼容驱动器和其他位置(location)之间传送数据。
当IDE兼容存储驱动器支持对大于137.4GB的存储空间进行访问时,IDE接口取决于与每个驱动器相关的一组IDE I/O寄存器中的状态位(例如,高位(HOB))。可以如下定义并利用48位寄存器:
表I:48位寄存器的定义和使用
寄存器 | “最近写入”HOB=0 | “在先内容”HOB=1 |
特征 | 保留 | 保留 |
扇区计数1F2/172 | 扇区计数(7:0) | 扇区计数(15:8) |
扇区数1F3/173 | LBA(7:0) | LBA(31:24) |
低柱面1F4/174 | LBA(15:8) | LBA(39:32) |
高柱面1F5/175 | LBA(23:16) | LBA(47:40) |
设备/头1F6/176 | 设备/头 | 保留 |
命令1F7/177 | 命令 | N/A |
本发明的实施方案提供以有效方式进行IDE48位LBA传送的实施方式。在典型实施中,48位LBA机制需要两组向主信道(1F0h-1F7h)或次信道(170h-177h)上的IDE寄存器的I/O写入。本发明的实施方案在数据传送的大小小于阈值时,提供单组向I/O寄存器的写入。在典型实施方式中,当数据传送的大小小于137.4GB时,仅需要单组向IDE I/O寄存器的写入。阈值的大小(例如,137.4GB)依赖于驱动器是否应该可以支持28位LBA以及48位LBA访问的实施方式。在两种访问模型都应该得到支持的情况下存在某些存储空间的重叠。
本发明的实施方案提供以有效方式进行48位LBA传送的实施方式。在典型实施中,48位LBA机制需要两组向主信道(1F0h-1F7h)或次信道(170h-177h)上的IDE寄存器的I/O写入。通过根据数据将HOB位适当地设置为0/1来执行所述两组向这些主信道或次信道寄存器的I/O写入。本发明的实施方案在数据传送的大小等于或小于阈值时,提供单组向I/O寄存器的写入。在典型实施方式中,当数据传送的大小小于137.4GB时,仅需要单组向I/O寄存器的写入。
参照图2,本发明的实施方案初始化48位LBA驱动器的IDE寄存器。参照图3,在初始化之后,将数据传送的大小(例如LBA扇区的大小)与阈值相比较从而确定向IDE寄存器的附加I/O写入是否是必须的。特别地,图2图示了用于检测及初始化IDE兼容驱动器的例程实施方案的流程图。
在步骤202中,启动IDE复位。在典型实施方式中,驱动器是可以自动进行配置的,用户不需要做任何事情。用户接入驱动器,本发明的实施方案会对所述的驱动器适当地进行响应。
在步骤204中,通过执行“识别驱动器”命令,在主信道/次信道的任一个上检测IDE控制器上存储设备的存在。通过将具体的操作码写入IDE命令端口来将识别驱动器命令发给IDE设备,该IDE命令端口指向控制器、主信道/次信道、主/从存储设备。IDE设备以数据作为响应,所述数据可以被解释以配置驱动器。
由于驱动器是典型地可自动进行配置的,所以用户不需要做任何事情。用户接入驱动器,本发明的实施方案会对所述的驱动器适当地进行响应。通过向I/O端口写入命令的操作码来将识别驱动器命令发给IDE设备。
IDE设备以数据作为响应,所述数据可以被解释以配置驱动器。在步骤206中,该数据被用来确定是否任何IDE兼容驱动器都是可处理48位LBA的。在典型实施方式中,检验数据字83和86、位10从而确定是否任何IDE兼容驱动器都是可处理48位LBA的。
不是每个驱动器提供商都以同样的方式来实现对这个命令的响应。也不是每个驱动器都以完全相同的方式响应复位。本发明的实施方案是这样的,从而不管驱动器如何复位,不管驱动器如何响应识别驱动器命令,该驱动器还是能够被初始化。IDE设备以数据作为响应,所述数据可以被解释以配置驱动器。通过“识别驱动器”命令来使系统中现有的IDE驱动器得到配置,从而获得各种驱动器性能和“置位特征(set features)”命令以对设备进行编程。
在步骤208中,如果IDE兼容驱动器是可处理48位的,那么随着设置命令发送“置位特征”命令(步骤210)。
在步骤212中,将高位设置成1(HOB=1),根据驱动器所处的信道(即,主信道或次信道)将0写入1FX或17X的IDE I/O寄存器。在典型实施方式中,状态寄存器包括八个指示符位(indicator bit)。在命令序列开始时,在处理器的控制之下设置状态寄存器的HOB位。HOB位保持置位(set)直到操作完成(即,将0写入到IDE寄存器)。在HOB位被置位的时间期间,不允许主计算机访问任务文件中的剩余寄存器。
在步骤214中,完成IDE的初始化。
在步骤208中,如果IDE兼容驱动器不是可处理48位的,则随着设置命令发送“置位特征”命令(步骤216),并且完成IDE的初始化(步骤214)。
图3图示了用于配置采用IDE兼容驱动器的读或写数据传送的例程实施方案300的流程图。
在步骤302中,收到IDE数据传送的请求。
在步骤304中,确定数据传送的大小。为了执行到IDE兼容驱动器或来自IDE兼容驱动器的传送,需要请求一组逻辑地址,典型地是一组逻辑扇区,优选通过指定启始逻辑扇区值和逻辑扇区值的总数。在典型实施方式中,所请求的“启始LBA扇区”和“扇区数”被用来确定数据传送的大小。尤其,启始逻辑扇区、将被传送的逻辑扇区的总数和指向主计算机存储器中存储区域的初始地址的指针(该指针将采用于执行传送),会作为输入而接收。根据该等信息,计算每个物理驱动器上的相应物理扇区的组,优选通过确定为每个物理设备传送的启始物理扇区和物理扇区的总数的值。
如果数据传送的大小大于阈值(步骤306),那么控制转到步骤308,在该步骤中,高位设置为“1”(HOB=1),并且寄存器被编程为用于数据传送进行(步骤308)。在典型实施方式中,如果数据传送的大小大于137.4GB,那么高位就设置为“1”(HOB=1),并且IDE I/O寄存器被编程为用于数据传送。
然后将高位设置为“0”(HOB=0),并且所有IDE I/O寄存器被编程(步骤310)为用于数据传送。
然后开始IDE数据传送(步骤312)。
如果数据传送的大小小于或等于阈值(步骤306),那么控制转到步骤314,在该步骤中,高位设置成“0”(HOB=0),并且寄存器被编程(步骤314)为用于数据传送。在典型实施方式中,如果数据传送的大小小于或等于137.4GB,那么高位就设置成“0”(HOB=0),并且所有IDE I/O寄存器被编程为用于数据传送的。因此,本发明的实施方案在数据传送的大小小于或等于阈值时,提供单组向I/O寄存器的写入。
然后开始IDE数据传送(步骤312)。
可以理解,当外部软件(例如,操作系统,应用程序)执行大部分它们的数据传送时,访问倾向于被定位在存储设备的某些区域周围。这是用于提供传送数据的最优方法的已经被证明的机制。另外,IDE接口和设备通过将单组命令发给IDE I/O任务文件寄存器来支持多扇区的传送。当数据传送访问来回(ping-pong)跨过阈值边界时,需要两组IDE I/O寄存器的访问,就像没有实施该机制的普通场景一样。本领域技术人员可以理解,通过适当地划分存储设备可以避免这种情况。
可以理解,根据具体硬件和所使用的驱动器类型可以改变存储器传送和访问操作中的实际步骤。同样可以理解,也可以对这个基本例程进行各种与本发明的原理一致的修改(其中许多在下文中描述)。
还可以理解,用于IDE标准的信息交换和命令协议在本领域中一般是公知的。特别地,所述标准包括用于实施数据传送和对外围设备控制的专用寄存器和命令结构。另外,可以理解,这些不同设备和系统之间的电气相互连接和相关联的支持电路(例如,电源、数据缓冲器、时钟电路等)都在普通技术人员所掌握的技术范围之内。
现在已经根据专利法对本发明进行了描述,本领域技术人员可以理解如何对本发明进行变化和改进从而符合他们的特殊要求或条件。可以在不脱离下面权利要求述所阐述的本发明的范围和实质的情况下进行这样的变化和改进。
Claims (23)
1.用于配置一个或多个采用存储设备的数据传送的方法,包括:
初始化存储设备;
确定数据传送的大小;
将所述数据传送的大小与阈值相比较;
基于所述数据传送的大小与阈值比较的结果配置所述存储设备;以及
基于所述阈值开始数据传送。
2.权利要求1的方法,其中所述存储设备包括集成设备电路(IDE)兼容设备。
3.权利要求1的方法,其中确定数据传送的大小的步骤进一步包括:
确定启始逻辑块寻址(LBA)扇区和数据传送所要求的扇区数。
4.权利要求1的方法,其中将所述数据传送的大小与阈值相比较的步骤进一步包括:
将所述数据传送的大小与137.4GB相比较。
5.权利要求1的方法,其中“基于数据传送的大小与阈值比较的结果配置所述存储设备”的步骤进一步包括:
响应于等于或低于阈值的传送,进行向IDE寄存器的单组I/O写入的配置。
6.权利要求5的方法,其中“响应于等于或低于阈值的传送,进行向IDE寄存器的单组I/O写入的配置”的步骤进一步包括:
将指示符设置到第一状态;以及
将IDE寄存器编程为用于数据传送。
7.权利要求6的方法,其中将指示符设置到第一状态的步骤进一步包括:
将高位设置为1。
8.权利要求5的方法,其中将IDE寄存器编程为用于数据传送的步骤进一步包括:
根据驱动器所处的信道将0写入1FX或17X的IDE I/O寄存器。
9.权利要求6的方法,其中“基于所述数据传送的大小与阈值比较的结果配置所述存储设备”的步骤进一步包括:
响应于在阈值之上的传送,进行向IDE寄存器多于一组的I/O写入的配置。
10.权利要求9的方法,其中“响应在阈值之上的传送,进行向IDE寄存器多于一组的I/O写入的配置”的步骤进一步包括:
将所述指示符设置到所述第一状态;
将寄存器编程为用于数据传送;
将所述指示符设置到所述第二状态;以及
将寄存器编程为用于数据传送。
11.权利要求10的方法,其中
将所述指示符设置到所述第一状态的步骤包括将高位设置成1;以及
将所述指示符设置到所述第二状态的步骤包括将高位设置成0。
12.权利要求1的方法,其中初始化存储设备的步骤进一步:包括:
确定所述存储设备是否是48位LBA兼容的;以及
将48位LBA兼容驱动器设置为一配置。
13.权利要求12的方法,其中将48位LBA兼容驱动器设置为一配置的步骤进一步包括:
将指示符设置到第一状态;以及
写入所选IDE I/O寄存器。
14.权利要求13的方法,其中将指示符设置到第一状态的步骤进一步包括:
将高位设置到第一状态。
15.权利要求14的方法,其中将高位设置到第一状态的步骤进一步包括:
将高位设置到1。
16.权利要求15的方法,其中写入所选IDE I/O寄存器的步骤进一步包括:
将0写入到所选IDE I/O寄存器。
17.权利要求1所述的方法,进一步包括:
处理来回跨过所述阈值的所述访问。
18.一种用于配置采用存储设备的数据传送的装置,包括:
将设备配置表和设备参数表复制到存储器中、测试耦合到接口的任何存储设备的存在并且测试每个被检测设备、将所述数据传送的大小与阈值相比较以及基于所述数据传送大小与阈值比较的结果配置所述存储设备的电路。
19.权利要求18所述的装置,其中所述存储设备包括IDE-兼容设备。
20.权利要求19所述的装置,其中所述数据传送包括48位LBA传送。
21.一种用于配置采用存储设备的数据传送的系统,包括:
从第一存储设备到第二存储设备传送数据的电路;以及
将设备配置表和设备参数表复制到存储器中、测试耦合到接口的所述第二存储设备的存在并且测试每个被检测设备、将所述数据传送大小与阈值相比较以及基于所述数据传送大小与阈值比较的结果配置第二存储设备的电路。
22.权利要求21所述的系统,其中所述第二存储设备包括IDE-兼容设备。
23.权利要求22所述的系统,其中所述数据传送包括48位LBA传送。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/236,344 US6892274B2 (en) | 2002-09-05 | 2002-09-05 | Method and apparatus for handling data transfers |
US10/236,344 | 2002-09-05 | ||
PCT/US2003/027600 WO2004023316A2 (en) | 2002-09-05 | 2003-09-03 | Method and apparatus for handling data transfers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1735855A CN1735855A (zh) | 2006-02-15 |
CN1735855B true CN1735855B (zh) | 2010-05-26 |
Family
ID=31977632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN038249596A Expired - Fee Related CN1735855B (zh) | 2002-09-05 | 2003-09-03 | 用于处理数据传送的方法和装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6892274B2 (zh) |
EP (1) | EP1573558A2 (zh) |
KR (1) | KR20050057101A (zh) |
CN (1) | CN1735855B (zh) |
AU (1) | AU2003270080A1 (zh) |
TW (1) | TWI252407B (zh) |
WO (1) | WO2004023316A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6892274B2 (en) * | 2002-09-05 | 2005-05-10 | Intel Corporation | Method and apparatus for handling data transfers |
US8392602B2 (en) | 2005-09-30 | 2013-03-05 | Rockwell Automation Technologies, Inc. | Embedding controllers and devices with data to facilitate up-to-date control and configuration information |
KR101033928B1 (ko) | 2008-07-01 | 2011-05-11 | 삼성전자주식회사 | 하이브리드 디엠에이를 이용한 고속의 데이터 처리 장치 및방법 |
CN101582084B (zh) * | 2009-06-03 | 2012-12-19 | 中兴通讯股份有限公司 | 一种数据存储的方法及装置 |
US9965191B2 (en) | 2014-10-28 | 2018-05-08 | Samsung Electronics Co., Ltd. | Electronic system with message mechanism and method of operation thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1118900A (zh) * | 1994-08-24 | 1996-03-20 | 大宇电子株式会社 | 改进的微机用复位信号产生的方法和装置 |
US5875459A (en) * | 1993-07-16 | 1999-02-23 | Kabushiki Kaisha Toshiba | Disk array apparatus including a management unit for selecting one or more disk drives to record data depending on the amount of data to be written |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909592A (en) * | 1994-09-07 | 1999-06-01 | Intel Corporation | Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices |
US5680640A (en) * | 1995-09-01 | 1997-10-21 | Emc Corporation | System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state |
US5854942A (en) * | 1996-09-06 | 1998-12-29 | International Business Machines Corporation | Method and system for automatic storage subsystem configuration |
US6502212B1 (en) * | 1999-08-31 | 2002-12-31 | Sun Microsystems, Inc. | Method and apparatus for bus parameter optimization using probes of system configurations |
US6557058B1 (en) * | 1999-12-01 | 2003-04-29 | Iomega Corporation | Method and apparatus of sustained sequential data transfer in a media drive |
US6718401B2 (en) * | 2001-06-27 | 2004-04-06 | Intel Corporation | System and method for device support |
US6789163B2 (en) * | 2001-09-17 | 2004-09-07 | Seagate Technology Llc | Optimizing data transfer performance through partial write command purging in a disc drive |
US6892274B2 (en) * | 2002-09-05 | 2005-05-10 | Intel Corporation | Method and apparatus for handling data transfers |
-
2002
- 2002-09-05 US US10/236,344 patent/US6892274B2/en not_active Expired - Fee Related
-
2003
- 2003-09-03 WO PCT/US2003/027600 patent/WO2004023316A2/en active Search and Examination
- 2003-09-03 EP EP03751974A patent/EP1573558A2/en not_active Withdrawn
- 2003-09-03 CN CN038249596A patent/CN1735855B/zh not_active Expired - Fee Related
- 2003-09-03 KR KR1020057003618A patent/KR20050057101A/ko not_active Application Discontinuation
- 2003-09-03 AU AU2003270080A patent/AU2003270080A1/en not_active Abandoned
- 2003-09-04 TW TW092124486A patent/TWI252407B/zh not_active IP Right Cessation
-
2005
- 2005-04-25 US US11/114,600 patent/US7437503B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875459A (en) * | 1993-07-16 | 1999-02-23 | Kabushiki Kaisha Toshiba | Disk array apparatus including a management unit for selecting one or more disk drives to record data depending on the amount of data to be written |
CN1118900A (zh) * | 1994-08-24 | 1996-03-20 | 大宇电子株式会社 | 改进的微机用复位信号产生的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1735855A (zh) | 2006-02-15 |
EP1573558A2 (en) | 2005-09-14 |
TWI252407B (en) | 2006-04-01 |
US7437503B2 (en) | 2008-10-14 |
US20050188145A1 (en) | 2005-08-25 |
AU2003270080A8 (en) | 2004-03-29 |
WO2004023316A3 (en) | 2005-07-28 |
US6892274B2 (en) | 2005-05-10 |
KR20050057101A (ko) | 2005-06-16 |
TW200413940A (en) | 2004-08-01 |
WO2004023316A2 (en) | 2004-03-18 |
US20040049631A1 (en) | 2004-03-11 |
AU2003270080A1 (en) | 2004-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7107382B2 (en) | Virtual peripheral component interconnect multiple-function device | |
CN102171649B (zh) | 用于用单个命令对多个不连续地址范围的传送进行排队的方法和系统 | |
US5875349A (en) | Method and arrangement for allowing a computer to communicate with a data storage device | |
US7984237B2 (en) | Integrated circuit capable of pre-fetching data | |
CN100543709C (zh) | 迁移数据页面的方法和装置 | |
US6813688B2 (en) | System and method for efficient data mirroring in a pair of storage devices | |
KR100909119B1 (ko) | 집적 dma 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법 | |
US7206875B2 (en) | Expander device capable of persistent reservations and persistent affiliations | |
US5909592A (en) | Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices | |
EP0780772A2 (en) | A computer system with multiple PC card controllers and a method of controlling I/O transfers in the system | |
US7774575B2 (en) | Integrated circuit capable of mapping logical block address data across multiple domains | |
CN101133386A (zh) | 用于主机控制器上的独立和并发数据传送的方法和装置 | |
CN106227683A (zh) | 电子设备及信息处理方法 | |
US6799278B2 (en) | System and method for processing power management signals in a peer bus architecture | |
JP2503183B2 (ja) | バス・アダプタ・システム | |
CN1735855B (zh) | 用于处理数据传送的方法和装置 | |
CN1229736C (zh) | 监测计算机系统资源的装置及串行总线和该资源相通方法 | |
US20060277326A1 (en) | Data transfer system and method | |
US7032042B2 (en) | Request conversion | |
CN107305533B (zh) | 资料传输方法及服务器 | |
JPS6194158A (ja) | 記憶装置の制御方式 | |
JPH04316143A (ja) | ポータブルコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20180903 |