TWI252407B - Method, apparatus system and machine readable medium for handling data transfers - Google Patents
Method, apparatus system and machine readable medium for handling data transfers Download PDFInfo
- Publication number
- TWI252407B TWI252407B TW092124486A TW92124486A TWI252407B TW I252407 B TWI252407 B TW I252407B TW 092124486 A TW092124486 A TW 092124486A TW 92124486 A TW92124486 A TW 92124486A TW I252407 B TWI252407 B TW I252407B
- Authority
- TW
- Taiwan
- Prior art keywords
- data transfer
- ide
- threshold
- size
- component
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Read Only Memory (AREA)
Description
1252407 玖、發明說明: 【發明所屬之技術領域】 目前,設計用於電腦系統的很多儲存硬碟機採用一 IDE 標準介面。已證實該IDE介面非常經濟有效,且在PC母板產 業已得到廣泛認可。該IDE標準允許大多數先前存在於一控 制器卡上的控制器電子設備可置於該硬碟機制及該晶片組 中。由於其比較簡單的電子設備,故該IDE介面可置於該母 板上,而不需要一控制器卡,因此可節省一擴充槽以做他 用。 多年來,作業系統藉由指定該磁柱、磁頭、及磁區來存 取固定媒體磁碟機以從該磁碟擷取所需資料。因此,該Int 13h硬碟介面以此類型的協定來標準化。當首次引入IDE相 容驅動器時,仍保持此協定。在其最基本層級,根據邏輯 區塊而非傳統的磁柱一磁頭一磁區(Cylinder-Head-Sector ; CHS)方法來存取一 IDE相容驅動器上的資料,即使指定該 IDE任務檔案(在該驅動器與主機之間的暫存器層級介面) 為該CHS格式。 【先前技術】 過去,組合該Int 13h應用程式設計介面與該IDE任務檔案 的限制,一單一 IDE元件能存取資料的最大值僅為528 Mb 。現在,由於硬碟技術的發展,大於528 Mb的驅動器更為 經濟有效,故需要新的資料定址技術。由英代爾公司開發 的硬碟驅動器支援三種標準資料定址模式:磁柱一磁頭一 磁區(CHS)模式,擴展磁柱一磁頭一磁區(ECHS)模式,以及 87388 -6- 1252407 邏輯區塊定址(logical block addressing ; LBA)模式。 磁柱-磁頭-磁區:該標準CHS模式可由所有的驅動 器使用,且與所有的作業系統相容。在此模式,可指定的 一最大值為16個磁頭、1023個磁柱、以及63個磁區。若一 驅動器所支援超過1023個磁柱,則可使用的量限定為1023 。使用此定址模式,則最多528 Mb的資料係可用。由於在 該磁碟上配置資料使用一線性定址方案而非該CHS參數, 故由該驅動器韌體實行此變換。 擴展磁柱·磁頭-磁區··該ECHS變換模式由其容量超過528 Mb但不支援該邏輯區塊定址模式(Logical Block Addressing mode; LBA)的驅動器使用。儘管此變換方法在業界未獲得 廣泛接受,但其仍用於大多數的DOS及微軟視窗 (MICROSOFT WINDOWS)應用中。使用此變換方法,將減 少磁柱的數目,提高磁頭的數目,直至該磁柱的數目低於 1024。對於遠遠大於528 Mb的驅動器,該方法不能有效工 作,若該磁柱數目的兩個最低有效位元非零,則在參數變 換中,將遺失若干驅動器容量。由於變換演算法的低效而 遺失的磁區稱之為孤兒磁區。 邏輯區塊定址··在LBA模式中,使用一 28位元或48位元 邏輯區塊位址指定該磁碟上的資料位置。該對應於驅動器 線性定址方案的28位元LBA允許該主機不使用該驅動器韌 體的變換碼。這將迅速成為將來最廣泛使用的定址機制。 這將允許對磁碟較快的存取,且有高達8.4 G的可用資料。 此方法亦允許將孤兒磁區的數目減至零。 87388 1252407 對於48位元LBAIDE儲存驅動器,隨其增大,其消耗更多 的時間為在該主機與該IDE元件之間的一特定資料傳送建 立該IDE相容驅動器。例如,該48位元LBA機制需要IDE暫 存器的兩組I/O寫入。故需要處理該48位元LBA驅動器及其 轉換的一更有效率的機制。 【發明内容】 在以下的說明中,為了提供對本發明一更透徹的理解, 闡述了若干具體細節,如具體記憶體組態、位址範圍、保 護方案等。終而,熟悉技術者應明白,不應用此等具體細 節,仍可實行本發明。在另一項範例中,為了避免混淆本 發明,未詳細描述熟知的裝置及其方法。 本發明的具體實施例提供以一有效率方式實施資料傳送 。在一通常實施方案中,該48位元LBA機制需要兩組I/O寫 入,其寫入主要通道或次要通道的IDE暫存器。藉由根據該 等資料,適當設定一狀態暫存器為一第一或第二狀態,以 實行該等主要或次要通道暫存器的兩組I/O寫入。當資料傳 送的大小等於或低於一臨界值時,本發明的具體實施例提 供I/O暫存器的一單一組寫入。 【實施方式】 參考圖1,說明具體化本發明的一範例性電腦系統的一項 具體實施例100的一方塊圖。該電腦系統包括一中央處理 單元,CPU 102,其連接至一隨機存取記憶體(random access memory ; RAM) 104、一唯讀記憶體(read only memory ;ROM) 106、主要IDE通道108以及次要IDE通道110。該等通道108 87388 1252407 及110控制可讀寫記錄於磁碟上的資料之元件112、114、116 以及118。為了說明的目的,僅說明一主要與次要IDE通道 106與108。應明白本發明可擴展至任意數目的IDE控制器, 且當以固有I D E模式操作時,潛在多個功能性通 道。 ROM 106亦保持一IDE組態表120,偵測與組態程式122, 以及擴展驅動器參數表(extended drive parameter table; EDPT) 124 〇對於連接至存在於一平臺上的多個IDE控制器 及通道的每一潛在邏輯IDE元件,在該IDE組態表120中存在 一項目。IDE組態表120包括根據該IDE驅動器、IDE連接 器、晶片組容量之組的共同特徵,且符合最新的ΑΤΑ規格 (例如:ΑΤΑ/ΑΤΑΡΙ-6規格),在該IDE控制器上配置一元件 所必須的組態資訊。在系統BIOS POST期間參考IDE組態表 120,以快速擷取設計該晶片組容量暫存器、時序暫存器、 與IDE元件可操作參數程式的所需資訊,無需與使用者互動 。因此,該使用者可將任意驅動器插入該電腦,且該軟體 即可配置該系統,而無需使用者的介入。可支援在最新的 ΑΤΑ規格中所列出的所有特徵或該等特徵的子集。 大多數最新的IDE相容驅動器能夠以超過或與每秒1〇〇 兆位元組的速度相當的資料通量率處理所有的轉換。熟悉 技術者應瞭解,本發明不僅限於向/自該IDE元件之資料變 換,而是亦可調整用於連接至一 IDE埠或一平行埠的其他儲 存媒體。例如,本發明的具體實施例可調整用於根據其他 介面容量以相當的速度在IDE相容驅動器與其他位置之間 87388 -9- 1252407 資料傳送。 當一 IDE相容儲存元件支援超過137.4 GB的儲存空間存 取時,該IDE介面取決於與每一驅動器相關的一組IDE I/O 暫存器中的一狀態位元(例如,一較高階位元(higher order bit ; HOB))。該48位元暫存器可如下定義並使用: 表L48位元暫存器定義及使用 暫存器 「最近寫入」 「先前内容」 HOB=0 ΗΟΒ = 1 特徵 保留 保留 磁區計數 磁區計數(7:0) 磁區計數(15:8) 1F2/172 磁區數目 LBA(7:0) LBA(31:24) 1F3/173 低磁柱 LBA(15:8) LBA(39:32) 1F4/174 南磁柱 LBA(23:16) LBA(47:40) 1F5/175 元件/磁頭 元件/磁頭 保留 1F6/176 命令 1F7/177 命令 缺 本發明的具體實施例提供用於以一有效率方式實施IDE 48位元LB A轉換。在一通常實施方案中,該48位元LB A機制 87388 •10- 1252407 需要兩組I/O寫入,其窝入主要通道(lF0h-lF7h)或次要通道 (170h-177h)的1DE暫存器。當資料傳送的大小低於一臨界值 時5本發明的一項具體實施例提供I/O暫存器的一單一組寫 入。在一通常實施方案中,當資料傳送的大小低於137.4 GB 時,僅需要該IDE I/O暫存器的一單一組寫入。該臨界值的 大小(例如,137.4 GB)取決於該驅動器是否能夠支援28位元 LBA及48位元LBA存取的實施。在該等存取模式皆支援時, 存在該儲存空間的某些重疊。 本發明的吾體實施例提供用於以一有效率方式實施IDE 48位元LB A轉換。在一通常實施方案中,該48位元LB A機制 需要兩組I/O寫入,其寫入主要通道(lF0h-lF7h)或次要通道 (170h-177h)的IDE暫存器。藉由根據該等資料適當設定該 HOB位元為0/1,實行I/O寫入此等主要通道或次要通道暫存 器的兩組I/O寫入。當資料傳送的大小等於或低於一臨界值 時,本發明的具體實施例提供I/O暫存器的一單一組窝入。 在一通常實施方案中,當資料傳送的大小低於137.4 GB時 ,僅需要I/O暫存器的一單一組寫入。 參考圖2,本發明的具體實施例初始化一 48位LBA驅動器 的IDE暫存器。參考圖3,初始化後,將資料傳送的大小 (例如,LBA磁區的大小)與一臨界值比較,以決定是否需要 該等IDE暫存器之額外的I/O寫入。特定言之,圖2說明用於 偵測並初始化IDE相容驅動器的一常式的一項具體實施例 的一流程圖。 在步驟202,啟動一 IDE重置。在一通常實施中,該等驅 87388 -11- 1252407 動器係可自動配置,而無需使用者的操作。該使用者插入 該驅動器,則本發明的具體實施例適當地回應該驅動器。 在步驟204,藉由執行一「識別驅動器」命令,可偵測在 主要或次要通道上該等IDE控制器上存在該等儲存元件。藉 由將一特定操作碼寫入引導至該控制器、主要/次要通道、 主/從儲存元件的IDE命令埠,來向該IDE元件發送一識別驅 動器命令。該IDE元件以解釋為配置該驅動器的資料回應。 因為驅動器通常係可自動配置,無需該使用者的任何操 作。該使用者插入該驅動器,則本發明的具體實施例適當 地回應該驅動器。藉由為一 I/O埠命令寫入一操作碼,來向 該IDE元件發送一識別驅動器命令。 該IDE元件以解釋為配置該驅動器的資料回應。在步驟 206,使用該等資料來決定任意該IDE相容驅動器是否能夠 支援48位元LBA。在一通常實施方案中,檢查資料字元83 與86,位元10來決定任意該等IDE相容驅動器是否能夠支援 48位元LBA。 每一驅動器供應商實現的對此命令的一回應並不相同。 同樣,每一驅動器對一重置的回應方式也不盡相同。本發 明的具體實施例中,可不管該驅動器如何重置,不管該驅 動器如何回應該識別驅動器命令,初始化該驅動器。該IDE 元件以解釋為配置該驅動器的資料回應。在該系統中現存 的IDE元件藉由一「識別驅動器」命令以獲取該元件的各種 能力來配置,且藉由一「設定特徵」命令來程式化該元件。 在步驟208,若該IDE相容驅動器係可支援48位元,則與 87388 -12- 1252407 用以設定的命令一起發送一「設定特徵」命令(步驟210)。 在步驟212,設定該高階位元為1(ΗΟΒ = 1),且根據該驅動 器位於哪個通道(即,主要或次要)向1FX或17X中的IDE I/O 暫存器窝入零。在一通常實施方案中,該狀態暫存器包括 八個指示器位元。在該命令序列的開始,在該處理器的控 制下設定該狀態暫存器的HOB位元。該HOB位元保持設定 直至一操作(即,寫入零至IDE暫存器)完成。在設定該HOB 位元時的時間週期期間内,不允許主機電腦存取任務檔案 中其餘的暫每器。 在步騾214,完成該IDE的初始化。 在步驟208,若該IDE相容驅動器不支援48位元,則與用 以設定的命令一起發送一「設定特徵」命令(步驟216),IDE 初始化完成(步驟214)。 圖3說明用於配置一 IDE相容驅動器讀取或寫入資料傳送 的一常式的具體實施例300的一流程圖。 在步驟302,接收一IDE資料傳送的請求。 在步驟304,決定資料傳送的大小。為了實行向/自該IDE 相容驅動器的一轉換,需要對一群組邏輯位址,通常為一 群組邏輯磁區的一請求,最好藉由識別一開始邏輯磁區值 與邏輯磁區值的總數。在一通常實施方案中,所請求的該 「開始LBA磁區」與「磁區數目」用於決定資料傳送的大 小。特定言之,一開始邏輯磁區,該用於轉換的邏輯磁區 的總數,與指向用以實行該轉換的主機電腦記憶體中記憶 體範圍之開始位址的一指標係做為輸入接收。據此資訊, 87388 -13- 1252407 最好藉由為每一實體元件決定該開始實體磁區的值以及用 於轉換的實體磁區的總數,即可計算每一實體驅動器上實 體磁區的相應群組。 若資料傳送的大小大於一臨界值(步驟306),控制轉至步 驟308 $設定高階位元為r 1」(H〇]B = 1)並為資料傳送程式化 暫存器(步驟308)。在一通常實施方案中,若該資料傳送的 大小大於137.4 GB,則設定該高階位元為「1」(h〇B = 1), 且為資料傳送程式化IDE I/O暫存器。 然後設定該高階位元為「〇」(H〇B=〇),且為資料傳送程 式化所有該等IDE I/O暫存器(步驟31〇)。 然後開始該IDE資料傳送(步驟3 12)。 若資料傳送的大小小於或等於一臨界值(步驟3〇6),控制 轉至步驟314,設定高階位元為「〇」(H〇B=())並為資料傳送 私式化暫存器(步驟314)。在一通常實施方案中,若該資料
傳送的大小小於或等於丨37.4 GB 設定該高階位元為「〇」 (H〇B=〇),且為資料傳送程式化所有IDE I/O暫存器。當資
例&供I/O暫存器的一單一組寫入。 然後開始該IDE資料傳送(步驟3 12)。
案暫存器,该IDE介面與該等元 單一組命令至該IDE I/O任務檔 ’元件支援多個磁區的轉換。當 87388 -14- 1252407 該資料傳送存,橫跨該臨界值界限兵兵時,正如同此機制 未實見争j£系的情形,需要兩組ι〇ε 暫存器存取。熟 心技術人士應明白’可藉由適當的劃分該等儲存元件來避 免此等情形。 應明白,該記憶體轉換與存取操作的實際步驟將根據該 特定硬體與所使用的驅動器類型而有所不同。亦應明白, 對此基本常式的各種修改,某些如下述,應與本發明的原 理保持一致。 應明白,本技術通常已知用於該IDE標準的資訊交換與命 令協定。料言之,該等標準包括專用暫存器與用於實施 資料傳送的命令結構’以及對周邊元件的控制。此外,應 明白,在此等不同s件與系統之間的電互連與相關支援電 路(例如’電源、資料緩動器、時脈電路等)應在—般技術人 員掌握的範圍之内。 現已根據專利條文的要求說明本發明,熟悉技術人士應 明白如何做出本發明的變化與修訂來滿足其具體的要求或 條件。做出此等變化及修訂需不背離下述申請專利範圍所 提出的本發明之範圍與精神。 【圖式簡單說明】 圖1說明具體化本發明的一範例性電腦系統的一項具體 實施例的一方塊圖。 圖2說明用於偵測並初始化IDE相容驅動器的一常式的一 項具體實施例的一流程圖。 圖3說明一使用該最佳48位元IDE定址機制為該IDE相容 87388 -15- 1252407 驅動器建立資料傳送的常式的一項具體實施例的一流程圖。 【圖式代表符號說明】 102 中央處理單元 104 隨機存取記憶體 106 唯讀記憶體 108 IDE主要通道 110 IDE次要通道 112 元件 114 元件 116 元件 118 元件 120 組態表 122 偵測與組態程式 124 擴展驅動器參數表 87388 - 16-
Claims (1)
12524〇)?2124486號專利申請案 / 中文申請專利範圍替換本(94年10月) 拾、申請專利範圍: 1 · 一種用以在一儲存元件中配置一或多個資料傳送的方 法’其包括: 初始化該儲存元件; 決定該資料傳送的大小; 將該資料傳送的大小與一臨界值比較; 根據該資料傳送的大小與該臨界值的比較配置該儲 存元件;以及 根據該臨界值啟動該資料傳送。 2·如申請專利範圍第i項之方法,其中該儲存元件包括一整 合電子元件(IDE)相容元件。 3.如申請專利範圍第i項之方法,其中決定該資料傳送的大 小進一步包括: 決定一開始邏輯區塊位址(LBA)磁區與請求用於資料 傳送的磁區數目。 4·如申請專利範圍第i項之方法,其中將該資料傳送的大小 與一臨界值比較進一步包括: 將該資料傳送的大小與丨37.4 GB比較。 5·如申請專利範圍第1項之方法唭中根據該資料傳送的大 小與該臨界值的比較配置該儲存元件進一步包括: 為回應等於或低於該臨界值的轉換,配置IDE暫存器 的一單一組I/O寫入。 6·如申請專利範圍第5項之方法,其中為回應等於或低於該 臨界值的轉換,配置IDE暫存器的—單一組1/〇寫入進一 1252407 步包括: 設足一指示器指向一第一狀態;以及 為資料傳送程式化IDE暫存器。 7·如申請專利範園第6項之方法,其中設定一指示器指向一 第一狀態,進一步包括: 設定一較高階位元為一。 8.如申請專利範圍“項之方法,其中為資料傳送程式化 IDE暫存器,進—步包括: 寫入零至1 FX5iU7X的脳1/〇暫存器,其取決於該驅 動器位於那個通道。 9·如申印專利圍第6項之方法,其中根據該資料傳送的大 小與該臨界值的比較配置該儲存元件進一步包括: 為回應回於该臨界值的轉換,配置IDE暫存器之多於 一組的I/O寫入。 ίο.如申4專利範m第9項之方法,其中為回應高於該臨界值 的轉換配置IDE暫存器之多於一組的1/〇寫入,進一步 包括: ^ 設足至該第一狀態之該指示器; 為資料傳送程式化暫存器; 設定至該第二狀態之該指示器;以及 為貝料傳送程式化暫存器。 11·如申請專利範圍第10項之方法,其中 ,定至該第-狀態之該指示器包括設定一較高階位 元為一;以及 87388-941019.doc 1252407 年月曰修(羚正替換 設定至該弟二狀怨該之指TF器包括設定' 較南階位 元為零。 12. 如申請專利範圍第1項之方法,其中初始化該儲存元件進 一步包括: 決定該儲存元件是否與48位元LBA相容;以及 設定該48位元LBA相容驅動器為一組態。 13. 如申請專利範圍第12項之方法,其中設定該48位元LB A 相容驅動器為一組態,進一步包括: 設定至一第一狀態之一指示器;以及 寫入所選IDE I/O暫存器。 14. 如申請專利範圍第13項之方法,其中為一第一狀態設定 一指示器,進一步包括: 設定一較高階位元為一第一狀態。 15. 如申請專利範圍第14項之方法,其中設定一較高階位元 為一第一狀態,進一步包括: 設定一較高階位元為一。 16·如申請專利範圍第15項之方法,其中寫入所選IDE I/O暫 存器,進一步包括: 寫入零至所選IDE I/O暫存器。 17.如申請專利範圍第1項之方法,進一步包括: 處理橫跨該臨界值乒乓的存取。 1 8. —種機器可讀取媒體,具有儲存於此的可由一處理器執 行用於在一儲存元件中配置一或多個資料傳送的複數 個機器可讀取指令,其包括: 87388-941019.doc 1252407 用以初始化該儲存元件的指令; 用以決定該資料傳送大小的指令; 用以將該資料傳送大小與一臨界值比較的指令; 根據該資料傳送的大小與該臨界值的比較配置該儲 存元件的指令;以及 根據該臨界值啟動資料傳送的指令。 19. 20. 21. 22 一種用以處理資料傳送的裝置,其包括: 用以複製一元件組態表與一元件參數表至記憶體中 ,測試耦合至介面的任何儲存元件的存在性,並且對於 每一偵測到的元件,將該資料傳送的大小與一臨界值比 較並根據該資料傳送的大小與該臨界值的比較配置該 儲存元件的電路。 如申請專利範圍第19項之裝置,其中該儲存元件包括一 IDE相容元件。 如申請專利範圍第20項之裝置,其中該資料傳送包括一 48位元LBA轉換。 一種用以處理資料傳送的系統,其包括: 用以將資料從一第一儲存元件傳送至一第二儲存元 件的電路;以及 用以複製-元件組態表與一元件參數表至記憶體中 ,測試耦合至其介面的第二儲存元件的存在性,並且對 於每一偵測到的元件,將該資料傳送的大小與—臨界值 比較並根據該資料傳送的大小與該臨界值的比較配置 違第一儲存元件的電路。 _ 87388-941019.doc -4- 1252407 23. 如申請專利範圍第22項之系統,其中該第二儲存元件包 括一 IDE相容元件。 24. 如申請專利範圍第23項之系統,其中該資料傳送包括一 48位元LB A轉換。 87388-941019.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/236,344 US6892274B2 (en) | 2002-09-05 | 2002-09-05 | Method and apparatus for handling data transfers |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200413940A TW200413940A (en) | 2004-08-01 |
TWI252407B true TWI252407B (en) | 2006-04-01 |
Family
ID=31977632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092124486A TWI252407B (en) | 2002-09-05 | 2003-09-04 | Method, apparatus system and machine readable medium for handling data transfers |
Country Status (7)
Country | Link |
---|---|
US (2) | US6892274B2 (zh) |
EP (1) | EP1573558A2 (zh) |
KR (1) | KR20050057101A (zh) |
CN (1) | CN1735855B (zh) |
AU (1) | AU2003270080A1 (zh) |
TW (1) | TWI252407B (zh) |
WO (1) | WO2004023316A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6892274B2 (en) * | 2002-09-05 | 2005-05-10 | Intel Corporation | Method and apparatus for handling data transfers |
US8392602B2 (en) * | 2005-09-30 | 2013-03-05 | Rockwell Automation Technologies, Inc. | Embedding controllers and devices with data to facilitate up-to-date control and configuration information |
KR101033928B1 (ko) | 2008-07-01 | 2011-05-11 | 삼성전자주식회사 | 하이브리드 디엠에이를 이용한 고속의 데이터 처리 장치 및방법 |
CN101582084B (zh) * | 2009-06-03 | 2012-12-19 | 中兴通讯股份有限公司 | 一种数据存储的方法及装置 |
US9965191B2 (en) | 2014-10-28 | 2018-05-08 | Samsung Electronics Co., Ltd. | Electronic system with message mechanism and method of operation thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3135751B2 (ja) | 1993-07-16 | 2001-02-19 | 株式会社東芝 | データ記憶装置 |
KR960014146B1 (ko) * | 1994-08-24 | 1996-10-14 | 대우전자 주식회사 | 마이크로컴퓨터의 리셋장치 |
US5909592A (en) * | 1994-09-07 | 1999-06-01 | Intel Corporation | Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices |
US5680640A (en) * | 1995-09-01 | 1997-10-21 | Emc Corporation | System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state |
US5854942A (en) * | 1996-09-06 | 1998-12-29 | International Business Machines Corporation | Method and system for automatic storage subsystem configuration |
US6502212B1 (en) * | 1999-08-31 | 2002-12-31 | Sun Microsystems, Inc. | Method and apparatus for bus parameter optimization using probes of system configurations |
US6557058B1 (en) * | 1999-12-01 | 2003-04-29 | Iomega Corporation | Method and apparatus of sustained sequential data transfer in a media drive |
US6718401B2 (en) * | 2001-06-27 | 2004-04-06 | Intel Corporation | System and method for device support |
US6789163B2 (en) * | 2001-09-17 | 2004-09-07 | Seagate Technology Llc | Optimizing data transfer performance through partial write command purging in a disc drive |
US6892274B2 (en) * | 2002-09-05 | 2005-05-10 | Intel Corporation | Method and apparatus for handling data transfers |
-
2002
- 2002-09-05 US US10/236,344 patent/US6892274B2/en not_active Expired - Fee Related
-
2003
- 2003-09-03 CN CN038249596A patent/CN1735855B/zh not_active Expired - Fee Related
- 2003-09-03 AU AU2003270080A patent/AU2003270080A1/en not_active Abandoned
- 2003-09-03 KR KR1020057003618A patent/KR20050057101A/ko not_active Application Discontinuation
- 2003-09-03 WO PCT/US2003/027600 patent/WO2004023316A2/en active Search and Examination
- 2003-09-03 EP EP03751974A patent/EP1573558A2/en not_active Withdrawn
- 2003-09-04 TW TW092124486A patent/TWI252407B/zh not_active IP Right Cessation
-
2005
- 2005-04-25 US US11/114,600 patent/US7437503B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040049631A1 (en) | 2004-03-11 |
CN1735855A (zh) | 2006-02-15 |
CN1735855B (zh) | 2010-05-26 |
AU2003270080A1 (en) | 2004-03-29 |
AU2003270080A8 (en) | 2004-03-29 |
US6892274B2 (en) | 2005-05-10 |
KR20050057101A (ko) | 2005-06-16 |
US7437503B2 (en) | 2008-10-14 |
WO2004023316A3 (en) | 2005-07-28 |
TW200413940A (en) | 2004-08-01 |
US20050188145A1 (en) | 2005-08-25 |
WO2004023316A2 (en) | 2004-03-18 |
EP1573558A2 (en) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5909592A (en) | Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices | |
US7206875B2 (en) | Expander device capable of persistent reservations and persistent affiliations | |
KR100909119B1 (ko) | 집적 dma 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법 | |
JP4799417B2 (ja) | ホストコントローラ | |
US7007127B2 (en) | Method and related apparatus for controlling transmission interface between an external device and a computer system | |
US20070038806A1 (en) | Selective information caching on disk drive | |
EP1554655B1 (en) | Method, system, and program for controlling multiple input/output devices | |
US5996045A (en) | IDE disk drive arrangement that combines the capacity of a master drive and slave drive while hiding the presence of slave drive to a host computer | |
US7437503B2 (en) | Method and apparatus for handling data transfers | |
TWI578163B (zh) | 周邊介面電路與周邊記憶體系統 | |
WO2015058641A1 (zh) | 一种混合硬盘的实现方法及装置 | |
TW200941226A (en) | Systems and methods for accessing hard disk drives | |
JP4972212B2 (ja) | ブリッジ回路 | |
KR100843199B1 (ko) | 고속 아이.디.이. 인터페이스 장치 및 그 방법 | |
US8516190B1 (en) | Reporting logical sector alignment for ATA mass storage devices | |
US6301631B1 (en) | Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment | |
US8667188B2 (en) | Communication between a computer and a data storage device | |
US20060155888A1 (en) | Request conversion | |
JP2003308230A (ja) | 記録媒体処理装置 | |
US20050172111A1 (en) | Automatic determination of geometric translation parameters for a disk device | |
TWI444829B (zh) | 卸除式讀卡機及其操作方法 | |
JP2002358495A (ja) | Cf/ataカード | |
JP2000339268A (ja) | Scsiホストアダプタ | |
JPH0728741A (ja) | 半導体ディスク装置 | |
JPH03144720A (ja) | Fddの識別方法ならびにfddの認識回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |