CN1734735A - 利用金属吸附控制晶体表面形态的方法 - Google Patents

利用金属吸附控制晶体表面形态的方法 Download PDF

Info

Publication number
CN1734735A
CN1734735A CNA2005100820764A CN200510082076A CN1734735A CN 1734735 A CN1734735 A CN 1734735A CN A2005100820764 A CNA2005100820764 A CN A2005100820764A CN 200510082076 A CN200510082076 A CN 200510082076A CN 1734735 A CN1734735 A CN 1734735A
Authority
CN
China
Prior art keywords
crystal
rank
plane
atom
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100820764A
Other languages
English (en)
Inventor
宋世安
亚历山大·V·拉蒂谢夫
瑟吉·S·科索洛波夫
安东·K·古塔科夫斯基
卢德米拉·I·费迪娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1734735A publication Critical patent/CN1734735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • C23C14/26Vacuum evaporation by resistance or inductive heating of the source
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种利用金属吸附形成具有均匀单原子阶的晶体表面的方法。该控制晶体表面形态的方法包括:在晶体的两端施加直流(DC)电压,以将晶体加热至预定的温度;及以预定的沉积速度,将金属原子沉积到加热至预定温度的晶体表面,同时保持施加DC电压,以便在晶体表面形成单原子阶。

Description

利用金属吸附控制晶体表面形态的方法
                         技术领域
本发明涉及一种利用金属吸附控制晶体表面形态的方法,更具体地,本发明涉及利用金属吸附形成具有均匀单原子阶(monoatomic step)的晶体表面的方法。
                          背景技术
随着纳米技术重要性的日益增加,正在对原子水平的表面反应和晶体结构进行大量的研究。具体地,人们正在研究于原子水平上形成和控制界限分明和稳定的晶体表面形态的技术。但是,对于通过控制晶体表面形态,进而形成具有特殊形式的原子阶结构的晶体(如Si、Ge、GaAs)表面,人们却没有进行尝试。据预期,控制晶体表面使之具有原子阶结构的技术,对于纳米尺寸物体的制造将是非常有用的。
小心控制晶体表面形态的常规技术之一,见2004年6月1日提交的JiriL.Vasat等人的题为“制备表面特性改善的硅晶片的加热退火工艺”的美国专利第6743495号。上述专利主要涉及产生于硅晶表面的缺陷的消除。按照上述专利,硅晶片表面通过在约1100℃下暴露于H2、HF或HCl的气氛中来净化,然后将净化的硅晶片表面在约1100℃下暴露于含单原子稀有气体的气氛或者真空,以从硅晶片表面消除缺陷。根据该方法,可以在原子水平上获得洁净的硅晶片表面,但是该方法不能控制原子阶为所需要的形式。
A.V.Latyshev等人公开了一种控制硅晶体表面为所需形式的原子阶的方法[“Transformation on Clean Si(III)Stepped Surface during Sublimation”,Surface Science Vol.213,pp.157-169,April 2,1989]。根据该方法,当硅晶体在1260℃和超真空(约10-10毫米汞柱)下,通过对其直接施加AC或DC电压进行退火时,引起硅晶体表面的原子迁移,进而获得较为均匀的原子阶。该方法采用电迁移法,即在发生活跃的电子运动且温度非常高,同时半导体内的电流和电压又保持为常数时,进行原子迁移。
图1示出了根据上述方法,通过对Si(111)表面施加DC电压,并在1260℃退火而得到的硅表面形态。如图1所示,当硅表面利用DC电压加热至高温时,可以获得较为均匀的原子阶。
在该方法中,硅晶表面的原子阶通常在约1000℃时开始沿阶跃(step-up)方向平行迁移,但是不能准确地控制原子阶的迁移方向和宽度。另外,硅升华在1000℃或1000℃以下受到抑制,使得硅晶体表面形态保持稳定。因而,不能以所需的形式形成原子阶。然而,当在1200℃或1200℃以上进行热处理时,由于硅在其表面蒸发或升华,欲获得均匀的原子阶是十分困难的。为了获得较为均匀的原子阶,需要相当长的反应时间如数小时。
                         发明内容
本发明提供一种控制晶体(如硅等)的表面形态,使其在超真空下具有原子水平的洁净表面的方法。
本发明还提供一种控制晶体(如硅等)的表面形态,使其即便在较低温度和较短反应时间下仍具有均匀的原子阶的方法。
根据本发明的一方面,提供一种控制晶体表面形态的方法,该方法包括:在晶体的两端施加直流(DC)电压,以将晶体加热至预定温度;及以预定的沉积速度,将金属原子沉积到加热至预定温度的晶体表面,同时保持施加DC电压,以便在晶体表面形成单原子阶。
晶体的加热温度可以为700~1000℃,金属原子的沉积速度可以为0.001~1000ML/分钟。这种情况下,金属原子的沉积是在10-910-11Torr的真空状态下进行的。金属原子为选自Au、Ti、Ni、Co、Cu、V、Re、Mo和Pt中的至少一种。另外,该晶体为半导体的单晶。
根据本发明的控制晶体表面形态的方法,还包括在晶体表面形成单原子阶之后,除去沉积在晶体表面的金属原子。
                         附图说明
通过参照附图详述其示例性实施方案,本发明的上述及其它特征和优点将会更加显而易见,在附图中:
图1示出了根据常规方法通过对Si(111)表面施加DC电压并且在1260℃退火而得到的硅表面形态;
图2是根据本发明的控制晶体表面形态的设备的示意图;
图3示出了根据本发明的控制晶体表面形态的方法的原理;
图4A至图4D依次示出了根据本发明第一实施例的晶体表面形态的变化;及
图5是根据本发明的控制晶体表面形态的方法中原子阶的平均宽度与时间关系的曲线图。
                        具体实施方式
下文中将参照附图,更加详细地说明根据本发明实施方案的控制晶体表面形态的方法。
图2是根据本发明的控制晶体表面形态的设备的示意图。如图2所示,根据本发明的晶体表面形态的控制可以在例如超高真空反射电子显微镜(UHV-REM)的超真空室40中实现。在超真空室40中安装有样品晶体基材10,以及对样品晶体基材10施加电压的DC电源15。此外,还安装有在样品晶体基材10上沉积金属原子的金属沉积装置20和对金属沉积装置20施加电压的加热器电源25。尽管图2中未示出,但是其中还包括加热样品晶体基材10的热板。此外,还安装有荧光板35,用于观测和分析由样品晶体基材10的表面反射的电子束所形成图像和衍射图案。因而,通过荧光板35,可以实时地观测样品晶体基材10的表面形态的微小变化。通过UHV-REM观测精细表面是本领域中公知的,因此,本文中省略了有关的具体说明。
在具有上述结构的超高真空室40中,根据本发明的控制晶体表面形态的方法如下。首先,使超真空室40的内部空间保持为约10-10Torr的真空状态,并且通过施加DC电压,将样品晶体基材10加热至约700~1000℃。这种情况下,样品晶体基材10可以用上述的热板加热。然后,通过金属沉积装置20,将金属原子沉积在样品晶体基材10的表面。考虑到原子阶的均匀性等,可以适当地控制金属原子的沉积速度,但优选沉积速度为0.001~1.000ML/分钟。可以沉积在样品晶体基材10表面的金属的实例包括Au、Ti、Ni、Co、Cu、V、Re、Mo和Pt。特别优选使用Au。施加在样品晶体基材10的两端的DC电压的大小,根据晶体样品的类型而变化,一般为将晶体样品表面加热至700℃或更高温度的特定范围。具体地,就硅单晶而言,DC电压的大小优选为10~100V。
如相关技术说明中所述,由于表面形态在1000℃或1000℃以下因晶体表面升华的抑制而保持稳定,所以原子阶未以所需的形式形成。然而,当如本发明中那样沉积金属原子时,晶体表面变为热力学不稳定。因而,当沉积金属原子同时向样品晶体基材10施加DC电压时,晶体表面的原子根据上述的电子迁移现象,开始以某一方向迁移。结果,晶体表面不均匀的阶跃沿某一方向连续地迁移,一定时间之后,在晶体表面形成非常均匀的单原子阶,如图3所示。在本发明中,由于沉积在样品晶体基体10表面的金属原子促进原子的迁移,所以,可以根据样品晶体的类型、加热温度和沉积金属原子的速度,在约1~1000秒内得到均匀一致的单原子阶。
其间,如果反转DC电压的施加方向,则电流反向流动,因而,阶跃也应当反向迁移。这种情况下,如果阶跃按照图3所示相同的方向形成,则均匀的单原子阶转变成不均匀的阶跃群(step bunch)。其间,如果阶跃按与图3所示相反方向形成,则不均匀的原子阶转变成均匀的单原子阶。因而,通过控制施加在晶体两端的DC电压的方向,可以准确地控制原子阶的形成方向和状态等。
如上所述,这种电子迁移现象通常在非常高的温度下例如在约1200℃下发生。然而,在本发明中,通过在晶体表面沉积金属原子,电子迁移现象甚至能够在低温下例如在1000℃或1000℃以下发生。因而,在本发明中,由于未发生因高温而导致的晶体表面中的升华或蒸发,所以可以形成更精细的单原子阶。而且,在本发明中,由于仅利用DC电压就可以使原子阶沿相同方向连续地迁移,所以可以随意地控制原子阶的宽度。
图4A至图4D依次示出了根据本发明第一实施例的晶体表面形态的变化。在上述的UHV-REM的超真空室40中,实施该第一实施例,以通过辐射在样品表面的电子束,实时地观测样品表面的变化。所用样品是通过以相当于约100nm的阶跃宽度的误切角(miscut angle),将具有(111)硅单晶表面的标准晶片切割成8mm×1mm×0.3mm尺寸而制备的。在本发明中,切割方向的设定,使得原子阶垂直于样品较长的边形成。样品支架是专门制备的,以便对样品施加DC。其间,尽管在该实施例中使用(111)硅单晶表面,但也可以使用具有低折射率表面如(100)表面或(110)表面的晶体。
在这种状态下,将硅样品在电子显微镜的超真空室40中,于1260℃退火几分钟,以净化表面。Au以0.018ML/分钟的速度沉积在样品表面,同时通过对其施加DC电压,以将原子水平净化的样品加热至约860℃。结果,硅晶体表面依次由图4A变化至图4D。参照图4A至图4D,样品表面的原子阶逐渐地变得均匀。图4D示出了Au沉积开始后约50秒的表面状态,从中可以看出,图4A至图4C中的不均匀原子阶转变成非常均匀的原子阶。在常规方法中,最长需要几个小时才能形成较为均匀的原子阶。可是,在本发明中,只需约50秒就可以形成更加均匀的原子阶。
另外,图5示出了根据本发明的控制晶体表面形态的方法中单原子阶的平均宽度随时间而变化的曲线图。当按第一实施例中那样,以0.018ML/分钟的速度沉积在(111)硅单晶表面沉积Au,同时将其在约860℃下加热时,单原子阶的平均宽度(W)随时间而增大,这表明,晶体表面最终变得更加均匀。参照图5,当以x轴代表时间,y轴代表单原子阶的平均宽度时,其相互关系近似为y~x0.47。因而,通过控制沉积金属原子的时间,可以随意地控制单原子阶的平均宽度。
在如上所述的随意控制晶体表面形态之后,可以根据需要,通过如蚀刻等方法除去沉积在晶体表面的金属原子。
虽然在上述实施例中使用的是硅单晶,但是根据本发明的控制晶体表面形态的方法并不仅限于硅。除了硅以外,还可以控制半导体(如Ge或GaAs)及其它类型单晶的单晶表面。
已经详细地说明了根据本发明的控制晶体表面形态的方法。如上所述,根据本发明,可以在原子水平上控制晶体表面形态。具体地,可以控制晶体表面,使其即使在较低温度和较短反应时间下,仍具有均匀的原子阶。因而,可以降低生产时间和成本。
而且,通过根据本发明形成具有均匀原子阶的晶体表面,可以获得非常平坦的晶体表面,并且可以除去晶体表面的污染物,进而获得在原子水平上洁净的晶体表面。当采用这种表面处理的晶体时,可以制造具有优异特性的器件。例如,随着原子阶的数目的增大,外延生长增加。
此外,根据本发明的控制晶体表面形态的方法,可以有效地应用于纳米尺寸的物体的制造。
尽管已经参照其示例性实施方案具体地给出和说明了本发明,但是,本领域的普通技术人员应当理解,在不脱离下面的权利要求书所定义的本发明的构思和范围的情况下,可以在形式和内容上对本发明作出各种改变。

Claims (12)

1.一种控制晶体表面形态的方法,该方法包括:
在晶体的两端施加直流(DC)电压,以将晶体加热至预定温度;和
以预定的沉积速度,将金属原子沉积到加热至预定温度的晶体表面,同时保持施加DC电压,以便在晶体表面形成单原子阶。
2.根据权利要求1的方法,其中所述晶体的加热温度为700~1000℃。
3.根据权利要求1的方法,其中所述金属原子的沉积速度为0.001~1.000ML/分钟。
4.根据权利要求1的方法,其中所述金属原子的沉积时间为1~1000秒。
5.根据权利要求4的方法,其中所述单原子阶的平均宽度是通过控制金属原子的沉积时间来控制的。
6.根据权利要求1的方法,其中所述金属原子的沉积是在约10-9~10-11Torr的真空状态下进行的。
7.根据权利要求1的方法,其中所述金属原子为选自Au、Ti、Ni、Co、Cu、V、Re、Mo和Pt中的至少一种。
8.根据权利要求1的方法,其中所述晶体为单晶。
9.根据权利要求8的方法,其中沉积金属原子的晶体表面为(111)、(100)和(110)表面中的一个。
10.根据权利要求1的方法,其中所述晶体为硅单晶,且施加于晶体两端的DC电压的大小为10~100V。
11.根据权利要求1的方法,其中单原子阶的形成方向是通过控制施加于晶体两端的DC电压的方向来控制的。
12.根据权利要求1的方法,该方法还包括在晶体表面形成单原子阶之后,除去沉积在晶体表面的金属原子。
CNA2005100820764A 2004-08-12 2005-07-01 利用金属吸附控制晶体表面形态的方法 Pending CN1734735A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040063509A KR20060014803A (ko) 2004-08-12 2004-08-12 금속 흡착법을 이용한 고체 결정 표면의 형태 제어 방법
KR63509/04 2004-08-12

Publications (1)

Publication Number Publication Date
CN1734735A true CN1734735A (zh) 2006-02-15

Family

ID=36077044

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100820764A Pending CN1734735A (zh) 2004-08-12 2005-07-01 利用金属吸附控制晶体表面形态的方法

Country Status (4)

Country Link
US (1) US20060033047A1 (zh)
JP (1) JP2006052470A (zh)
KR (1) KR20060014803A (zh)
CN (1) CN1734735A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0142083A3 (de) * 1983-11-11 1987-04-29 Hoesch Aktiengesellschaft Verfahren und Einrichtung zum Herstellen metallischer Überzüge
US4975327A (en) * 1989-07-11 1990-12-04 Minnesota Mining And Manufacturing Company Polyimide substrate having a textured surface and metallizing such a substrate
JP2710275B2 (ja) * 1995-09-28 1998-02-10 工業技術院長 結晶基板の表面平坦化方法
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
US6185355B1 (en) * 1998-09-01 2001-02-06 Henry H. Hung Process for making high yield, DC stable proton exchanged waveguide for active integrated optic devices
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US20040114882A1 (en) * 2002-12-12 2004-06-17 Marquez Christian L. Low cost integrated heater substrate for active optical fiber alignment

Also Published As

Publication number Publication date
JP2006052470A (ja) 2006-02-23
US20060033047A1 (en) 2006-02-16
KR20060014803A (ko) 2006-02-16

Similar Documents

Publication Publication Date Title
JPH1079376A (ja) 単結晶半導体基板の上に薄膜を沈着する方法
CN108193276B (zh) 制备大面积单一取向六方氮化硼二维原子晶体的方法
WO2004100238A1 (de) Einkristalline diamantschicht und verfahren zu ihrer herstellung
CN1229445A (zh) 单晶SiC及其制造方法
Shiau et al. Localized epitaxial growth of CrSi2 on silicon
CN1789495A (zh) 用于制备高质量氧化锌薄膜的蓝宝石衬底原位处理方法
GB2295402A (en) Monocrystalline diamond films
Wei et al. Ultrafast Al (Si)-induced crystallisation process at low temperature
CN1734735A (zh) 利用金属吸附控制晶体表面形态的方法
CN1309020C (zh) 一种在铝酸镁衬底上制备ZnO单晶薄膜的方法
JPH09309794A (ja) ダイヤモンド膜およびその合成方法
Karabacak et al. Growth of single crystal tungsten nanorods by oblique angle sputter deposition
CN1328166C (zh) 钛酸锶单晶基片上外延生长氧化镁纳米薄膜的方法
JP2914992B2 (ja) 堆積膜形成方法
Huan-Hua et al. Strong surface diffusion mediated glancing-angle deposition: growth, recrystallization and reorientation of tin nanorods
Nikzad et al. Island Evolution During Early Stages of Ion-Assisted Film Growth: Ge ON SiO 2
EP0432820B1 (en) Laser deposition of crystalline boron nitride films
CN1188897C (zh) 一种在钛酸锶基片上制备纳米级有序微裂纹的方法
WO2005047574A2 (de) Heteroepitaxieschicht und verfahren zu ihrer herstellung
JP7556197B2 (ja) 積層膜及びその製造方法
Molnár et al. Kinetic shape formation during Gd thin film and Si (100) solid phase reaction
Jayatissa et al. Structural properties of carbon films deposited by pulsed ArF laser ablation: effects of substrate temperature, bias and H2 pressure
CN115505880B (zh) 一种具有周期性纳米级微裂纹结构的铌酸铋钙薄膜材料及其制备方法
Lu et al. Structural phase transformation from pyrochlore to perovskite in PZT films
Yang et al. Characteristics of Ni films deposited on SiO2/Si (1 0 0) and MgO (0 0 1) by direct current magnetron sputtering system with the oblique target

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication