CN1734437B - 多处理器控制设备、其控制方法和集成电路 - Google Patents

Abstract

提供了一种多处理器控制设备，其在追求为多处理器节省功耗的同时能抑制整个操作的处理速度的削减。该多处理器控制设备包括：执行控制单元，其可操作用于控制处理器以便当除该处理器以外的处理器已经结束各自并行执行的操作时开始执行使用这些操作的结果的操作；和功率控制单元，其可操作用于控制给处理器供电，其中当该处理器已经受供电限制时，该功率控制单元在其它处理器的其中一个结束相应的操作之前取消供电限制，所述其它处理器的其中一个是所有其它处理器中最后一个将结束相应操作的处理器。

Description

多处理器控制设备、其控制方法和集成电路

技术领域

本发明涉及一种用于多处理器的控制设备。本发明具体地涉及一种用于由控制设备来降低功耗的技术。

背景技术

在分布式处理中，多处理器有时候必须执行同步以便在其中的处理器之间传递数据，或保持处理顺序之间的一致性和由操作产生的值之间的一致性。在此，同步表示已经结束它自己的处理的处理器等待直到其它处理器结束它们的处理。当所有处理器(应当在它们之间维持操作值的一致性)结束它们的操作时，处于等待状态下的每个处理器都能分别继续进行后续的操作。

在这类多处理器系统中，通过停止给进入等待状态的处理器供电并且当所有处理器已经结束它们的操作时重新开始供电的方式来尝试节能(例如，日本待审专利申请No.H7-146846)。

然而，多处理器系统中的这种节能具有下列问题。当为已经处于等待状态的处理器恢复供电时，在供电电压稳定之前需要一定量的时间。这意味着后续的操作不能立即开始，从而降低了整个操作的处理速度。

此外，在停止供电的过程中，每一个处理器必须将至此存储在其寄存器中的环境(context)(例如，操作结果或处理状态)保存至存储器等等，以防丢失该环境。因此，在同步和恢复供电之后，处理器必须读取所保存的环境以使其寄存器反映该环境，这也要占用一些时间。另外，由于这类环境恢复是在供电电压已经稳定之后执行的，因而将会进一步降低整个操作的处理速度。

发明内容

本发明是鉴于上述问题提出的，其目的在于在追求在前述多处理器中节省功耗的同时抑制整个操作的处理速度的减弱。

为了实现所述目的，本发明提供了一种多处理器控制设备，其包括：执行控制单元，其可操作用于控制一处理器以便当除该处理器以外的处理器已经结束各自并行执行的操作时开始执行使用这些操作的结果的操作；和功率控制单元，其可操作用于控制对处理器的供电，其中当该处理器已经受供电限制时，该功率控制单元在其它处理器中的一个结束相应的操作之前取消供电限制，所述其它处理器中的一个是所有其它处理器中最后一个将结束相应操作的处理器。

在此，限制意味着降低将要提供的电源电压、停止供电和停止时钟供应中的任何一个。

根据所述结构，与本发明有关的多处理器控制设备能够在所有处理器中的最后一个将结束其操作的处理器结束其操作之前恢复供电或环境恢复。通过这样做，将显然隐藏了供电电压的稳定和环境恢复的稳定所需要的时间。由于这样能实现更快速的功率稳定，因而有可能正好从最后一个处理器结束其操作的时刻转移到后续操作上，这将消除时间浪费。

在此，还可能是这样的结构，即在该结构中多处理器控制设备进一步包括该处理器和其它处理器，其中每一个其它处理器包括同步请求信号输出单元，其可操作用于输出指示相应操作的结束的同步请求信号，执行控制单元包括取消信号输出单元，其可操作用于当许多输出的同步请求信号已经达到小于其它处理器的数目的预定数目时输出用于取消供电限制的取消信号，并且功率控制单元当接收到取消信号时取消供电限制。

根据所述结构，信号从每一个处理器输出，该信号指示处理器已经到达同步时间。当已输出的信号的数目已经达到预定数目时，取消功率限制。因此，处理器能够正好从最后一个处理器结束其操作的时刻开始执行后续操作，这会消除整个操作的时间损耗。

在此，还可能是这样的结构，即在该结构中取消信号输出单元a)包括用于对在其它处理器已经开始各自的操作之后所输出的同步请求信号的数目进行计数的同步计数器，并且b)当所述同步计数器所计数的数目已经变为比其它处理器的数目少一的数目时输出取消信号。

根据所述的结构，当到达所有处理器中只剩下一个尚未结束其操作的处理器的点时，取消供电限制。这种结构防止了由于过早取消供电限制而造成节能效果的降低。例如，假定当多个处理器中的四个尚未结束它们的操作时恢复供电，并且假定四个处理器当中的一个执行其操作极慢。在这种情况下，将在处理器有任何要执行的任务之前取消供电限制，这是电能的浪费。该结构防止了这种浪费。

在此，还可能是这样的结构，即在该结构中执行控制单元包括处理器信息输出单元，其中当除所有其它处理器中的最后一个或倒数第二个将结束操作的处理器之外的任何其它处理器输出同步请求信号时，处理器信息输出单元输出关于已经输出同步请求信号的任何其它处理器的处理器信息，并且功率控制单元一旦接收到处理器信息，就限制对由处理器信息所指示的任何其它处理器的供电，并且在取消对所述处理器的供电控制时取消对任何其它处理器的供电限制。

还可能是这样的结构，即在该结构中每一个其它处理器都进一步包括同步请求信号输出单元，其可操作用于输出指示相应操作结束的同步请求信号，执行控制单元包括处理器信息输出单元，其中当除所有其它处理器中的最后一个将结束操作的处理器之外的任何其它处理器输出同步请求信号时，处理器信息输出单元输出关于已经输出同步请求信号的任何其它处理器的处理器信息，并且功率控制单元一旦接收到处理器信息，就限制对由处理器信息所指示的任何其它处理器的供电，并且在取消对所述处理器的供电控制时取消对任何其它处理器的供电限制。

根据所述结构，多处理器控制设备能够无误地限制对已经结束它们的操作的处理器的供电。这为整个多处理器控制设备带来进一步的节能。

另外，还可能是这样的结构，即在该结构中功率控制单元a)包括：低功率供电单元，其可操作用于为所述处理器和其它处理器提供比正常功率更低的功率；和正常供电单元，其可操作用于正常供电，以及b)借助于低功率供电单元来限制对处理器的供电，并且c)借助于正常供电单元来取消供电限制。

根据所述结构，将通过低功率供电来产生节能效果。

在此，还可能是这样的结构，即在该结构中功率控制单元停止对所述处理器供电，并且每一个其它处理器都包括：保存单元，其可操作用于在相应处理器已经输出同步请求信号之后且在相应处理器被停止供电之前，将关于相应处理器中所包含的寄存器的信息保存至存储器；和恢复单元，其可操作用于从存储器中读取所保存的信息以进行恢复。

根据所述的结构，将通过彻底地停止供电来产生节能效果。另外，根据所述结构，因为相应处理器的环境被保存(否则在断电时将丢失)并且当恢复供电时得到恢复，所以整个操作中的一致性将被保持。

在此，还可能是这样的结构，即在该结构中多处理器控制设备进一步包括该处理器和其它处理器，其中每一个其它处理器都包括准同步请求信号输出单元，其可操作用于输出准同步请求信号，该准同步请求信号指示在相应操作结束之前该相应处理器已经到达剩余预定数目的指令的点，执行控制单元包括取消信号输出单元，其可操作用于当所有其它处理器已经分别输出准同步请求信号时输出用于取消供电限制的取消信号，并且功率控制单元当接收到取消信号时取消供电限制。

在此，指令的预定数目对应于下列的总和：处理器的功率稳定所需要的时间；和处理器的环境恢复所需要的时间，如果有的话。

按照这样的配置，每一个其它处理器都可操作用于稍前于其操作结束输出准同步请求信号，并且供电恢复的时序能够根据该准同步请求信号限定。因此，处理器能够在最少的所需时间期间在连接电源的情况下执行其操作。

在此，还可能是这样的结构，即在该结构中每一个其它处理器a)包括：地址信息输出单元，其可操作用于输出关于当前由相应处理器执行的指令的地址的地址信息；和地址存储单元，其可操作用于存储预定义的地址，以及b)当由地址信息输出单元输出的地址信息与存储在地址存储单元中的地址相符合时输出准同步请求信号。

根据所述结构，可以恰在目前在处理器内的程序中执行的指令的地址与预定义的地址相符合时，输出准同步请求信号。

在此，还可能是这样的结构，即在该结构中在用于输出准同步请求信号的专用指令被解释时输出准同步请求信号，该专用指令在由每一个其它处理器执行的程序中被描述。

根据所述结构，预先将用于输出准同步请求信号的指令并入到程序中。因此，准同步请求信号是在没有用于检查地址的一致性的任何电路的情况下输出的。

在此，还可能是这样的结构，即在该结构中多处理器控制设备进一步包括该处理器和其它处理器，其中该处理器利用由其它处理器并行执行的各个操作的结果和在该处理器中执行的第一操作的结果来执行第二操作，该处理器包括第一同步请求信号输出单元，其可操作用于当第一操作结束时输出指示第一操作结束的同步请求信号，每一个其它处理器都包括第二同步请求信号输出单元，可操作用于当各自操作中的相应的一个结束时输出指示各自操作结束的同步请求信号，并且当包括该处理器和其它处理器在内的所有处理器还未都已结束各自的操作时，功率控制单元限制对已经输出同步请求信号的处理器的供电。

根据所述结构，该处理器还与其它处理器一起共用分布式处理的相应部分。另外，第一操作的结束时间可以设置为对处理器的功率限制的开始时间。

另外，还可能是这样的结构，即在该结构中功率控制单元a)包括时钟供应单元，其可操作用于为该处理器和其它处理器中的每一个提供时钟，并且b)当包括处理器和其它处理器在内的所有处理器还未都已结束各自的操作时限制给已经输出同步请求信号的处理器提供时钟。

根据所述结构，能够切断对处理器的时钟供应。如果没有时钟供应的话，处理器就不能开始进行操作。因此，时钟供应的停止能够节能。

另外，本发明提供了一种用在多处理器控制设备中的多处理器控制方法，其用于控制处理器在除该处理器以外的处理器已经结束各自并行执行的操作时开始执行使用这些操作的结果的操作，该多处理器控制方法包括：功率限制步骤，其用于限制对处理器的供电；取消步骤，其用于在其它处理器中的一个结束相应操作之前取消供电限制，所述其它处理器中的一个是所有其它处理器中最后一个将结束相应操作的处理器；和执行控制步骤，其用于控制该处理器在其它处理器已经结束各自并行执行的操作时开始执行使用这些操作的结果的操作。

根据所述方法，多处理器控制设备能够对处理器执行功率控制。

另外，本发明提供了一种用于控制多处理器的集成电路，该集成电路包括：执行控制单元，其可操作用于控制处理器在除该处理器以外的处理器已经结束各自并行执行的操作时开始执行使用这些操作的结果的操作；和功率控制单元，其可操作用于控制对该处理器的供电，其中当该处理器已经受供电限制时，该功率控制单元在其它处理器中的一个结束相应操作之前取消供电限制，所述其它处理器中的一个是所有其它处理器中最后一个将结束相应操作的处理器。

根据所述结构，将要装载到多处理器控制设备上的集成电路能够对处理器执行功率控制。

附图说明

通过下面的结合举例说明本发明的具体实施例的附图的描述，本发明的这些及其它目的、优点和特征将显而易见。在图中：

图1是示出关于第一实施例的多处理器系统的功能结构的框图；

图2是示出关于第一实施例的同步控制单元的功能结构的框图；

图3是示出由功率控制单元所保留的每一个PE(处理器元件)的供电状态的一个实例的真值表；

图4是示出由PE所执行的程序的结构的一个实例的图；

图5是示出由关于第一实施例的多处理器控制设备所执行的操作的流程图；

图6是示出包含在关于第一实施例的多处理器控制设备中的每一个PE和同步控制单元的操作实例的时序图；

图7是示出关于第一实施例的修改实例的多处理器控制设备的功能结构的框图；

图8是示出关于第一实施例的修改实例的同步控制单元的功能结构的框图；

图9是示出由关于第一实施例的修改实例的多处理器控制设备所执行的操作的流程图；

图10是示出包含在关于第一实施例的修改实例的多处理器控制设备中的每一个PE和同步控制单元的操作实例的时序图；

图11是示出关于第二实施例的多处理器控制设备的功能结构的框图；

图12是示出关于第二实施例的同步控制单元的功能结构的框图；

图13是示出关于第二实施例的准同步请求信号生成单元的功能结构的框图；

图14是示出由关于第二实施例的多处理器控制设备所执行的操作的流程图；

图15是示出由准同步请求信号生成单元所执行的操作的流程图；

图16是示出在第二实施例中的关于每一个PE和同步控制单元的操作时序的一个实例的时序图；

图17是示出关于第二实施例的修改实例的多处理器控制设备的功能结构的框图；

图18是示出关于第二实施例的修改实例的同步控制单元的功能结构的框图；

图19是示出由关于第二实施例的修改实例的多处理器控制设备所执行的操作的流程图；

图20是示出关于第二实施例的修改实例的多处理器控制设备的操作实例的时序图；

图21是示出由关于第二实施例的多处理器控制设备所执行的程序的实例的图；

图22是示出关于同步控制单元的功能结构的修改实例的框图；

图23是示出同步预测判断单元、同步建立判断单元等等的功能结构的实例的框图；和

图24是示出第一实施例的功能结构的修改实例的框图。

具体实施方式

下面通过参照附图来描述关于本发明的多处理器控制设备的实施例。

<第一实施例>

<结构>

图1是示出关于第一实施例的多处理器控制设备的功能结构的框图。

如图1所示，多处理器控制设备100包括PE 110a、PE 110b、PE 110c、...、PE 110n，同步控制单元120和功率控制单元130。

每一个PE执行分配给它自己的操作。每一个PE当在程序上到达除非其它PE结束它们的操作否则不可能进行进一步处理的点时输出同步请求信号SYNC。该PE继而等待直到接收同步等待取消信号ACK为止。在这个说明书中的下文当中，这样的点称为″同步点″。

如图2所示，同步控制单元120包括同步计数器201、同步建立判断单元202、功率限制判断单元203、同步预测判断单元204和定序器205。

同步计数器201从每一个PE接收同步请求信号SYNC，并且减少对它本身中所包含的存储器设置为默认值的同步数目。每当从PE接收到同步请求信号时计数器减1。作为默认，将同步计数器201设置为与PE的数目相同的数目。每当同步计数器201达到0时，它被重置并且更新为下一轮同步所涉及的PE的数目。同步计数器201还具备向功率限制判断单元203输出指示哪一个PE已经输出所接收的同步请求信号的信息的功能。

同步建立判断单元202连续不断地监视同步计数器201上的数目。当该数目达到0时，同步建立判断单元202向定序器205输出同步建立信号ESTABLISH。

功率限制判断单元203连续不断地监视同步计数器201上的数目。当该数目显示为2或更多时，功率限制判断单元203根据从同步计数器201接收的有关PE的信息，向定序器205输出请求PE的功率限制的信号SUPPRESS。

同步预测判断单元204连续不断地监视同步计数器201上的数目。当该数目变为1时，同步预测判断单元204向定序器205输出同步预测信号ALMOST。

定序器205向每一个PE输出同步等待取消信号ACK，并输出控制信号CTRL以便控制功率控制单元130。当从同步建立判断单元202接收到同步建立信号ESTABLISH时，输出同步等待取消信号ACK。定序器205也是一从功率限制判断单元203接收到SUPPRESS，就向功率控制单元130输出信号CTRL以降低功耗。当从同步预测判断单元204接收到ALMOST时，定序器205向正受功率限制的每一个PE输出信号CTRL以取消功率限制。

功率控制单元130包括用于执行供电电压的降压的降压变压器，和用于使下降的电压回到初始电压的升压变压器。功率控制单元130相对于每一个PE在低功耗和正常功耗之间切换。存在两种低功耗模式。低功耗模式1是停止时钟供应以及把供电电压降低至不会丢失寄存器中的信息(例如，操作结果)的程度。低功耗模式2是仅仅停止时钟供应，保持正常状态下的供电电压。功率控制单元130还向每一个PE提供处理时钟。另外，功率控制单元130按照来自于同步控制单元120的请求，输出指示哪一个PE目前正受功率限制的状态信号STATUS。

<数据>

以下描述由多处理器控制设备100所处理的数据。

首先，利用图3的功率限制表300来描述功率控制单元130如何管理PE的功率限制状态。功率限制表300示出了与PE号码301相关联的时钟供应302的供应/不供应，以及供电状态303。

时钟供应302的供应/不供应字面上指示对相应PE的时钟供应是否正在进行中。供电状态303指示每一个PE是被提供正常功率还是低功率。在此，为了易于理解，时钟供应302的供应/不供应是由″切断″和″开启″二者之一示出的，以及供电状态303是由″正常″和″低″的二者之一示出的。然而，实际上，它们是由相应寄存器中的数据″1″和″0″来管理的。

接下来，参照图4描述由每一个PE执行的程序的一个实例。图4示出了PE处理的程序实例400。程序示例400包含过程实体401(在图中未详述)、当在结束所有处理之后到达同步点时发出同步请求信号SYNC的SYNC指令402、和循环判断403。在此，循环判断403并不总是必要的，但是描述它是因为通常在多处理器系统中一个PE执行一循环操作。在程序实例400中，从较高级的指令开始执行处理。当到达同步点时，PE向同步控制单元120输出SYNC指令402。然后，PE进入等待状态。PE一旦接收到同步等待取消信号ACK，就从循环判断403开始执行后续的处理。

<操作>

以下详细描述由关于第一实施例的多处理器控制设备100所执行的操作。

首先，利用图5的流程图来描述由关于第一实施例的多处理器控制设备100所执行的操作。多处理器控制设备100的操作基本对应于同步控制单元120的操作。因此，在下文中，同步控制单元120的操作被称作多处理器控制设备100的操作。在此，说明集中在操作上直到所有PE都到达同步点并因此取消同步等待为止。

多处理器控制设备100中的每一个PE执行赋予它本身的处理。当其处理结束时，PE向同步控制单元120输出同步请求信号SYNC，该同步请求信号指示PE已经结束其处理并且正处于等待状态以待同步。

同步控制单元120接收所输出的同步请求信号SYNC(步骤S501)，并将同步控制单元120中的同步计数器201减1(步骤S503)。同步建立判断单元202判断同步计数器201所示出的数目是否是0(步骤S505)。当判断结果为肯定的时(步骤S505：是)，同步建立判断单元202发出同步建立信号ESTABLISH，并且基于此，定序器205向功率控制单元130输出控制信号CTRL，以向每一个PE提供时钟，并向每一个PE输出同步等待取消信号ACK(步骤S507)。处理通过重置同步计数器201上的计数，然后使之返回至PE的数目而结束(步骤S509)。

当在步骤S505中同步计数器201未指示0时(步骤S505：否)，同步预测判断单元204判断同步计数器201是否指示1(步骤S511)。当判断结果为肯定的时(步骤S511：是)，同步预测判断单元204发出同步预测信号ALMOST(步骤S513)。定序器205接收同步预测信号ALMOST，从功率控制单元130获得状态信号STATUS，该状态信号是有关在此时刻受功率限制的PE的状态的信息，并向PE输出用于取消功率限制的控制信号CTRL(步骤S515)。然后，定序器205向功率控制单元130输出用于停止对已经输出同步请求信号SYNC的PE的时钟供应的时钟停止信号CTRL(步骤S517)。然后，控制返回到步骤S501以便进行后续的处理。

当在步骤S511中同步计数器201未指示1时(步骤S511：否)，功率限制判断单元203根据所接收的有关PE的信息，发出指向PE的用于请求功率限制的功率限制信号SUPPRESS(步骤S519)。然后，定序器205向功率控制单元130输出指向PE的用于限制功率的CTRL信号。然后，功率控制单元130根据所接收的CTRL信号来降低指向指定的PE的功率，而且停止对于该PE的时钟供应。然后，控制返回到步骤S501以便进行后续的处理。

如同下述，通过实例的方式描述多处理器控制设备100的操作。

图6是示出操作实例的时序图。在这个时序图中，PE 110a是首先结束其处理的PE，PE 110b紧随PE 110a之后结束其处理。PE 110n是倒数第二个结束其处理的PE，PE 110c是所有PE中最后一个结束其处理的。

PE 110a首先到达程序的同步点，并输出同步请求信号SYNCa(步骤S611)。接收同步请求信号SYNCa的同步控制单元120将在同步计数器201上设置的n减1以得到n-1(步骤S651)。同步控制单元120向功率控制单元130输出用于限制指向已经输出同步请求信号SYNCa的PE 110a的功率的控制信号CTRL(步骤S652)。根据来自于同步控制单元120的指令，从功率控制单元130提供给PE 110a的功率被降至低，并且停止对PE 110a的时钟供应(步骤S613)。

接下来，PE 110b到达同步点，并向同步控制单元120输出同步请求信号SYNCb(步骤S621)。接收到同步控制信号SYNCb的同步控制单元120将同步计数器201的n-1减1以得到n-2(步骤S653)。同步控制单元120向功率控制单元130输出用于执行指向已经输出同步请求信号SYNCb的PE 110b的功率限制的控制信号(步骤S654)。然后，从功率控制单元130提供给PE 110b的功率被降至低的，并且停止对PE 110b的时钟供应(步骤S623)。

此后，除PE 110c和PE 110n以外的其余PE分别输出同步请求信号SYNC并进入低功耗模式1。

与此同时，PE 110n到达同步点，并向同步控制单元120输出同步请求信号SYNCn(步骤S641)。接收到同步请求信号SYNCn的同步控制单元120将同步计数器201减1，由此使同步计数器201指示1(步骤S655)。同步控制单元120向功率控制单元130输出用于停止对已经输出同步请求信号SYNCn的PE 110n的时钟供应的控制信号CTRL(步骤S656)。然后，PE 110n进入低功耗模式2，在该低功耗模式下从功率控制单元130向PE110n的时钟供应被切断(步骤S642)。另外，确认同步计数器201上的数目已经变为1的同步预测判断单元204向定序器205发出同步准备信号ALMOST。定序器205根据状态信号STATUS来指示功率控制单元130取消那些已受功率限制的PE的功率限制(步骤S657)。

已受功率限制的PE再次开始获得正常供电(步骤S661)，然而没有提供时钟供应。注意功率控制单元130仅仅停止对已经输出同步请求信号SYNCn的PE 110n的时钟供应，而不使PE 110n处于低功率供电状态下(步骤S642)。

然后，每一个PE都等待直到PE 110c到达同步点为止。

当到达同步点时，PE 110c向同步控制单元120输出同步请求信号SYNCc(步骤S631)。然后，同步控制单元120将同步计数器201减1，以得到0(步骤S658)。确认同步计数器201上的数目已经变为0的同步建立判断单元202向定序器205输出同步建立信号ESTABLISH。接收到同步建立信号ESTABLISH的定序器205向功率控制单元130输出用于重新开始对每一个PE的时钟供应的控制信号CTRL，并向每一个PE输出同步等待取消信号ACK(步骤S659)。当每一个PE接收到同步等待取消信号ACK时，其等待状态被取消。然后，每一个PE都执行后面的操作(步骤S671)。另外，已经输出同步等待取消信号的同步控制单元120将同步计数器201重置到PE的数目(即，n)(步骤S660)，然后执行后续的处理。

注意在使用图6的时序图的上述说明中，其中箭头是由虚线来表示的，它表示相应的指令不直接从同步控制单元120执行，而是经由功率控制单元130来执行。

<第一实施例的修改实例>

在第一实施例中，通过降低指向每一个PE的功率来尝试节能。然而，在本修改实例中，功率是被完全停止而不是被降低。通过彻底地切断供电可预料会实现进一步的节能效果。

<结构>

图7是示出根据第一实施例的修改实例的多处理器控制设备700的功能结构的框图。

主要的功能与第一实施例中的主要功能相同。因此，以下集中在与第一实施例的差别上。

首先，描述同第一实施例的相应部分的PE差别。在第一实施例的修改实例中，供电在节能状态下被彻底地停止。因此，当在PE已经到达同步点的时候存在任何其它的PE仍然在执行操作时，该PE必须保存环境(主要是寄存器值)以防丢失环境。鉴于此，每一个PE都具备将其环境保存至各自的非易失存储器中(在图中未示出)的功能，除非该PE最后一个或倒数第二个输出同步请求信号SYNC。每一个PE还都具备读取和反映所保存的环境的功能。

另外，同步控制单元720按如下执行操作。当达到只剩下两个没有被供电的PE的状态时，定序器805响应于从同步预测判断单元803发出ALMOST，向功率控制单元730输出促使功率恢复的控制信号CTRL。然后，同步控制单元720在接收到指示有关所有早已处于断电状态下的PE的信息的状态信号STATUS时，向每一个处于断电状态下的PE输出促使环境恢复的信号PREP。

功率控制单元730根据来自于同步控制单元720的指令，停止向已经输出同步请求信号SYNC的PE供电，而不是减少向其供电。功率控制单元730在从同步控制单元720接收到这类指令时还对已经被停止供电的PE恢复供电。应当注意的是一旦切断PE的供电，往往在PE的供电电压稳定之前，以处理时钟的单位为单位占用将近1,000个周期。在此，时钟供应和供电两者都停止的低功耗模式在本说明书中被称为″低功耗模式3″。

<操作>

在图9的流程图中示出了由关于第一实施例的修改实例的多处理器控制设备700所执行的操作。在此，由多处理器控制设备700所执行的操作基本上与第一实施例的对应部分相同。因此，仅仅按如下详细描述它们之间的差别。

如图9所示，步骤S919的内容不同于第一实施例的步骤S519的内容。详细地，在第一实施例中，输出功率限制信号以便给功率控制单元130提供促使低功耗供电的控制信号CTRL。然而，在本实施例中，而是输出供电停止信号。当接收到这个供电停止信号时，功率控制单元730在它们的环境已被保存之后停止指向任何已经输出同步请求信号的PE的供电。

其它操作与第一实施例中的操作相同。

图10是通过修改图6以便与本修改实例相符来举例说明的时序图。

如图10所示，不同于在第一实施例的时序图中的那样，PE在发出同步请求信号之后执行环境保存(步骤S1012和S1022)。此后，PE进入低功耗模式3(步骤S1013和S1023)。另外，在对相应PE的供电重新开始之后(步骤S1071)和在其供电电压值稳定之后，PE执行环境恢复(步骤S1072)。

<第二实施例>

在上面描述的第一实施例及其修改实例两者中，应该至少有三个PE以便本发明是有效的。第二实施例提供了即使当PE的数目为2时也能产生效果的多处理器控制设备。

<结构>

图11示出了关于第二实施例的多处理器控制设备1100的功能结构。

如图11所示，多处理器控制设备1100包括PE 1110a、PE 1110b、...PE 1110n，同步控制单元1120，功率控制单元1130，高速缓冲存储器1140a、1140b、...1140n，准同步请求信号生成单元(在图中缩写为″Q单元″)1150a、1150b、...1150n，和共享存储器1160。

PE 1100a、1100b、...1100n除执行分配给它们的操作之外还分别输出与PE正在执行的指令相对应的地址信号。

同步控制单元1120的主要功能是控制功率控制单元130。在图12中示出了该功能结构。如图12所示，同步控制单元1120包括同步计数器1201、同步建立判断单元1202、功率限制判断单元1203、同步预测判断单元1204、定序器1205和准同步计数器1206。

同步计数器1201从每一个PE接收同步请求信号SYNC，并且减少对它本身中所包含的存储器设置为默认值的同步数目。每当从PE中接收到同步请求信号时计数器减1。作为默认，将同步计数器1201设置为与PE的数目相同的数目。每当同步计数器1201达到0时，它被重置并且更新为下一轮同步涉及的PE的数目。同步计数器1201还具备向功率限制判断单元1203输出表示哪一个PE已经输出所接收到的同步请求信号的信息的功能。

同步建立单元1202连续不断地监视同步计数器1201上的数目。当该数目达到0时，同步建立判断单元1202向定序器1205输出同步建立信号ESTABLISH。

功率限制判断单元1203连续不断地监视同步计数器1201上的数目。当该数目显示为2或更多时，功率限制判断单元1203根据从同步计数器1201接收的有关PE的信息，向定序器1205输出用于请求PE的功率限制的信号SUPPRESS。

同步预测判断单元1204连续不断地监视准同步计数器1206上的数目。当该数目变为1时，同步预测判断单元1204向定序器1205输出同步预测信号ALMOST。

定序器1205向每一个PE输出同步等待取消信号ACK，并输出控制信号CTRL以便控制功率控制单元1130。当从同步建立判断单元1202接收到同步建立信号ESTABLISH时，输出同步等待取消信号ACK。当从功率限制判断单元1203接收到SUPPRESS时，定序器1205还向功率控制单元1130输出信号CTRL以降低功耗。当从同步预测判断单元1204接收到ALMOST时，定序器1205向受功率限制的每一个PE输出信号CTRL以取消功率限制。

准同步计数器1206每当从PE接收到准同步请求信号PRESYNC时将其中所存储的数目减1。作为默认，将准同步计数器1206设置为与PE的数目相同的数目。每当准同步计数器1206达到0时，它被重置并且更新为下一轮同步所涉及的PE的数目。

功率控制单元1130根据来自于同步控制单元1120的指令，对每一个PE提供和停止时钟/功率。另外，功率控制单元1130按照来自于同步控制单元1120的请求，输出表示哪一个PE目前正受功率/时钟限制的状态信号STATUS。

高速缓冲存储器1140a、1140b、...1140n都是用于临时存储由单独执行的操作产生的数据的缓冲器，并且具有防止数据竞争和使得将数据写入到共享存储器1160容易的功能。每一个高速缓冲存储器都是可从PE访问的。这是有用的，因为如果高速缓冲存储器在其中存储了PE的操作所需的另一个PE的数据，则该PE就能够直接访问高速缓冲存储器而不是共享存储器1160。

当PE已经达到稍微位于其操作中的同步点之前的准同步点时，每一个准同步请求信号生成单元1150a、1150b、...1150n都输出准同步请求信号。具体地说，如图13所示，每一个准同步请求信号生成单元都包括准同步地址寄存器1301和地址符合判断单元1302。图13仅仅示出了准同步请求信号生成单元1150n作为实例，然而其它的准同步请求信号生成单元分别都具备基本上相同的结构。准同步地址寄存器1301存储在到达同步点之前将要执行的程序指令的地址。地址符合判断单元1302监视准同步地址寄存器中的地址是否匹配输出到地址总线的ADDRn。当ADDRn具有在准同步寄存器1301中的匹配地址时，地址符合判断单元1302发出准同步请求信号。

注意，优选的是，考虑到供电电压的稳定要占很长时间的情况，设置在准同步地址寄存器1301中的地址是具有以处理时钟的单位为单位的约1,000个周期的指令地址。

共享存储器1160管理整个多处理器执行的操作中所使用的所有变量。每一个变量是由各个PE根据该PE的操作结果来按请求重写的。原则上，每次允许由一个PE写入到共享存储器1160，以便防止访问竞争。

注意，每一个高速缓冲存储器和共享存储器1160都是共享存储器类型的普通多处理器系统的必要结构，而对于本实施例的基本功能而言不是必需的。

<操作>

以下详细描述由关于第二实施例的多处理器控制设备1100所执行的操作。

图14是示出由多处理器控制设备1100所执行的操作的流程图。正如第一实施例中的那样，这个流程图描述了作为多处理器控制设备1100的同步控制单元1120的操作。

首先，同步控制单元1120接收同步请求信号SYNC或者准同步请求信号PRESYNC(步骤S1401)。当接收到同步请求信号SYNC时(步骤S1401：是)，同步计数器1201减1(步骤S1405)。然后，同步建立判断单元1202判断同步计数器1201上的数目是否已经变为0(步骤S1407)。

当判断结果为肯定的时(步骤S1407：是)，借助于功率控制单元1130恢复对每一个相应PE的时钟供应，并且同步等待取消信号ACK输出到每一个相应的PE(步骤S1409)。然后，重置同步计数器1201并且处理结束(步骤S1411)。

当接收到准同步请求信号时(步骤S1403：否)，准同步计数器1206减1(步骤S1413)。然后，同步预测判断单元1204监视准同步计数器1206是否已经达到0(步骤S1415)。当它已经变为0时，将同步预测信号ALMOST输出到定序器1205。然后，定序器1205向功率控制单元1130输出用于取消对受功率限制的PE的功率限制的控制信号CTRL(步骤1417)。然后，准同步计数器1206被重置并且被更新为与PE相同的数目(步骤S1419)。控制返回至步骤S1401以便进行后续的处理。

当在步骤S1407中同步计数器1204未显示0时，输出针对已经输出同步请求信号的PE的用于功率限制的控制信号CTRL(步骤S1421)。然后，控制返回至步骤S1401以便进行后续的处理。

以下参照图15中所示的流程图来描述由准同步请求信号生成单元1150所执行的操作。

准同步地址判断单元1302判断地址总线中所通过的地址信号是否与准同步地址寄存器1301的地址相符(步骤S1501)。当判断结果为否定的时(步骤S1501：否)，控制返回至步骤S1501以便每当新的地址信号在地址总线中通过时执行判断。

当判断结果为肯定的时(步骤S1501：是)，准同步地址符合单元1302向同步控制单元1120输出准同步请求信号PRESYNC，该信号指示操作已经到达准同步点。接着，控制结束。

下文中，通过实例描述了多处理器控制设备1100的操作。

图16是示出操作实例的时序图。在这个时序图中，PE 1110a是首先结束其处理的PE，以及PE 1110n紧跟PE 1110a之后结束其处理。PE 1110b是所有PE中最后一个结束其处理的。

当准同步地址符合判断单元判定地址总线中的地址信号ADDRa与存储在准同步地址寄存器1301a中的地址匹配时，准同步请求信号生成单元1150a生成并向同步控制单元1120输出准同步请求信号PRESYNCa(步骤S1611)。接收到准同步请求信号PRESYNCa的同步控制单元1120将准同步计数器1206减1，以将它设置成n-1(步骤S1641)。

接下来，已经达到同步点的PE 1110a向同步控制单元1120输出同步请求信号SYNCa(步骤S1643)。接收到同步请求信号SYNCa的同步控制单元1120将同步计数器1201减1，以将它设置成n-1(步骤S1642)。然后，功率限制判断单元1203向定序器1205输出功率限制信号SUPPRESS。定序器1205向功率控制单元1130输出针对PE 1110a的用于限制功率的控制信号CTRL(步骤S1643)。功率控制单元1130根据控制信号CTRL开始通过降低电压向PE1110a提供低功率，并且停止针对PE 1110a的时钟供应。在功率和时钟两方面的限制下，PE 1110a进入低功耗模式1(步骤S1613)。

当PE 1110n跟随PE 1110a之后达到准同步点时，PE 1110n向同步控制单元1120输出准同步请求信号PRESYNCn(步骤S1631)。接收到准同步请求信号PRESYNCn的同步控制单元1120将准同步计数器1206减1，以将它设置成n-2(步骤S1644)。

当达到同步点时，PE 1110n向同步控制单元1120输出同步请求信号SYNCn(步骤S1632)。接收到同步请求信号SYNCn的同步控制单元120将同步计数器1201减1，以将它设置成n-2(步骤S1645)。然后，功率限制判断单元1203向定序器1205输出指向PE 1110n的用于限制功率的功率限制信号SUPPRESS。定序器1205继而向功率控制单元1130输出指向PE 1110n的用于限制功率的控制信号CTRL(步骤S1646)。接收到控制信号CTRL的功率控制单元1130开始向PE 1110n提供低功率并且停止针对PE 1110n的时钟供应。结果，PE 1110n进入低功耗模式1。

此后，每当PE(除PE 1110b以外)达到准同步点时，准同步计数器1206上的数目减1。另外，每当PE(除PE 1110b以外)达到同步点时，同步计数器1201上的数目减1，借此执行针对已经输出同步请求信号的PE的功率限制。

最后，PE 1110b达到准同步点，并且准同步信号生成单元1150b向同步控制单元1120输出准同步请求信号PRESYNCb(步骤S1621)。当接收到准同步请求信号PRESYNCb时，同步控制单元1120将准同步计数器1206减1，以将它设置成0(步骤S1647)。确认准同步计数器1206所示出的数目已经变为0，则同步预测判断单元1204向定序器1205输出同步预测信号ALMOST。从功率控制单元1130中接收到指示受功率限制的PE的信息的状态信号STATUS的定序器1205输出用于取消受功率限制的(多个)PE的功率限制的控制信号CTRL。另外，准同步计数器1206被重置并且更新为所有PE的数目n(步骤S1648)。其功率限制被取消的PE开始获得正常功率(步骤S1614，S1634)。

当PE 1110b达到同步点时，同步请求信号SYNCb被输出到同步控制单元1120(步骤S1622)。接收到这个最后的同步请求信号SYNCb的同步控制单元1120将同步计数器1201减1，以将它设置成0(步骤S1649)。当同步计数器1201已经变为0时，同步建立判断单元1202发出同步建立信号ESTABLISH。定序器1205向功率控制单元1130输出控制信号CTRL以恢复时钟供应以及向每一个PE输出同步等待取消信号ACK。另外，重置同步计数器1205以更新为n(步骤S1650)。

接收到同步取消信号ACK的每一个PE在各自的同步点之后执行后续的处理(步骤S1660)。

<第二实施例的修改实例>

正如在第一实施例的修改实例中一样，第二实施例的本修改实例也是关于彻底地停止供电的情况。

主要结构和操作基本上与第二实施例的情况相同。因此，以下集中在与第二实施例的差别上。

<结构>

图17示出了关于第二实施例的修改实例的多处理器控制设备1700的功能结构。

关于本修改实例的多处理器控制设备1700具有基本上与第二实施例中的对应部分相同的结构。与第二实施例的差别在于多处理器控制设备1700配备有这样的总线，即经由该总线从同步控制单元1730向每一个PE输出同步准备信号PREP。在此，同步准备信号PREP是用于促使任何处于断电状态下的PE执行环境恢复。

另外，同步控制单元1720的定序器1805具有输出这个同步准备信号PREP的功能。这个同步准备信号PREP是根据从功率控制单元1730输出的状态信号STATUS、在再次给每一个PE提供功率且供电电压已经稳定之后输出的。

准同步请求信号生成单元1750a、1750b、...1750n(在图中缩写为″Q单元″)各自都具有准同步地址寄存器。每一个准同步地址寄存器的地址都是通过考虑除供电稳定所需要的时间之外还有环境恢复所需要的时间而设置的。注意，环境恢复以处理时钟的单位为单位最少占用约100个周期。因此，功率稳定和环境恢复两者所需的总时间近似为1,100个周期。鉴于此，理想的是，提前1,100个周期在指令地址处设置地址。

<操作>

以下利用图19的流程图来详细描述由关于第二实施例的修改实例的多处理器控制设备1700所执行的操作。

不同于第二实施例的图14的步骤S1417，在图19的步骤S1917中，同步控制单元1720向每一个处于断电状态的PE输出同步准备信号PREP以用于促使环境恢复。

其它操作与第二实施例中的操作相同。

图20是通过修改关于第二实施例的图16以便与本修改实例相符来举例说明的时序图。

正如能够通过比较图16的时序图和图20的时序图而理解的那样，下面两点是不同之处。第一个差别是在第二实施例的修改实例中PE 1710a和PE 1710n执行环境保存(步骤S2013，S2033)。第二个差别是已经开始获得供电(步骤S2015)的每一个PE在对其的供电电压稳定之后，根据从同步控制单元1720接收到的同步准备信号PREP来执行环境恢复(步骤S2016)。

<其它注意>

至此已经根据实施例描述了关于本发明的多处理器控制设备。然而，不用说，本发明不应该限于上述的这些具体实例，而是能够包括其它的修改实例。以下描述了这些修改实例中的一些。

(1)在上述的实施例中，同步控制单元配备有同步计数器和准同步计数器。然而，这些计数器不是必需的。

例如，同步控制单元可以具有图22中所示的结构。在这幅图中，为每个PE提供相应的总线用于传送同步请求信号SYNC。同样地，为了传送准同步请求信号PRESYNC，也可以为每个PE提供相应的总线(在图中未示出)。

在这种情况下，同步预测判断单元的结构可以是如图23A所示的电路结构。为了简化说明，这幅图描述了存在四个PE的情况，也就是PEa、PEb、PEc和PEd。

如图23A所示，同步预测判断单元能够由AND电路和OR电路构成。将每一个AND电路设计成从除一个PE之外的所有PE接收同步信号。例如，将AND电路2300a设计成：从PEa接收同步请求信号SYNCa，从PEb接收同步请求信号SYNCb，和从PEc接收同步请求信号SYNCc。当任何AND电路接收三个信号时，将表示″1″的信号输出到OR电路。因此，用于指示不久将建立同步的同步预测信号ALMOST将准备好输出。

图23B举例说明了在这种情况下的同步建立判断单元的结构的一个实例。

功率限制判断单元能够通过用NOR电路代替图23A的OR电路来实现。

(2)在第一实施例及其修改实例中，同步预测判断单元当同步计数器上的数目已经变为1时输出同步预测信号ALMOST。然而，可以在同步计数器显示2或3时输出ALMOST。通过这样的配置，将会允许更多的时间用于稳定供电电压。另外，该结构能够支持最后两个PE同时结束它们的操作的情况。

(3)在上述说明中，第二实施例具有用于输出准同步请求信号的准同步请求信号生成单元。然而，有可能给每一个PE提供用于输出准同步请求信号的端口。在这种情况下，有可能将用于生成准同步请求信号的指令插入到在每一个PE中所执行的程序当中，借此确定输出准同步请求信号的时间。图21示出了用在这类情况中的程序实例2100。在适用于本实例的这类多处理器系统中，很有可能可以估计从PRESYNC指令到SYNC指令的执行周期的数目(即约1,000个周期)。因此，如果必要的话，考虑到环境恢复所需要的周期数(约100个周期)，可以通过插入PRESYNC指令输出准同步请求信号。

当描述程序时插入这类PRESYNC指令的过程中，应该注意SYNC指令前面的1,000或1,100个周期是否对应于循环操作或分支操作。

(4)在上述的第二实施例及其修改实例中，准同步请求信号的输出时间是输出相应同步请求信号前的1,000或者1,100个周期。然而，本发明不限于这样的结构。可存在在1,000个周期之内结束操作的情况。在这种情况下，有可能在所提到的周期过去之前输出。

(5)在上述说明中，第一实施例及其修改实例具有图1中所示的结构。然而，它们可以被构造成象图24中的那样。

在图24中，每一个PE都具有同步控制单元。在这种情况下，每一个同步控制单元2440a、2440b、2440c、...2440n都能够知道除经由总线连接于相应同步控制单元的PE外的其它PE的同步请求信号的输出状态。因此，可以将同步控制单元2440设置在分布控制下。根据这样的结构可预料会产生与在第一实施例及其修改实例中的相同的效果。

(6)构成多处理器控制设备的每一个单元都可以被实现为部分或整个LSI(大规模集成电路)或VLSI(超大规模集成电路)。或者，每一个单元都可以被实现为多个LSI或一个或多个LSI及其它电路的组合。

(7)在上述实例中，低功耗模式1被描述为将供电电压降低″至寄存器中的信息(例如，操作结果)不会被丢失的程度″。然而，为了降低因半导体的漏电流而造成的功耗，可将阈值电压设置成更高的数值。在此所提到的阈值电压是超过它电流将开始在电路中流动的电压的数值。如果将低数值设置为阈值电压，则很可能会产生漏电流。半导体工艺变得越精细，漏电流与消耗功率之比越大。然而，如果将阈值电压设置为高的，则预期在一定程度上能够防止漏电流。

(8)在上述实施例中，同步计数器和准同步计数器通过从默认值起作减法，来分别对同步请求信号的数目和准同步请求信号的数目进行计数。然而，或者有可能执行加法以对这些数目进行计数。以第一实施例作为实例来描述这种情况。作为默认，将″0″设置到同步计数器201。然后，每当接收到同步请求信号时，将同步计数器201加1。另外，同步预测判断单元204具有当同步计数器201上的数目达到显示n-1时输出同步预测信号ALMOST的结构。同步建立判断单元202具有当同步计数器201上的数目已经变为n时输出同步建立信号ESTABLISH的结构。

(9)尽管在上述说明中没有具体提及，但是优选的是设计同步计数器以便每次接收一个同步请求信号。同样地，还优选的是设计准同步计数器以便每次接收一个准同步请求信号。

尽管已经参照附图通过实例充分描述了本发明，但是应当注意的是，各种变型和修改将对本领域的技术人员而言是显而易见的。因此，换句话说，除非这样的变型和修改脱离了本发明的范围，否则应该认为它们包含在本发明当中。

Claims (16)

1.一种包括多个处理器并控制所述多个处理器的同步的多处理器控制设备，其中：

所述多个处理器中的每一个均输出表示相应的操作结束的同步请求信号，以及

所述多处理器控制设备包括：

同步控制单元，基于对所述同步请求信号的接收，当接收到的同步请求信号的数量达到预定数目时，输出用于取消对所述多个处理器中的每一个进行供电限制的取消信号，其中所述预定数目小于所述多个处理器的总数，并且当接收到的同步请求信号的数量未达到所述预定数目时，输出用于限制所述多个处理器中任意一个已经输出同步请求信号的处理器其功率的功率限制信号；以及

功率控制单元，用于基于对来自所述同步控制单元的所述功率限制信号的接收，来限制对被所述功率限制信号所指出的处理器的供电，并且基于对来自所述同步控制单元的所述取消信号的接收，取消对其供电正被限制的处理器的供电限制。

2.如权利要求1所述的多处理器控制设备，其中：

所述同步控制单元a)包括用于对在所述多个处理器已经开始各自的操作之后所输出的同步请求信号的数目进行计数的同步计数器，并且b)当所述同步计数器所计数的数目已经变为比所述多个处理器的数目少一的数目时输出取消信号。

3.如权利要求2所述的多处理器控制设备，其中：

当接收到新的同步请求信号之后，由所述同步计数器所计数的数目仍未达到所述预定数目时，所述同步控制单元向所述功率控制单元输出功率限制信号，并且

依据接收到的所述功率限制信号，所述功率控制单元限制已经输出所述同步请求信号的所述多个处理器中任意一个的供电。

4.如权利要求1所述的多处理器控制设备，其中：

所述功率控制单元a)包括：低功率供电子单元，其可操作用于为所述多个处理器提供比正常功率更低的功率；和正常供电子单元，其可操作用于提供正常功率，以及b)借助于所述低功率供电子单元来限制对处理器的供电，并且c)借助于所述正常供电子单元来取消供电限制。

5.如权利要求1所述的多处理器控制设备，其中：

所述功率控制单元停止对处理器供电，以及

所述多个处理器中的每一个在相应处理器已经输出同步请求信号之后并且在相应处理器被停止供电之前，保存关于该相应处理器中所包含的寄存器的信息；以及

在所述功率控制单元取消对所述多个处理器中的每一个的供电限制之后，恢复所保存的信息。

6.一种包括多个处理器并控制所述多个处理器的同步的多处理器控制设备，其中：

所述多个处理器中的每一个均输出表示相应的操作结束的同步请求信号，以及

所述多处理器控制设备包括：

多个准同步请求信号输出单元，其与所述多个处理器一一对应，并且当相应的处理器到达在相应操作结束之前还剩余预定数目的周期的阶段时，每一个都可操作地输出准同步请求信号；

同步控制单元，基于对所述准同步请求信号的接收，当接收到的准同步请求信号的数量与所述多个处理器的总数相同时，输出用于取消对所述多个处理器中的每一个进行供电限制的取消信号，并且基于对所述同步请求信号的接收，当接收到的同步请求信号的数量还不同于所述多个处理器的总数时，输出用于限制所述多个处理器中任意一个已经输出同步请求信号的处理器其功率的功率限制信号；以及

功率控制单元，用于基于对来自所述同步控制单元的所述功率限制信号的接收，来限制对被所述功率限制信号所指出的处理器的供电，并且基于对来自所述同步控制单元的所述取消信号的接收，取消对其供电正被限制的处理器的供电限制。

7.如权利要求6所述的多处理器控制设备，其中：

所述同步控制单元a)包括同步计数器，用于对在所述多个处理器开始各自的操作之后所输出的同步请求信号的数目进行计数，以及b)当所述同步计数器所计数的数目与所述多个处理器的总数还不相同时，输出功率限制信号，以及

所述功率控制单元基于对所述功率限制信号的接收，而限制已经输出所述同步请求信号的所述多个处理器中任意一个的供电。

8.如权利要求6所述的多处理器控制设备，其中：

所述多个准同步请求信号输出单元中的每一个a)包括：地址存储单元，其可操作用于存储预定义的地址，并且b)当输出到地址总线的地址与在所述地址存储单元所存储的地址一致时，输出准同步请求信号。

9.如权利要求6所述的多处理器控制设备，其中：

所述多个处理器中的每一个，在用于输出准同步请求信号的指令被解释时，输出准同步请求信号，所述指令由正被执行的相应的程序所描述。

10.如权利要求6所述的多处理器控制设备，其中：

所述功率控制单元a)包括：低功率供电子单元，其可操作用于为所述多个处理器提供比正常功率更低的功率；和正常供电子单元，其可操作用于提供正常功率，并且b)借助于所述低功率供电子单元来限制对处理器的供电，并且c)借助于所述正常供电子单元来取消供电限制。

11.如权利要求6所述的多处理器控制设备，其中：

所述功率控制单元停止对处理器供电，以及

所述多个处理器中的每一个在相应处理器已经输出同步请求信号之后和在对相应处理器停止供电之前，保存关于该相应处理器中所包含的寄存器的信息；以及

在所述功率控制单元取消对所述多个处理器中的每一个的供电限制之后，恢复所保存的信息。

12.如权利要求1和6中任意一项所述的多处理器控制设备，其中：

所述功率控制单元为所述多个处理器中的每一个提供时钟，以及限制向被所述功率限制信号所指示的处理器提供时钟。

13.一种用在包括多个处理器并控制所述多个处理器的同步的多处理器控制设备中的功率控制方法，包括以下步骤：

所述多个处理器中的每一个均输出表示相应的操作停止的同步请求信号；

基于对所述同步请求信号的接收，当接收到的同步请求信号的数量未达到预定数目时，输出用于限制所述多个处理器中任意一个已经输出同步请求信号的处理器的功率的功率限制信号，其中所述预定数目小于所述多个处理器的总数；

基于对所述功率限制信号的接收来限制对被所述功率限制信号所指出的处理器的供电；

基于对所述同步请求信号的接收，当接收到的同步请求信号的数量达到所述预定数目时，输出用于取消对所述多个处理器中的每一个进行供电限制的取消信号；以及

基于对所述取消信号的接收，取消对其供电正被限制的处理器的供电限制。

14.一种用在包括多个处理器并控制所述多个处理器的同步的多处理器控制设备中的功率控制方法，包括以下步骤：

同步请求信号输出步骤，用于促使所述多个处理器中的每一个均输出表示相应的操作停止的同步请求信号；

多个准同步请求信号输出步骤，(i)其与所述多个处理器一一对应，并且(ii)每一个步骤都用于当相应的处理器到达相应操作停止之前还剩余预定数目的周期的阶段时，输出准同步请求信号；

功率限制信号输出步骤，用于基于对所述同步请求信号的接收，当接收到的同步请求信号的数量与所述多个处理器的总数还不相同时输出用于限制所述多个处理器中任意一个已经输出同步请求信号的处理器的功率的功率限制信号；

限制步骤，基于对来自所述同步控制单元的所述功率限制信号的接收来限制对被所述功率限制信号所指出的处理器的供电；

取消信号输出步骤，基于对所述准同步请求信号的接收，当接收到的准同步请求信号的数量与所述多个处理器的总数相同时，输出用于取消对所述多个处理器中的每一个进行供电限制的取消信号；以及

取消步骤，基于对所述取消信号的接收，取消对其供电正被限制的处理器的供电限制。

15.一种安装在包括多个处理器并控制所述多个处理器的同步的多处理器控制设备中的集成电路，其中：

所述多个处理器中的每一个均输出表示相应的操作停止的同步请求信号，以及

所述多处理器控制设备包括：

同步控制单元，基于对所述同步请求信号的接收，当接收到的同步请求信号的数量达到预定数目时，输出用于取消对所述多个处理器中的每一个进行供电限制的取消信号，其中所述预定数目小于所述多个处理器的总数，并且当接收到的同步请求信号的数量未达到所述预定数目时，输出用于限制所述多个处理器中任意一个已经输出同步请求信号的处理器其功率的功率限制信号；以及

功率控制单元，用于基于对来自所述同步控制单元的所述功率限制信号的接收，来限制对被所述功率限制信号所指出的处理器的供电，并且基于对来自所述同步控制单元的所述取消信号的接收，取消对其供电正被限制的处理器的供电限制。

16.一种安装在包括多个处理器并控制所述多个处理器的同步的多处理器控制设备中的集成电路，其中：

所述多个处理器中的每一个均输出表示相应的操作停止的同步请求信号，以及

所述多处理器控制设备包括：

多个准同步请求信号输出单元，其与所述多个处理器一一对应，并且每一个都操作用于当相应的处理器到达相应操作停止之前还剩余预定数目的周期的阶段时，输出准同步请求信号；

同步控制单元，基于对所述准同步请求信号的接收，当接收到的准同步请求信号的数量与所述多个处理器的总数相同时，输出用于取消对所述多个处理器中的每一个进行供电限制的取消信号，并且基于对所述同步请求信号的接收，当接收到的同步请求信号的数量还不同于所述多个处理器的总数时，输出用于限制所述多个处理器中任意一个已经输出同步请求信号的处理器其功率的功率限制信号；以及

功率控制单元，用于基于对来自所述同步控制单元的所述功率限制信号的接收，来限制对被所述功率限制信号所指出的处理器的供电，并且基于对来自所述同步控制单元的所述取消信号的接收，取消对其供电正被限制的处理器的供电限制。

Images