CN1734280A

CN1734280A - 时序测试方法

Info

Publication number: CN1734280A
Application number: CN 200410055173
Authority: CN
Inventors: 黄智荣
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2004-08-09
Filing date: 2004-08-09
Publication date: 2006-02-15
Anticipated expiration: 2024-08-09
Also published as: CN100510768C

Abstract

一种时序测试方法，易于确定建立时间和保持时间、简化了操作过程、提高了测试效率，同时扩大了应用范围，包括步骤：(1)选定被测芯片以及被测信号线；(2)通过访问地址空间来驱动被测信号线产生方波信号；(3)捕捉方波信号，测量时序参数。

Description

时序测试方法

技术领域

本发明涉及测试技术领域，特别是涉及数字电路的时序测试方法。

背景技术

随着电子技术的发展，数字电子系统的工作频率越来越高，对信号时序关系的要求也越来越严格。若单板中芯片输入信号的时序关系不能满足要求，则芯片不能正常工作，进而使得单板不能可靠地工作；若单板上总线信号的时序配合不当，则单板总线信号会产生冲突。

为了保证单板稳定地工作，就需要对单板内芯片的时序参数进行测试，以检验时序关系是否可靠，进而评价单板的可靠性。在此，所谓时序参数具体包括数据信号的建立时间和保持时间、地址信号的建立时间和保持时间，以及片选信号的有效时间。其中，建立时间是指输入信号的开始时刻(以下称有效时刻)到出现采样信号沿出现时刻之间的时间间隔。若数据在采样信号沿出现之前有效，则建立时间为正；反之，建立时间为负。保持时间是指出现采样信号沿的时刻到输入信号的结束时刻(以下称无效时刻)之间的时间间隔。若采样信号沿在输入信号的无效时刻之前出现，则保持时间为正；反之，保持时间为负。建立时间和保持时间越大，则时序关系越满足要求。

请参阅图1，采样信号为时钟信号，采样信号沿为时钟信号的上升沿，也就是在时钟信号的上升沿采样输入信号。其中，T1为建立时间，T2为保持时间，T1+T2为信号的总有效时间。

在实际应用中，采样信号可以是时钟信号，也可以是片选信号或其他用于采样输入信号的控制信号。采样信号沿可以是采样信号的上升沿，也可是采样信号的下降沿，具体情况根据芯片的要求而定。当在采样信号的上升沿采样输入信号时，则采样信号沿为上升沿；当在采样信号的下降沿采样输入信号时，则采样信号沿为下降沿。

目前，人们常采用下述方法来测试芯片输入信号的建立时间和保持时间。

方法一，借用单板自身带有的工作软件来进行测试。通常，带有CPU、DSP(数字信号处理器)或者单片机等处理器芯片的单板在实际工作过程中会访问单板上的其他芯片(以下称外部芯片)。这样，在进行芯片的时序关系测试时可以借助此操作。具体测试过程是：首先，选择被测芯片以及被测信号线；然后，运行单板的工作软件，使单板进入实际工作状态；再后，处理器芯片访问外部芯片，在被测信号线上产生高、低电平的变换；最后，用示波器持续观察被测芯片的被测逻辑信号，所述逻辑信号包括时钟信号、数据信号、地址片选信号以及读写控制信号等，利用示波器的时间测量功能来测量、分析被测芯片的时序参数。

方法一虽然可以实现对被测信号线的时序测试，但是，在实际应用中其不可避免地存在下述缺陷：

其一，难以确定建立时间和保持时间。方法一借助单板实际工作软件来使处理器定时访问被测芯片，以捕捉被测信号线上的可能出现的电平变换。然而，在实际工作过程中，处理器定时访问被测芯片，在被测信号线上所产生的波形信号是实际工作时的电平信号，而实际工作时的电平信号通常不是方波信号，往往是低电平时间短、高电平持续时间长，或者高电平时间短而低电平持续时间较长。这样的波形信号难以确定输入信号的有效时刻和无效时刻，因而，也就难以确定输入数据的建立时间和保持时间。

其二，应用范围窄。方法一中，单板所带有的工作软件不是专门用于时序参数测试的，因而，在实际应用中会出现下述情况：需要测试某个外部芯片时，而软件实际运行中处理器芯片没有访问该外部芯片的操作，这样将不能在被测信号线上产生高、低电平变换；或者处理器芯片有访问外部芯片的操作，但是该访问不是定时的，这同样不能在被测信号线上产生高、低电平的变化。因此，方法一只能应用在处理器芯片具有定时访问外部芯片的操作，并且能够在被测信号线上产生高、低电平的转换的单板。因而，使得方法一的应用范围较窄。

方法二，使用直接访问被测芯片地址空间的方法来测试时序参数。在实际应用中，可以通过操作终端上特定的命令窗口和特定的命令直接访问地址空间来测试地址线和数据线的时序参数。首先，选择被测芯片和被测信号线；然后，借助特定的窗口通过特定的命令，来驱动被测信号线上产生高、低电平的变化；最后，使用示波器等测试仪器捕捉电平变化，并测量时序参数。

例如，利用Wind River公司的Tornado调试终端的命令窗口，先输入修改内存的命令“m 0x0000FFFF 0xFFFF”，来将地址“0x0000FFFF”中的内容修改为“0xFFFF”；然后，再次在命令窗口中输入修改内存的命令“m 0x0000FFFF0x0000”，来将地址“0x0000FFFF”中的内容修改为“0x0000”，这样在数据线上就产生了由高电平向低电平的变换；最后，示波器等测试仪器捕捉电平变化，并测量时序参数。

在实际应用中，方法二存在下述缺陷：

第一，不易确定建立时间和保持时间。由于方法二中需要借助于特定的窗口输入特定的命令来实现高、低电平的变换，并用示波器等测试仪器来捕捉瞬间的电平变化，进而分析时序参数。由于命令是通过手工输入的，并且电平变化是在命令输入的瞬间，稍纵即逝，因此电平的变化难以被捕获到，从而难以确定建立时间和保持时间，不便于进行时序参数的分析。

第二，操作繁琐。在实际应用中，方法二需要借助于特定的终端、特定的命令窗口，并输入特定的命令，来在被测芯片的数据信号线和地址信号线上产生高、低电平的变换，然后，捕捉电平变换并分析被测芯片的时序参数。由于每产生一个电平都需要通过手工输入特定命令，这使得操作过程较为繁琐。

第三，测试效率较低。由于方法二的操作过程繁琐、不易确定建立时间和保持时间，从而导致测试效率较低。

第四，应用范围窄。由于方法二中，需要借助于特定的终端、特定的命令窗口以及特定的命令来实现高、低电平的变换，而对于不能应用在特定终端或特定的命令窗口的单板，将不能采用方法二来进行时序参数的测试。因此，方法二的应用范围受到局限。

发明内容

本发明解决的技术问题在于：提供了一种时序测试方法，易于确定建立时间和保持时间、简化了操作过程、提高了测试效率，同时扩大了应用范围。

一种时序测试方法，用于对芯片的时序参数进行测试，包括步骤：

(1)选定被测芯片以及被测信号线；

(2)通过访问地址空间来驱动被测信号线产生方波信号；

(3)捕捉方波信号，测量时序参数。

所述步骤(1)中被测信号线为所述被测芯片的并行数据线；

所述步骤(2)中具体为：通过并行数据线，处理器芯片向被测芯片的至少一个地址空间内循环地写入全“0”数据和全“1”数据，在并行数据线上产生方波信号。

所述步骤(1)中被测信号线为所述被测芯片的串行数据线；

所述步骤(2)中具体为：通过所述串行数据线，处理器芯片循环地向被测芯片的至少一个地址空间内写入数据，所述数据用二进制表示时为“0”和“1”相互间隔，在串行数据线上产生方波信号。

所述步骤(1)中被测信号线为所述被测芯片的并行地址线；

所述步骤(2)中具体为：选定被测芯片的至少两个地址空间，所述地址空间的至少一位对应位的数值异或为1；处理器芯片循环地访问所述选定的地址空间，在并行地址线上产生方波。

所述步骤(1)中被测信号线为所述被测芯片的串行地址线：

所述步骤(2)中具体为：选定被测芯片的一个或多个地址空间，所述地址空间至少有两个相邻的位的数值异或为1；处理器芯片循环地访问所述选定的地址空间，在串行地址线上产生方波信号。

所述步骤(1)中所述被测芯片为处理器芯片；所述被测信号线为所述处理器芯片的并行数据线；

所述步骤(2)之前还包括步骤：选定处理器芯片之外的芯片，并选定所述芯片的至少两个地址空间，处理器芯片向所述地址空间中分别写入全“0”数据或全“1”数据；

所述步骤(2)具体为：通过并行数据线，处理器芯片循环地从所述地址空间中分别读取全“0”数据和全“1”数据，在并行数据线上产生方波。

所述步骤(1)中所述被测芯片为处理器芯片，所述被测信号线为所述处理器芯片的串行数据线；

所述步骤(2)之前还包括：选定处理器芯片之外的芯片以及所述芯片的某个或多个地址空间；分别向所述地址空间写入数据，所述数据用二进制表示时为“0”和“1”相互间隔；

所述步骤(2)中具体为：通过所述串行数据线，处理器芯片循环地从所述地址空间中读取数据，在串行数据线上产生方波信号。

所述步骤(3)具体为：用示波器或者逻辑分析仪捕捉方波信号和采样信号，测定被测信号的时序参数。

所述时序参数包括信号的建立时间和保持时间。

所述步骤(3)之后还包括步骤：判断是否结束测试。

所述判断是否结束测试的步骤具体为：根据结束标志来判断是否结束测试；如果结束标志置1，则结束测试；如果结束标志置0，则转入步骤(2)继续测试。

所述结束标志在步骤(2)之前设置为0；所述结束标志在步骤(3)后可以修改为1。

相对于现有技术，本发明的有益效果是：

第一，易于确定建立时间和保持时间。本发明提供的方法中，通过在被测信号线上循环产生高、低电平变换的方波信号来实现时序参数的测试。由于，在一段高、低电平交替的方波信号中，比较容易捕获被测信号的有效时刻以及无效时刻，因而也就易于确定建立时间和保持时间。

第二，操作简单。由于本发明中借助于在被测信号线上循环产生的高、低电平变换的方波信号，而无需利用特定的终端并通过特定的窗口手工输入特定的命令来获得高、低电平的转换。因而，同现有技术相比，本发明提供的时序测试方法操作较为简单。

第三，测试效率较高。由于本发明提供的时序测试方法操作简单、易于确定建立时间和保持时间。因此，同现有技术相比，本发明提供的时序测试方法的测试效率较高。

第四，应用范围较广。由于本发明提供的时序测试方法借助于在被测信号线上循环产生的高、低电平变换的方波信号来进行测试，而对于单板在常规工作过程中处理器是否定时访问被测芯片没有特定要求。此外，本发明提供的时序测试方法无需利用特定的终端并通过特定的窗口手工输入特定的命令，就可以长时间持续的进行时序观察和测试。因而，同现有技术相比，本发明提供的时序测试方法的应用范围较广。

附图说明

图1是数据信号线的时序参数示意图；

图2是本发明时序测试方法的流程图；

图3是本发明中产生方波的流程图；

图4是本发明中并行数据线产生方波的原理框图；

图5是本发明中并行数据线产生方波信号的波形示意图；

图6是本发明中串行数据线产生方波的原理框图；

图7是本发明中串行数据线产生方波信号的波形示意图。

具体实施方式

请参阅图2，是本发明时序测试方法的流程图。本发明提供的时序测试方法的具体过程为：

步骤210，选定被测信号线。其中，被测信号线可以为并行的地址信号线、串行的地址信号线、并行的数据信号线、串行的数据信号线。

步骤220，通过访问地址空间来驱动被测信号线上产生方波信号。通过处理器访问选定的地址空间，以在被测信号线上交替地产生高、低电平变换，从而产生利于测试的方波信号。

步骤230，捕捉方波信号，测量时序参数。利用示波器或逻辑分析仪等测试仪器来监测被测信号线上的方波信号，捕捉方波的有效时刻和无效时刻，从而确定被测信号的时序参数。所述时序参数包括输入信号的建立时间和保持时间等。

请参阅图3，是本发明中产生方波信号的流程图。本发明中，可以利用软件来循环产生方波信号。

步骤310，设置结束标志为0。

步骤320，在被测信号线上产生高电平信号。

步骤330，在被测信号线上产生低电平信号。

步骤340，判断结束标志是否为1；如果是，则结束；如果否，则转入步骤320。

需要指出的是，步骤340之前还包括修改结束标志的步骤。所述结束标志可以通过输入数值来修改，也可以通过外部终端来改动。

可以理解的是，步骤320中，也可以在被测信号线上产生低电平信号，相应地，步骤330中，在被测信号线上产生高电平信号。

下面根据被测芯片和被测信号线的不同，分别予以说明如何在被测信号线上产生方波信号，并进行时序参数的测试。

第一种情况：选择外部芯片为被测芯片，选择并行数据线为被测信号线。

具体测试过程为：

首先，选定并行的数据线作为被测信号线，同时选定被测芯片地址空间的一个地址。

然后，处理器芯片向选定的地址空间循环地写入全“0”和全“1”数据。这样，就可以在所有的数据线上交替的出现低电平和高电平。如果数据总线的宽度为8位(bit)，则全“0”数据为0x00，全“1”数据为0xFF；如果数据总线的宽度为16位，则全“0”数据为0x0000，全“1”数据为0XFFFF，以此类推。具体数值依总线宽度而定。

最后，用示波器或其他测试仪器来捕捉采样信号以及方波信号的有效时刻和无效时刻，从而确定被测信号的建立时间和保持时间等时序参数。

下面举例说明如何在并行的数据信号线上产生方波信号，并进行时序参数的测试。

请同时参阅图4和图5，选定外部芯片420为被测芯片，处理器芯片410通过并行数据线D0至D7来访问被测芯片。具体测试过程为：

首先，选择并行数据线D0至D7为被测信号线，选择被测芯片420的某个地址空间。

然后，通过并行数据线D0至D7，处理器芯片410向该地址空间写入全“0”数据(bytel的各个位b0～b7均为0)，即D0至D7各个位均为0，也就是数据线D0至D7上均为低电平；再向该地址空间写入全“1”数据(byte2的各个位b0～b7均为1)，即D0至D7各个位均为1，也就是数据线D0至D7上均为高电平；这样，循环地写入全“0”和全“1”数据，就可以在所有的数据线上交替的出现低电平和高电平。

最后，用示波器或其他测试仪器来捕捉采样信号以及方波信号的有效时刻和无效时刻，从而确定被测信号的建立时间和保持时间等时序参数。其中，采样信号可以是时钟信号，也可以是片选信号或其他用于采样输入信号的控制信号。

第二种情况：选择外部芯片为被测芯片，选择串行数据线为被测信号线。

具体测试过程为：

首先，选择串行数据线为被测信号线，同时选定被测芯片地址空间的一个地址。

然后，处理器芯片循环地向该地址写入数据0x55或者0xAA，选定的数据线上产生循环的方波信号。

最后，用示波器或其他测试仪器来捕捉方波信号和用于采样数据的时钟或者控制信号，并保存一段稳定的波形，从而确定被测信号的建立时间和保持时间。

请同时参阅图6和图7，选定外部芯片620为被测芯片，处理器芯片610通过串行数据线D来访问被测芯片。具体测试过程为：

然后，通过串行数据线D，处理器芯片610循环地向该地址写入数据0xAA(b7～b0位分别为1、0、1、0、1、0、1、0)，这样就可以在选定的数据线上循环地产生方波信号。当然，在实际应用中，也可以循环地写入数据0x55(b7～b0位分别为0、1、0、1、0、1、0、1)。

最后，用示波器或其他测试仪器来捕捉方波信号和用于采样数据的时钟或者控制信号并保存一段稳定的波形，从而确定被测信号的建立时间和保持时间。

第三种情况：选择外部芯片为被测芯片，选择并行地址线为被测信号线。

具体测试过程为：

首先，在被测芯片所在地址空间中选择两个地址，第一个地址尽量多的“0”，如0xFF000000；第二个地址尽量多的“1”，如0xFF0000FF，这样，当循环地操作这两个地址时，并行的地址线上将会有较多的地址线出现高、低电平变换，产生方波。

然后，循环地访问第一个地址和第二个地址，这样在地址线上将产生方波信号。所述访问包括向第一个地址和第二个地址写入数据，或者从第一个地址和第二个地址中读取数据，或者向第一个地址写入数据，而读取第二个地址；也可以是读取第一个地址，而向第二个地址写入数据。

最后，用示波器或其他测试仪器来捕捉方波信号和用于采样地址信号的时钟或者控制信号并保存一段稳定的波形，从而确定被测信号的建立时间和保持时间。

需要指出的是，在实际操作中，可以选择两个或两个以上的地址，只要循环地访问所述地址时，地址线上能够产生高、低电平的转换，产生方波信号即可，而不仅仅局限于选择两个地址的实施方式。此外，对于并行的地址信号线通常只要抽测其中的几根即可，若被抽测的地址信号线时序参数满足要求，则可以判定该地址总线上所有的地址信号线时序参数符合要求。

第四种情况：选择外部芯片为被测芯片，选择串行地址线为被测信号线。

具体测试过程为：

首先，选择串行的地址信号线，所述地址信号线的奇数位尽量多“0”，而偶数位尽量多“1”，例如地址0xFFFF0AA；或者奇数位尽量多“1”，而偶数位尽量多“0”的地址，例如地址0xFFFF055。

然后，循环地对该地址进行读操作或写操作，产生循环的方波信号。

以上实施例都是利用处理器芯片来访问的单板上的处理器芯片之外的外部芯片。在实际应用中，也需要选择处理器芯片作为被测芯片，来测试其时序参数。具体过程如下两种情况说明：

第一种情况：被测数据总线是并行的：

首先，在外部芯片的储存空间中选择两个可读写的地址空间，分别写入全“0”和全“1”的数据。

然后，处理器芯片循环的对这两个地址空间进行读操作，处理器芯片的数据线上交替出现低电平和高电平，形成方波。从两个地址空间中读取数据的过程，对于处理器芯片来说，就是数据的输入过程。

需要指出的是，在实际操作中，可以选择两个或两个以上的地址，只要循环地访问所述地址时，数据线上能够产生高、低电平的转换，产生方波信号即可。

第二种情况：被测数据总线是串行的：

首先，选择外部芯片的某个或多个地址空间；分别向所述地址空间写入数据，所述数据用二进制表示时“0”和“1”相互间隔，比如“0B01010101”或者“0B10101010”。

通过所述串行数据线，处理器芯片循环地从所述地址空间中读取数据，在串行数据线上产生方波信号。

在实际应用中，还可以采用在PC或者其它操作终端上使用脚本语言(如TCL/TK等)来访问被测芯片的储存空间来产生方波信号，进而实现对被测信号的时序参数的测试。具体过程与上述实施方式类同，在此不再赘述。

需要指出的是，本发明中的被测信号不仅仅局限于上述实施例中的地址信号和数据信号，也可以包括时钟信号、控制信号等其他数字电路逻辑信号。再者，CPU之外的外部芯片包括但不限于各种IC、逻辑器件、存储器等。此外，对于地址空间进行读或者写操作之前，需要确定这些地址空间是可读或者可写的。当然，处理器也不仅仅局限于CPU，也可以为DSP或单片机等。

进一步需要指出的是，本发明提供的交替产生低电平和高电平以形成方波的方法不仅仅应用于上述实施方式中的时序测试，还可以应用于信号质量测试、硬件或软件稳定性测试、误码测试等测试活动。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种时序测试方法，用于对芯片的时序参数进行测试，其特征在于，包括步骤：

(1)选定被测芯片以及被测信号线；

(2)通过访问地址空间来驱动被测信号线产生方波信号；

(3)捕捉方波信号，测量时序参数。

2.根据权利要求1所述的时序测试方法，其特征在于：

所述步骤(1)中被测信号线为所述被测芯片的并行数据线；

3.根据权利要求1所述的时序测试方法，其特征在于：

所述步骤(1)中被测信号线为所述被测芯片的串行数据线；

4.根据权利要求1所述的时序测试方法，其特征在于：

所述步骤(1)中被测信号线为所述被测芯片的并行地址线：

5.根据权利要求1所述的时序测试方法，其特征在于：

所述步骤(1)中被测信号线为所述被测芯片的串行地址线；

6.根据权利要求1所述的时序测试方法，其特征在于：

7.根据权利要求1所述的时序测试方法，其特征在于：

8.根据权利要求1所述的时序测试方法，其特征在于：所述步骤(3)具体为：用示波器或者逻辑分析仪捕捉方波信号和采样信号，测定被测信号的时序参数。

9.根据权利要求8所述的时序测试方法，其特征在于：所述时序参数包括信号的建立时间和保持时间。

10.根据权利要求1所述的时序测试方法，其特征在于：所述步骤(3)之后还包括步骤：判断是否结束测试。

11.根据权利要求10所述的时序测试方法，其特征在于：判断是否结束测试的步骤具体包括：根据结束标志来判断是否结束测试；如果结束标志置1，则结束测试；如果结束标志置0，则转入步骤(2)继续测试。

12.根据权利要求11所述的时序测试方法，其特征在于：所述结束标志在步骤(2)之前设置为0；所述结束标志在步骤(3)后可以修改为1。