CN1732722A - 球栅阵列下安装电容器 - Google Patents

球栅阵列下安装电容器 Download PDF

Info

Publication number
CN1732722A
CN1732722A CNA2003801077871A CN200380107787A CN1732722A CN 1732722 A CN1732722 A CN 1732722A CN A2003801077871 A CNA2003801077871 A CN A2003801077871A CN 200380107787 A CN200380107787 A CN 200380107787A CN 1732722 A CN1732722 A CN 1732722A
Authority
CN
China
Prior art keywords
circuit board
capacitor
substrate
packaging part
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801077871A
Other languages
English (en)
Inventor
A·韦茨曼
E·皮特
C－Y·钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1732722A publication Critical patent/CN1732722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

揭示了一种装置。该装置具有印刷电路板(10)以及安装到印刷电路板(10)上的一个或多个集成电路基板(14)。在印刷电路板(10)和封装件(14)之间设置具有两个或多个端子的至少一个SMT元件(24)。在一个实施例中，SMT元件(24)代替用于将基板(14)安装到印刷电路板(10)的球栅阵列中的互连，同时将SMT端子连接到基板(14)和印刷电路板(10)。所揭示的SMT元件(24)安装的装置导致连接到基板(14)的SMT连接的电感的显著降低。

Description

球栅阵列下安装电容器
                            背景
表面安装技术涉及通过互连阵列直接将集成电路芯片及其相关封装件(package)安装在印刷电路板上。这些互连可以包括焊球，铜、铝及其它材料的球，柱、棒、针，等等。然而，为了便于论述，称该互连阵列为球栅阵列(BGA)。典型地，BGA用于倒装芯片封装，其中芯片倒转地安装到封装件，除此之外，BGA可用于引线接合封装以及其它封装类型。
用于放置电容器和诸如电阻器和电感器之类的其它表面安装元件的当前方法包括：将它们放置在封装件上与集成电路芯片相同的一侧，或紧接着封装件的印刷电路板上，或放置在电路板背部上与电路板相对面的封装件的阴影区或覆盖区中。
在这些构造的任一例中，由于通路和平面的原因，电容器的电流必须穿过印刷电路板的寄生电感。类似地，存在着来自球栅阵列和印刷电路板“狗骨”(dog-bone)的电感。在该情况下，术语“狗骨”是指由BGA焊点与其邻近通路焊点间的蚀刻连接产生的形状。通常，常规BGA技术的局限是，BGA需要印刷电路板(PCB)上的可用于连接的焊点。为了进入内层，需要设置通路以连接到该BGA焊点。普通的主板技术阻碍在BGA焊点内设置该通路，因而，以50密耳BGA技术为例，通常在相对BGA球的焊点约x＝+/-25密耳，Y＝+/-25密耳的偏移处设置通路，并且通路焊点和BGA焊盘(land)之间的连接产生了使人想起“狗骨”的形状。避免使用“狗骨”的一种替代技术是“焊点中的通路”(via-in-pad)技术，已有充分的文献资料说明该技术。
由从集成电路芯片通过其相关的封装件流出、流至电路板上的电容器并重新流回到芯片的电流产生的大回路区域引起了显著的通路电感。于是，限制了板载电容器响应于芯片上的集成电路的高频瞬态电流消耗的能力。
典型地，在需要较高频率电流的情况下，封装件上，可使用芯片侧电容器，这是由于它们的下降的回路电感的原因。
然而，在封装件上放置芯片侧电容器可能引起热管理和封装布线的问题。普通的热管理技术是将散热片安装在集成电路芯片上，在封装件表面和散热片之间留下非常小的高度空间。在封装件表面的芯片侧上具有电容器或任何其它表面安装技术(SMT)元件要求在布局、潜散热片(potential heat sink)的可能形状与那些芯片侧SMT元件中进行调节，这增加了成本和散热片与电容器端子之间发生短路的危险。这些芯片侧封装元件还会增加封装布线的复杂性，并且在一些情况下导致所需的封装布线层的数量的增多。这可能引起显著的产品成本增加。
                            附图简述
可通过参考附图阅读说明书来最佳地理解本发明的实施例，附图中：
图1示出了现有技术安装电容器的实施例。
图2示出了现有技术安装电容器的实施例的电流回路的侧视图。
图3示出了用于安装电容器的实施例的侧视图。
图4示出了连同散热片安装电容器的实施例的侧视图。
图5示出了安装电容器的实施例的电流回路的侧视图。
图6示出了安装电容器的实施例的球侧视图。
图7a和7b分别示出了现有技术实施例和本发明实施例的输入/输出信号的基准平面图。
                       实施例的详细描述
图1示出了在集成电路、BGA封装件和印刷电路板的组合件上的现有技术电容器安装的一些可选方案。典型地，可将集成电路芯片16密封在基板14内或上面，将两者的组合称为集成电路封装件，尽管仅封装件的底面部分与本论述有关。封装件的其它部分已从图上移除，以显现集成电路芯片和电容器位置。
通过互连块(bump)或引线接合(wire bond)把集成电路16电气连接到基板14，基板14连接诸如BGA球12之类的电气导电互连。这些连接提供了集成电路16及其基板14和诸如印刷电路板10之类的电路板之间的电气连接。电路板10可以是任何类型的电路卡或板，诸如PC卡、主板等等。电流通道(current approach)可将电容器放置在印刷电路板上的与集成电路和封装件相同侧上，如位置18a和18b所示。18a和18b布局的缺点在于，他们显著地阻塞并抑制了印刷电路板10上的信号通路，并可能和散热片固位支持阻止区域(heat sink retention support keep-out area)产生显著的机械争用。
一种可选的方法可以把电容器放置在印刷电路板上，但位于与集成电路和封装相对的一侧。一般放置在基板14的阴影区或覆盖区内。通过位置22a和22b示出该实施例。虽然22a和22b电容器的布局技术上是可行的，并且可能导致电学上的受益及面积节约，但是与电路板10上的元件的双面装配相关的成本通常阻碍了对该技术的应用。
另一个可选的位置可以在基板14上。在位置20a和20b上示出了这种可能性。20a和20b布局的不足之处在于，它们显著地阻塞并抑制了基板14上的信号通路，并可能和散热片26产生显著的机械争用。
图2示出了现有技术情况中使用的用于电容器18a的电流回路的典型例子。虽然图2中的绘图不是精确的刻度，但是为了示图清晰，图2所示的尺寸有助于理解现有技术解决方法的缺点和本发明实施例的优点。如可在图2中所见，诸如18a之类的板载电容器的电流回路在基板14电源面100处开始，连续通过基板电源通路102，通过电源BGA球12b，通过电路板狗骨连接113。然后，该回路沿着把电源狗骨113连接到电路板电源面109的电路板电源通路106，电路板电源面109通过电容器电源通路107连接到电容器18a的正极侧端子。
通过把电容器18a的负极侧端子连接到基板14中的接地面101完成该回路。返回路径从连接到电容器接地通路108的电容器18a负极端子开始到电路板接地面110，电路板接地面110依次连接电路板接地通路105、接地狗骨104、接地BGA球12a、基板接地通路103并最终到基板14中的接地面101。
在图2的特例中，集成电路芯片上的电源面100与接地面101连接之间的距离为30微米(μ)。两个基板通路102和103间的距离是585微米。BGA球12a和12b的分隔为1270μ。电路板通路105和106间的分隔也是1270μ。由于各种制造排斥设计规则，电容器18a必须放置在离基板145000μ的地方，同时电路板中的电源面109和接地面110间的分隔典型的为1250μ。以0603形状因数中的电容器为例，电容器18a通路107和108的典型分隔约为2300μ。
该回路包括相当大的回路面积。具体来说，由电容器18a的电路板连接提供的回路面积约为(2300+5000+1270)×1250＝8570×1250〔μ2〕。该回路的大面积导致高回路电感，并降低电容器响应于高频瞬态的有效性。
如图1中的20a或20b所示，在基板的芯片侧上安装电容器不具备这种大的电流回路。然而，在基板14的上部存在电容器可能增加剖面，引起基板14的顶层上的信号的布线拥挤，并可能对诸如像图1所示的散热片26那样的热解决方案之类其它装置造成干扰。
在本发明的一个实施例中，在基板和印刷电路板间安装电容器。图3中示出了该实施例的一个例子。除了本发明的实施例的连接类型之外，仍可使用其它所有的现有技术连接方法，为了便于论述而不显示这些方法。电容器24a、b和c的端子可代替先前可能制造了基板和印刷电路板间的连接的那些互连。例如，用电容器24a的阴影线区域示出的电容器端子连接到基板以及诸如印刷电路板之类的电路板上。
在其它实施例中，可仅把电容器连接到基板上。可通过焊料或其它电学或物理连接的方法建立连接。在电容器端子不连接到电路板上的情况下，最近的BGA球将作出电容器端子和电路板之间的贯穿基板的连接。然而，直接将电容器端子连接到电路板，并用相同的端子连接到基板的方法在电气上更值得做，因为它将最大地受益于电容器连接的电感下降。
对印刷电路板的直接连接确保电容器的快速再充电回路免受电路板上的大容积电容器或电压源的危险，因为电容器端子可作为电源与接地连接从基板到电路板的直接电流路径。允许与印刷电路板建立直接连接还能减少基板14上集成电路16的正常操作所需的电源和接地球栅阵列(BGA)球或针的数量。
如可在图4中所见，在基板和印刷电路板之间安装电容器不会抑制任何可能的热解决方案。除此之外，将通常位于电路板上的SMT元件移动到基板的覆盖区下的基板周界之外能够节约电路板布局空间，并且降低电路板布线拥挤。对于未来产品中的较小的形状因数电路板设计来说，这可能是关键的。未来的热解决方案可能要求将集成电路芯片变薄。这会减少图1中从集成电路芯片16的底部到顶端的纵深量，使图1中基板上的电容器20a与20b的布局不实用。电容器可能伸出到芯片顶部之上，使封装变得更困难。然而，利用把电容器24a-c布局在图4的基板14与印刷电路板10之间，该集成电路芯片16可能变得与所需的一样薄，而不会对散热片26与芯片16间的物理连接造成限制。
更进一步地，电容器的布局减少了电流回路的回路面积。如可在图5中所见，从基板通过电容器到印刷电路板10上的电源与接地通路的电流回路是相当小的回路面积。先前图2中的包含在BGA球12a与12b、电路板电源面109、接地面110和电路板通路105与106间的、具有大约8570×1250μ2的回路面积以及图2的狗骨113和104与BGA球12b和12a之间的回路面积的回路在图5中被消除了。这显著地减少了回路面积，并因此图5中的电容器连接24c到与图2中的电源和接地面100与101的回路电感也降低。
与现有技术相比，这增加了电容器的有效性。基板14的芯片电源和接地面100与101间的30微米的介电分离以及两个基板通路102与103间的585微米的距离仍然保持。然而，因为放置了代替先前图2中的BGA球12a和12b的电容器24c，所以在电流回路中没有更多的面积。与目前的布局方案相比，这导致了回路面积的显著减少。
应在印刷电路板和封装件之间安装电容器。可以通过把电容器附着在封装件上的电源与接地连接上来实现，或通过把它们附着在印刷电路板上的电源与接地连接上来实现。图6示出了具有诸如24之类的附着电容器的封装30的底部可能为什么样的示图。可选地，表面30可以是封装件还未安装到其上、但已经放置了电容的印刷电路板的上表面。对于最初将电容器附着在印刷电路板上还是在基板上的选择由工艺设计者决定，并取决于特定的工艺流程。
除了在基板和印刷电路板间放置电容器的其它结果之外，该布局可能有助于有时被称为“双重引用”(dual referenced)的电路板或基板布线。高频IO信号的高频操作要求它们的布线在位于通过两个基板和诸如印刷电路板之类的电路板连接的两个集成电路间的整个通路具有受控的特性阻抗。为了达到这个目的，按照带状线或微带线将IO信号布线在基板和电路板中。在带状线的情况下，信号被布线在称为基准平面的两个导体平面之间，利用通过电介质材料绝缘于基准平面的信号导体进行。在微带线的情况下，通过电介质材料将信号线与单个基准平面隔离。
基板和电路板布线的各种置换都是可能的。例如，微带线基板布线可与带状线电路板布线结合，并连接到使用微带线的第二基板。带状线和微带线布线的所有可能的置换都可存在于基板和电路板布线之间。除此之外，各个基准平面可以是地或者是电源。在简单的情况下，封装件和电路板基准平面是地，并且，由于在基板与电路板中的返回通路是等电势的，使用简单的通路电流连接以保持基板与电路板间的返回通路的连续性。然而，布局限制可导致基板信号基准和电路板信号基准不同的情况。
例如，考虑基板中信号参考地的微带线基板与微带线配置的电路板信号布线参考电源面的组合的情况。在此例中，对于基准平面的返回通路连续性，不可能用电路板的电源面基准使基板接地面基准短路，因两者具有不同的稳态电压。在这种情况下，放置电容器来代替BGA球提供了非常有效的方法以保持用于从基板布线中的电源或接地面基准变换到电路板中相对面基准的高频信号的高质量的返回通路连续性。
图7a示出了这样的现有技术通路的例子，其中电容器42放置在IC封装件周界外的电路板上。最初，用符号表示代表电路板传输线路的自电容的Cload电容器在两个端子上充电至电源轨道的电压电平。集成电路16上SW1的激活将逐步使链接到信号线的Cload的端子放电，直至放电至0v接地电位。这将在电路板和封装件的传输线路中建立灰色区域所示的电流。高频电流回路的完成必须通过现有技术电容器42的端子，建立了大约8570×1250μ2的大回路面积。这对返回电流通路增加了显著的电感，该电感会显著地干扰基板和电路板间转移的均匀的传输线路特性阻抗，导致显著的信号质量劣化。
在本发明的一个实施例中，图7b中所示，为了在基板接地基准平面和电路板电源面间建立高频连接通路，在BGA基板下放置电容器43。在该实施例中，电流回路无需流动很远，因为它具有直接邻近接地BGA球的电容器。从而，消除了8570×1250μ2的电流通路回路面积，导致基板和电路板间返回路径转移的低得多的电感。在基板和印刷电路板间安装电容器可扩展使用到封装件周围的任何地方，包括如图6中31处所示的外围I/O区域和中心功率输出象限。
尽管图7a和7b中所示的例子示出了基板的接地基准的微带线布线，以及电路板中电源面基准的微带线布线，但是，对于所提出的发明的实施例，对于接地或电源、或电源和接地基准(在带状线的情况下)和布线(微带线或带状线)的信号基准的任何其它置换来说，可得出相似的分析和结论。
一般地，附图中所示的实施例针对外围布局，但如本发明的实施例所示放置的电容可有益于核心功率输出。
典型地，用于实现本发明的实施例的电容器将是标准多层陶瓷芯片电容器(MLCC)。在一些例子中，根据基板和互连高度，可能需要低剖面(low-profile)的MLCC电容器。
除了其它类型的陶瓷电容器之外，关于MLCC的另外可能的问题是陶瓷电容器和电容器可驻留于其中的球栅阵列互连间可能的热膨胀系数失配。一种可能的方法是对互连使用超过尺寸的型板。典型地，使用型板在基板上沉积焊球。将焊料型板尺寸例如从18密耳增加到25密耳，这使得有足够的空间以克服任何由热量引起的膨胀问题。另一方法可能涉及到使用超过尺寸的互连，其中该互连具有较现有互连更大的纵深。由于应用的电容器的高度，可能需要该互连。
贯穿整篇论述，重点在于作为SMT元件的电容器，所述电容器会最大受益于本发明的实施例。然而，可使用本发明的实施例安装具有两个或更多端子的、例如包括电阻器和电感器的任何SMT元件。使用电容器作为启发例子并不对电容器有任何限制。任何SMT元件可代替上述论述中电容器。
从而，尽管描述了在集成电路封装中安装电容器和安装到印刷电路板的方法和装置的特定实施例，但是除了所附权利要求中提出的之外，这些具体的参考并不应被认为是对本发明的范围的限制。

Claims (15)

1.一种装置，其特征在于，包括：
电路板；
安装在电路板上的集成电路封装件；以及
设置在电路板和封装件之间的至少一个表面安装元件。
2.如权利要求1所述的装置，其特征在于，元件安装到印刷电路板上。
3.如权利要求1所述的装置，其特征在于，元件安装到封装上。
4.如权利要求1所述的装置，其特征在于，定位元件以从基板到电路板对电源和地提供连接。
5.如权利要求1所述的装置，其特征在于，所述元件是从包括电容器、电阻器、电感器和低剖面电容器的组中选择出的。
6.如权利要求1所述的装置，其特征在于，按照球栅阵列球安装元件。
7.如权利要求1所述的装置，其特征在于，该装置进一步包括与封装件相接触的散热片。
8.一种安装电容器的方法，其特征在于，该方法包括：
提供电路板；
把集成电路封装件安装到电路板上；以及
在封装件和电路板之间设置至少一个表面安装元件。
9.如权利要求8所述的方法，其特征在于，设置元件进一步包括在把封装件安装到电路板之前，将元件附着于封装件。
10.如权利要求8所述的方法，其特征在于，设置元件进一步包括在安装封装件之前，将元件附着于电路板。
11.如权利要求8所述的方法，其特征在于，设置元件进一步包括将元件设置成从封装件至电路板对电源和地提供连接。
12.一种装置，其特征在于，包括：
具有电源和接地通路的电路板；
安装在电路板上的集成电路封装件，使得所述封装件的电源和接地通路对应于所述电路板上的电源和接地通路；以及
在一个电源通路和一个接地通路之间，在封装件和电路板之间，设置至少一个元件。
13.如权利要求12所述的装置，其特征在于，所述元件是从包括电容器、电阻器、电感器和低剖面电容器的组中选择出的。
14.如权利要求12所述的装置，其特征在于，所述元件附着在封装件上。
15.如权利要求12所述的装置，其特征在于，所述元件附着在电路板上。
CNA2003801077871A 2002-12-31 2003-12-11 球栅阵列下安装电容器 Pending CN1732722A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/334,750 2002-12-31
US10/334,750 US20040125580A1 (en) 2002-12-31 2002-12-31 Mounting capacitors under ball grid array

Publications (1)

Publication Number Publication Date
CN1732722A true CN1732722A (zh) 2006-02-08

Family

ID=32655154

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801077871A Pending CN1732722A (zh) 2002-12-31 2003-12-11 球栅阵列下安装电容器

Country Status (6)

Country Link
US (1) US20040125580A1 (zh)
EP (1) EP1579746A1 (zh)
CN (1) CN1732722A (zh)
AU (1) AU2003297020A1 (zh)
TW (1) TWI258194B (zh)
WO (1) WO2004062327A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872026A (zh) * 2012-12-10 2014-06-18 英特尔公司 用于实现超薄和其他低z产品的焊盘侧加强电容器
US9787111B2 (en) 2012-12-17 2017-10-10 Itm Semiconductor Co., Ltd Battery protection module package
CN110622267A (zh) * 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板
CN114024116A (zh) * 2021-08-26 2022-02-08 北京遥测技术研究所 一种超宽带高集成低损耗的过渡结构及其设计方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339263B2 (en) * 2004-06-28 2008-03-04 Intel Corporation Integrated circuit packages, systems, and methods
US7306466B2 (en) * 2004-12-10 2007-12-11 Finisar Corporation Electrical printed circuit board
TWI260097B (en) * 2005-01-19 2006-08-11 Via Tech Inc Interconnection structure through passive component
DE102005062783A1 (de) * 2005-12-28 2007-07-05 Robert Bosch Gmbh Elektronikmodul sowie Verfahren zur Herstellung eines solchen
WO2007079534A1 (en) * 2006-01-12 2007-07-19 Para Kanagasabai Segaram A subsystem for computing devices
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
US20080218988A1 (en) * 2007-03-08 2008-09-11 Burns Jeffrey H Interconnect for an electrical circuit substrate
US20090051004A1 (en) * 2007-08-24 2009-02-26 Roth Weston C Surface Mount Components Joined Between a Package Substrate and a Printed Circuit Board
US20090086453A1 (en) * 2007-09-28 2009-04-02 Integrated Device Technology, Inc. Package with passive component support assembly
JP2020526041A (ja) 2017-06-29 2020-08-27 エイブイエックス コーポレイション 表面実装積層結合コンデンサ、およびそれを含む回路板
US10916493B2 (en) * 2018-11-27 2021-02-09 International Business Machines Corporation Direct current blocking capacitors
US11373809B2 (en) 2019-02-13 2022-06-28 KYOCERA AVX Components Corporation Multilayer ceramic capacitor including conductive vias

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626958A (en) * 1985-01-22 1986-12-02 Rogers Corporation Decoupling capacitor for Pin Grid Array package
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
JPH09102432A (ja) * 1995-10-05 1997-04-15 Canon Inc バイパスコンデンサ及びその形成方法
JPH1084011A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置及びこの製造方法並びにその実装方法
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
JP2845227B2 (ja) * 1996-11-29 1999-01-13 日本電気株式会社 マルチチップモジュールの実装構造
US5982038A (en) * 1997-05-01 1999-11-09 International Business Machines Corporation Cast metal seal for semiconductor substrates
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JPH11121899A (ja) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd 電子部品実装体および電子部品の実装方法
US6320249B1 (en) * 1999-11-30 2001-11-20 Glotech, Inc. Multiple line grids incorporating therein circuit elements
US6418029B1 (en) * 2000-02-28 2002-07-09 Mckee James S. Interconnect system having vertically mounted passive components on an underside of a substrate
US6404649B1 (en) * 2000-03-03 2002-06-11 Advanced Micro Devices, Inc. Printed circuit board assembly with improved bypass decoupling for BGA packages

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872026A (zh) * 2012-12-10 2014-06-18 英特尔公司 用于实现超薄和其他低z产品的焊盘侧加强电容器
CN103872026B (zh) * 2012-12-10 2017-04-12 英特尔公司 用于实现超薄和其他低z产品的焊盘侧加强电容器
US9787111B2 (en) 2012-12-17 2017-10-10 Itm Semiconductor Co., Ltd Battery protection module package
CN104885258B (zh) * 2012-12-17 2018-05-18 Itm半导体有限公司 电池保护模块封装
CN110622267A (zh) * 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板
CN114024116A (zh) * 2021-08-26 2022-02-08 北京遥测技术研究所 一种超宽带高集成低损耗的过渡结构及其设计方法

Also Published As

Publication number Publication date
WO2004062327A1 (en) 2004-07-22
US20040125580A1 (en) 2004-07-01
EP1579746A1 (en) 2005-09-28
AU2003297020A1 (en) 2004-07-29
TW200416908A (en) 2004-09-01
TWI258194B (en) 2006-07-11

Similar Documents

Publication Publication Date Title
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US7705450B2 (en) Decoupling capacitor closely coupled with integrated circuit
CN1732722A (zh) 球栅阵列下安装电容器
US5132613A (en) Low inductance side mount decoupling test structure
US6418029B1 (en) Interconnect system having vertically mounted passive components on an underside of a substrate
US7230332B2 (en) Chip package with embedded component
US5497291A (en) Power semiconductor device including terminal plates located between two substrates that functions as electrical connectors and mechanical supports
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
JP2005521231A (ja) 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法
CN1842248A (zh) 球栅阵列偏栅去耦的设备及方法
EP2312917A1 (en) Apparatus and method for vertically-structured passive components
US7810234B2 (en) Method of forming a thin film capacitor
WO1998007193A1 (de) Multichipmodul
US20130239408A1 (en) Power and ground vias for power distribution systems
US9924594B2 (en) Power semiconductor module and method for producing a power semiconductor module
US6888218B2 (en) Embedded capacitor multi-chip modules
CN100343984C (zh) 可嵌埋电子组件的半导体封装散热件结构
CN1250228A (zh) 带有直接耦合的噪声抑制和/或其它器件的集成电路管芯
US11716117B2 (en) Circuit support structure with integrated isolation circuitry
KR100720410B1 (ko) 수동소자가 패턴된 반도체 패키지용 섭스트레이트
CA2018847A1 (en) Hybrid circuit working under high voltage
US20030107116A1 (en) Windowframe capacitor
CN1797761A (zh) 电源芯线器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication