CN1728351A - 薄膜晶体管制造方法 - Google Patents
薄膜晶体管制造方法 Download PDFInfo
- Publication number
- CN1728351A CN1728351A CN 200410071053 CN200410071053A CN1728351A CN 1728351 A CN1728351 A CN 1728351A CN 200410071053 CN200410071053 CN 200410071053 CN 200410071053 A CN200410071053 A CN 200410071053A CN 1728351 A CN1728351 A CN 1728351A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- fabricating thin
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管制造方法，包含：在一基板上形成一栅极；在基板上依序形成一栅极绝缘层、一半导体层及一金属层并覆盖住栅极；图案化金属层及半导体层，该图案化金属层及该图案化半导体层覆盖该栅极；在基板上形成一图案化第一保护层并露出图案化的金属层；在基板上形成一像素电极层，并覆盖住该图案化的第一保护层及该图案化的金属层；在基板上形成一图案化光刻胶层，并露出该栅极上方的该像素电极层；蚀刻栅极上方的该像素电极层及该图案化金属层，形成图案化像素电极层、源极及漏极，并使该图案化半导体层形成一信道区；在该基板上形成第二保护层；以及去除该图案化光刻胶层使部分该第二保护层剥离，而露出该图案化像素电极层。
Description
技术领域
本发明涉及薄膜晶体管制造领域，特别是涉及一种四道光罩工艺的薄膜晶体管制造方法。
背景技术
请参阅图1A至图1F，为显示公知薄膜晶体管制造方法的流程剖面示意图。
如图1A所示，以溅镀法(sputtering)在一绝缘的基板100上沉积上一第一金属层(图未显示)，然后利用一光刻工序将该第一金属层加以蚀刻，而在该基板100上形成一栅极导线101，其中该基板100为无碱玻璃，而该第一金属层例如是铝层、铬层或钼层，而蚀刻制程是湿蚀刻制程。
如图1B所示，利用离子增长型化学气相沉积法(PECVD)依序在该基板100上依序沉积一栅极绝缘层102、一半导体层103及一欧姆接触层104并覆盖住该栅极导线101上，接着以一光刻工序将该半导体层103及该欧姆接触层104加以蚀刻，以形成一图案化的欧姆接触层104及一图案化的半导体层103，其中蚀刻的方法为干法刻蚀(dry etching)，该半导体层103为非晶硅层，该欧姆接触层104为N型掺杂非晶硅层，该栅极绝缘层102是氮化硅层。
如图1C至图1D所示，以溅镀法在该欧姆接触层104上沉积一第二金属层105并覆盖住栅极绝缘层102，接着以一光刻工序将该第二金属层105加以蚀刻，以图案化该第二金属层105而形成一源极105a、一漏极105b，再以信道回蚀工艺(back channel etching，BCE)对该欧姆接触层104及该半导体层103加以蚀刻以形成一信道区106，其中该第二金属层105可以是铝层、铬层或钼层。
如图1E所示，利用离子增长型化学气相沉积法，在该基板100上沉积一保护层107，覆盖住图案化该第二金属层105及该栅极绝缘层102，利用一光刻工序将该保护层107加以蚀刻以形成一图案化保护层107，而于该漏极105b上方形成一接触孔108，其中该保护层107是氮化硅层。
如图1F所示，以溅镀法在该基板100上沉积一像素电极层109，利用一光刻工序，图案化该像素电极层109，其中该像素电极层109是氧化铟锡。
上述薄膜晶体管的制作是使用了五次光刻工序。光刻的工艺包括多个步骤，其中有清洗、光刻胶涂布、以光罩曝光、生成光刻胶层图案然后蚀刻。所以减少光刻工序的次数可以减少制造过程的时间、成本及提高合格率。
发明内容
本发明所要解决的技术问题是提供一种薄膜晶体管制造方法，解决现有技术因光刻工序的次数过多而产生的时间、成本较高的问题。
为达到上述目的，本发明提供了1、一种薄膜晶体管制造方法，其特点在于，包含下列步骤：在一基板上形成一栅极；在该基板上依序形成一栅极绝缘层、一半导体层及一金属层并覆盖住该栅极；图案化该金属层及该半导体层，该图案化金属层及该图案化半导体层覆盖该栅极；在该基板上形成一图案化第一保护层并露出该图案化金属层；在该基板上形成一像素电极层，并覆盖住该图案化第一保护层及该图案化金属层；在该基板上形成一图案化光刻胶层，并露出该栅极上方的该像素电极层；蚀刻该栅极上方的该像素电极层及该图案化金属层，以形成一图案化像素电极层、一源极及一漏极，并使该图案化半导体层形成一信道区；在该基板上形成一第二保护层；去除该图案化光刻胶层而使部份该第二保护层剥离，而露出该图案化像素电极层。
上述的薄膜晶体管制造方法，其特点在于，还包含下列步骤：在蚀刻该栅极上方的该像素电极层及该图案化金属层之后，对该图案化半导体层进行一信道回蚀工序(back channel etching，BCE)。
上述的薄膜晶体管制造方法，其特点在于，该金属层选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层/钼层所构成的群组。
上述的薄膜晶体管制造方法，其特点在于，该栅极选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层所构成的群组。
上述的薄膜晶体管制造方法，其特点在于，该第一保护层为氮化硅层。
上述的薄膜晶体管制造方法，其特点在于，该第一保护层为二氧化硅层。
上述的薄膜晶体管制造方法，其特点在于，该第二保护层为氮化硅层。
上述的薄膜晶体管制造方法，其特点在于，该第二保护层为二氧化硅层。
上述的薄膜晶体管制造方法，其特点在于，该像素电极层为氧化铟锡。
上述的薄膜晶体管制造方法，其特点在于，该半导体层为非晶硅层。
为了更好的实现本发明的目的，本发明又提供了一种薄膜晶体管制造方法，其特点在于，包含下列步骤：在一基板上形成一栅极；在该基板上依序形成一栅极绝缘层、一半导体层、一欧姆接触层及一金属层并覆盖住该栅极；
图案化该金属层、该欧姆接触层及该半导体层，该图案化金属层、该图案化欧姆接触层及该图案化半导体层覆盖该栅极；在该基板上形成一图案化第一保护层，并露出该图案化金属层；在该基板上形成一像素电极层，并覆盖住该图案化第一保护层及该图案化金属层；在该基板上形成一图案化光刻胶层，并露出该栅极上方的该像素电极层；蚀刻该栅极上方的该像素电极层及该图案化金属层，以形成一图案化像素电极层、一源极及一漏极，并使该图案化半导体层形成一信道区；在该基板上形成一第二保护层；去除该图案化光刻胶层而使部份该第二保护层剥离，而露出该图案化像素电极层。
上述的薄膜晶体管制造方法，其特点在于，还包含下列步骤：在蚀刻该栅极上方的该像素电极层及该图案化金属层之后，对该图案化半导体层进行一信道回蚀工序(back channel etching，BCE)。
上述的薄膜晶体管制造方法，其特点在于，该欧姆接触层为掺杂硅层。
上述的薄膜晶体管制造方法，其特点在于，该金属层选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层/钼层所构成的群组。
上述的薄膜晶体管制造方法，其特点在于，该栅极选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层所构成的群组。
上所述的薄膜晶体管制造方法，其特点在于，该第一保护层为氮化硅层。
上述的薄膜晶体管制造方法，其特点在于，该第一保护层为二氧化硅层。
上述的薄膜晶体管制造方法，其特点在于，该第二保护层为氮化硅层。
上述的薄膜晶体管制造方法，其特点在于，该第二保护层为二氧化硅层。
上述的薄膜晶体管制造方法，其特点在于，该像素电极层为氧化铟锡。
上述的薄膜晶体管制造方法，其特点在于，该半导体层为非晶硅层。
本发明的技术效果在于：
与公知需五次光刻工序的薄膜晶体管的制造方法相较，本发明薄膜晶体管的制造方法仅需四次光刻工序，可以减少制造过程的时间及成本，提升合格率并增加生产效率。
下面结合附图进一步详细说明本发明的具体实施例。
附图说明
图1A至图1F为显示公知薄膜晶体管制造方法的流程剖面示意图；及
图2A至图2J为显示本发明薄膜晶体管制造方法的流程剖面示意图。
其中，附图标记说明如下：
100 基板
101 栅极导线
102 栅极绝缘层
103 半导体层
104 欧姆接触层
105 第二金属层
105a 源极
105b 漏极
106 信道区
107 保护层
108 接触孔
109 像素电极层
200 基板
201 栅极导线
202 半导体层
202a 半导体层
203 第二金属层
203a 图案化的第二金属层
204 第一保护层
205 像素电极层
205a 图案化像素电极层
206 图案化光刻胶层
207 信道区
208 第二保护层
208a 图案化第二保护层
209 欧姆接触层
209a 图案化欧姆接触层
210 栅极绝缘层
211 源极
212 漏极
213 图案化光刻胶层的侧边
具体实施方式
请参阅图2A至图2F，其为显示本发明薄膜晶体管制造方法的流程剖面示意图。
如图2A所示，以物理气相沉积法例如是溅镀法(sputtering)，在一绝缘的基板200上沉积上一第一金属层(图未显示)，然后利用一光刻工序将该第一金属层加以蚀刻，而在该基板200上形成一栅极导线201，其中该基板200为无碱玻璃，而该第一金属层例如是铝层、铬层、钼层、铝钕合金层或堆栈的钼层/铝钕合金层，而蚀刻工艺例如是湿蚀刻工艺或是干蚀刻工艺。
如图2B所示，利用离子增长型化学气相沉积法(PECVD)依序在该基板200上沉积一栅极绝缘层210、一半导体层202及一欧姆接触层209并覆盖住该栅极导线201，接着以物理气相沉积法例如是溅镀法在该欧姆接触层209上沉积一第二金属层203，其中该半导体层202例如是非晶硅层，该欧姆接触层209例如是N型掺杂非晶硅层，该栅极绝缘层210例如是氮化硅层或二氧化硅层，而该第二金属层203的材料例如是铝、铬、钼、铝钕合金或堆栈的钼层/铝钕合金层/钼层。
如图2C所示，利用一光刻工序将该第二金属层203、该欧姆接触层209及该半导体层202加以蚀刻，以形成一图案化的第二金属层203a、一图案化的欧姆接触层209a及一图案化的半导体层202a，其中蚀刻的方法为湿蚀刻法(wet etching)。
如图2D所示，接着利用离子增长型化学气相沉积法在该基板200上沉积一第一保护层(图未显示)并覆盖住图案化的第二金属层203a、欧姆接触层209a及半导体层202a，然后再以一光刻工序对该第一保护层进行蚀刻，以露出该图案化第二金属层203a并形成图案化的第一保护层204，其中该第一保护层的材料例如是氮化硅或为二氧化硅。
如图2E所示，以物理气相沉积法例如是溅镀法在该基板200上沉积一像素电极层205并覆盖住该图案化的第一保护层204及该图案化的第二金属层203a，其中该像素电极层205例如是透明的氧化铟锡。
同时参阅第2F、2G及2H图，接着再进行一光刻工序。首先，在该像素电极层205上形成一图案化光刻胶层206，露出位在该栅极导线201上方的部分像素电极层205，然后以湿蚀刻法将露出的像素电极层205及其下方的部份图案化第二金属层203a去除，而形成一源极211、一漏极212及图案化像素电极层205a，再以信道回蚀工艺(back channel etching，BCE)蚀刻露出的图案化欧姆接触层209a及部份的半导体层202a，以形成一信道区207。
如图2I所示，利用离子增长型化学气相沉积法，并在较低的温度例如是摄氏90度下，在该基板200上形成一第二保护层208，并覆盖住该图案化光刻胶层206及该信道区207，但曝露出该图案化光刻胶层206的侧边213，其中形成第二保护层208的温度并不会造成该图案化光刻胶层206的裂解，而该第二保护层208的材料例如是氮化硅或氧化硅。
如图2J所示，以湿式去光刻胶法将该图案化光刻胶层206去除，其作法即在此工序中，加入有机溶剂使其从该图案化光刻胶层206的侧边213进行溶解，而使该图案化光刻胶层206上方的第二保护层208剥离(lift off)，露出位在该源极211及该漏极212上方的图案化像素电极层205，并留下覆盖在该信道区207上的图案化第二保护层208a，而完成薄膜晶体管的制造。
与公知需五次光刻工序的薄膜晶体管的制造方法相较，本发明薄膜晶体管的制造方法仅需四次光刻工序，可以减少制造过程的时间及成本，提升合格率并增加生产效率，因此可达到成本发明的目的。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；凡是依本发明所作的等效变化与修改，都被本发明的专利范围所涵盖。
Claims (21)
1、一种薄膜晶体管制造方法，其特征在于，包含下列步骤：
在一基板上形成一栅极；
在该基板上依序形成一栅极绝缘层、一半导体层及一金属层并覆盖住该栅极；
图案化该金属层及该半导体层，该图案化金属层及该图案化半导体层覆盖该栅极；
在该基板上形成一图案化第一保护层并露出该图案化金属层；
在该基板上形成一像素电极层，并覆盖住该图案化第一保护层及该图案化金属层；
在该基板上形成一图案化光刻胶层，并露出该栅极上方的该像素电极层；
蚀刻该栅极上方的该像素电极层及该图案化金属层，以形成一图案化像素电极层、一源极及一漏极，并使该图案化半导体层形成一信道区；
在该基板上形成一第二保护层；以及
去除该图案化光刻胶层而使部份该第二保护层剥离，而露出该图案化像素电极层。
2、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，还包含下列步骤：
在蚀刻该栅极上方的该像素电极层及该图案化金属层之后，对该图案化半导体层进行一信道回蚀工序。
3、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该金属层选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层/钼层所构成的群组。
4、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该栅极选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层所构成的群组。
5、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该第一保护层为氮化硅层。
6、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该第一保护层为二氧化硅层。
7、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该第二保护层为氮化硅层。
8、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该第二保护层为二氧化硅层。
9、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该像素电极层为氧化铟锡。
10、根据权利要求1所述的薄膜晶体管制造方法，其特征在于，该半导体层为非晶硅层。
11、一种薄膜晶体管制造方法，其特征在于，包含下列步骤：
在一基板上形成一栅极；
在该基板上依序形成一栅极绝缘层、一半导体层、一欧姆接触层及一金属层并覆盖住该栅极；
图案化该金属层、该欧姆接触层及该半导体层，该图案化金属层、该图案化欧姆接触层及该图案化半导体层覆盖该栅极；
在该基板上形成一图案化第一保护层，并露出该图案化金属层；
在该基板上形成一像素电极层，并覆盖住该图案化第一保护层及该图案化金属层；
在该基板上形成一图案化光刻胶层，并露出该栅极上方的该像素电极层；
蚀刻该栅极上方的该像素电极层及该图案化金属层，以形成一图案化像素电极层、一源极及一漏极，并使该图案化半导体层形成一信道区；
在该基板上形成一第二保护层；以及
去除该图案化光刻胶层而使部份该第二保护层剥离，而露出该图案化像素电极层。
12、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，还包含下列步骤：
在蚀刻该栅极上方的该像素电极层及该图案化金属层之后，对该图案化半导体层进行一信道回蚀工序。
13、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该欧姆接触层为掺杂硅层。
14、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该金属层选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层/钼层所构成的群组。
15、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该栅极选自铝层、铬层、钼层、铝钕合金层及堆栈的钼层/铝钕合金层所构成的群组。
16、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该第一保护层为氮化硅层。
17、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该第一保护层为二氧化硅层。
18、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该第二保护层为氮化硅层。
19、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该第二保护层为二氧化硅层。
20、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该像素电极层为氧化铟锡。
21、根据权利要求11所述的薄膜晶体管制造方法，其特征在于，该半导体层为非晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100710539A CN100405560C (zh) | 2004-07-28 | 2004-07-28 | 薄膜晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100710539A CN100405560C (zh) | 2004-07-28 | 2004-07-28 | 薄膜晶体管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1728351A true CN1728351A (zh) | 2006-02-01 |
| CN100405560C CN100405560C (zh) | 2008-07-23 |
Family
ID=35927518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100710539A Expired - Fee Related CN100405560C (zh) | 2004-07-28 | 2004-07-28 | 薄膜晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100405560C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466182C (zh) * | 2007-01-04 | 2009-03-04 | 北京京东方光电科技有限公司 | 金属导线、电极及薄膜晶体管阵列基板的制造方法 |
| CN101908478B (zh) * | 2009-06-05 | 2012-01-18 | 华映视讯（吴江）有限公司 | 铜电极结构的制造方法及其应用 |
| WO2015100894A1 (zh) * | 2014-01-03 | 2015-07-09 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3478012B2 (ja) * | 1995-09-29 | 2003-12-10 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
| TW474023B (en) * | 2001-02-27 | 2002-01-21 | Hannstar Display Corp | Thin film transistor process of liquid crystal display |
| US6846688B2 (en) * | 2001-03-30 | 2005-01-25 | Sharp Laboratories Of America, Inc. | Method of manufacturing a liquid crystal display device with a multi-layer interlayer insulator |
-
2004
- 2004-07-28 CN CNB2004100710539A patent/CN100405560C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466182C (zh) * | 2007-01-04 | 2009-03-04 | 北京京东方光电科技有限公司 | 金属导线、电极及薄膜晶体管阵列基板的制造方法 |
| US7696088B2 (en) | 2007-01-04 | 2010-04-13 | Beijing Boe Optoelectronics Technology Co., Ltd. | Manufacturing methods of metal wire, electrode and TFT array substrate |
| CN101908478B (zh) * | 2009-06-05 | 2012-01-18 | 华映视讯（吴江）有限公司 | 铜电极结构的制造方法及其应用 |
| WO2015100894A1 (zh) * | 2014-01-03 | 2015-07-09 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| US9685461B2 (en) | 2014-01-03 | 2017-06-20 | Boe Technology Group Co., Ltd. | Display device, array substrate and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100405560C (zh) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1109354C (zh) | 薄膜半导体器件的制造方法 | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| CN1845341A (zh) | 薄膜晶体管及其制造方法 | |
| CN101079429A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| CN1719615A (zh) | 薄膜晶体管及其制造方法 | |
| CN1991451A (zh) | 液晶显示装置用阵列基板及其制造方法 | |
| CN1845340A (zh) | 薄膜晶体管及其制造方法 | |
| CN104091810A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101034685A (zh) | 制造双层导线结构的薄膜晶体管显示器阵列的方法 | |
| CN1716552A (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
| CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
| CN1251331C (zh) | 半导体器件 | |
| CN1728351A (zh) | 薄膜晶体管制造方法 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN1959942A (zh) | 薄膜晶体管的制作方法 | |
| CN1828850A (zh) | 薄膜晶体管及其制造方法 | |
| CN101043006A (zh) | 薄膜电晶体的制造方法 | |
| CN1691353A (zh) | 薄膜晶体管及其制作方法 | |
| CN1731571A (zh) | 薄膜晶体管及其制造方法 | |
| CN1728326A (zh) | 具有碳纳米管发射器的场致发射显示器及其制造方法 | |
| CN101060137A (zh) | 薄膜晶体管及其制造方法 | |
| CN1828872A (zh) | 像素结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080723 Termination date: 20160728 |