CN1723631A - 控制混合自动重复请求移动通信系统中的输出缓冲器的设备和方法 - Google Patents

Abstract

一种设备和方法，包括：快速增强解码器，用于依据通过前向分组数据控制信道接收到的信息对通过该分组数据信道接收到的分组数据进行解码；储存已解码的数据，并输出该已储存的数据的缓冲器信息；输出缓冲器，用于存储所接收到的分组数据，并且在收到读取请求时输出该分组数据。该设备和方法还包括输出缓冲器控制器，用于接收关于已解码数据的信息以及来自快速增强解码器的缓冲器信息，并利用已接收到的数据信息以及缓冲器信息产生中断信号和用于读取存储在该输出缓冲器中的数据的读地址；以及处理器，用于在接收到来自该输出缓冲器控制器的所述中断信号时，根据该读地址读取存储在该输出缓冲器中的数据。

Description

控制混合自动重复请求移动通信 系统中的输出缓冲器的设备和方法

技术领域

本发明总体上涉及一种控制移动通信系统中的缓冲器的设备和方法，更具体地说，涉及一种控制采用混合自动重复请求(以下称为HARQ)方案的移动通信系统中的缓冲器的设备和方法。

背景技术

已经开发了一些移动通信系统来为移动用户提供高质量的呼叫服务。随着移动通信系统的发展，目前正在研究一种方法，该方法用于向用户传输增加的数据量。此外，移动通信系统已经从模拟系统转变成数字系统。使用该数字系统，该移动通信系统现在能够以较高的速度向用户传输增加的数据量。

通常，在信道状态的变化显著并且不同类型的服务流量信道彼此共存的数字移动通信系统中，会采用一种混合自动重复请求(以下称为“HARQ”)方案来满足高速数据传输的要求，即，增加传输吞吐量。尤其是，随着实现高速数据传输服务商业化，人们积极进行分析和研究，以便有效地应用采用了具有可变码率的纠错码的HARQ方式，而不是应用采用了具有固定码率的纠错码的HARQ方案。对于用于高速传输的信道结构，也考虑到了一种利用除通常的二进制相移键控(BPSK)或正交相移键控(QPSK)之外的诸如8-ary相移键控(8-PSK)和16-ary正交调幅(16-QAM)的高电平调制的方法作为调制方案。

目前，作为同步第三代伙伴项目(3GPP2)CDMA系统的新传输标准的码分多址2000(CDMA2000)第一进化数据和语音(First Evolution Data andVoice)(1×EV-DV)系统已经采用了一种利用准互补增强码(QCTC，quasi-complementary增强codes)的编码方案作为其标准。该准互补增强码对高速数据连接上的HARQ方案的编码方案提供可变码率，并且利用HARQ在软组合性能方面提供了改进。在1×EV-DV系统中，通过物理层的HARQ或快速HARQ操作执行分组数据发送/接收。这将参照图1和2进行详细描述。

图1是图释用于现有技术的ARQ(自动重传请求)处理的上层和物理层之间的关系的框图。参见图1，物理层110对通过无线电信道接收到的数据进行解码并提供已解码的帧数据(frame data)。该物理层110将已解码的帧数据传送到MAC(媒体存取控制)层120，该MAC层120为上层。该MAC层120确定从该物理层110接收的该已解码帧数据是否存在协议数据单元(MuxPDU)误差。当发生误差时，该MAC层120重传该有缺陷的数据。然而，当无误差发生时，该MAC层120传输新的帧。当在该MAC层120中执行处理时，由于在物理层中已经解码的数据必须传送到将要被处理的上层，因此ARQ处理速度不希望地下降。此外，由于必须执行高速数据处理，因此增加了MAC层120上的负载。因此，已经提出了一些方法，其中，在物理层中执行在上层执行的操作。这些方法提供了一种结构，在该结构中，以与在软件中的操作相同的方式执行在该物理层即硬件中的操作。在本文中，如果将图1中的部分操作应用到该物理层，则提供一种用于在该物理层中处理部分ARQ操作的结构，如图2所示。

图2是图释用于改进的快速(物理)HARQ处理的上层和物理层之间的关系的方块图。参见图2，现在将对用于改进的快速HARQ处理的上层和物理层之间的关系进行描述。当在物理层中执行图1中的结构时，实现图2中的结构。需要指出的是，这种结构到不前为止还从来没有被提出过。换句话说，需要指出的是，通过应用目前提出的方法可以预料到图2中的构思，但是这实际上从来没有实行过，并且也没有对该操作进行过任何讨论，该操作将在下面的详细说明部分进行描述。

在图2中，在物理层或其中间层中执行已经在MAC层230中执行了的部分ARQ操作，以便快速ARQ响应和处理。也就是说，在本方案中，物理层200具有基本物理层210和HARQ控制器220，该基本物理层210执行与图1中的操作相同的操作。该HARQ控制器220执行曾在该常规MAC层中执行的部分操作。因此，HARQ控制器220在结构上包含在该物理层中，但是执行MAC层230的部分操作。由于该特征，该HARQ控制器220经常被归类为MAC层。然而，由于该物理层确定数据重传，因此缩短了用于相同数据的处理时间。

此外，在上层中的NAK(无应答)传输不能对相同数据执行软组合，因为该物理层能够对每个符号保持软组合的值。然而，由于从该物理层传送给该MAC层的数据符号都采用二进制值(0或1)表达，因此尽管通过重传重复符号，但是没有办法对重复的符号进行软组合。唯一的方法是多数表决法(majority voting method)，该方法用于计算具有二进制值的符号的0和1的数目，并比较0的数目和1的数目，以便决定多数符号。然而，该方法由于其所需的计算也不能用于该上层中。相反，在该物理层中的NAK传输能够对相同的编码器分组进行码符号的软组合，并有助于有效利用信道资源。因此，优选的是，使该HARQ控制器220位于该MAC层的多路复用子层230之下。也就是说，该MAC层优选执行该物理层的操作。

该结构具有与基于无线电链路协议(RLP)操作的常规ARQ控制方法相比快速的处理时间。这即将与现存的方法进行比较。在图1中所示的常规方法中，从一个分组传输中接收NAK信号，并且直到由于该NAK信号而传输重传分组时产生最小大约为200毫秒(msec)的往返行程延迟。相反，在图2所示的方法中，HARQ产生最小为大约几毫秒的非常短的往返行程延迟。因此其具有用于实施自适应调制和编码(AMC)的非常好的结构。

为了采用图1和2中的该上层和该物理层的结构实际操作HARQ，需要有用于重传请求(即，由接收器发送的NAK)的发送器的重传协议。为此，该3GPP2 CDMA20001×系统采用了异步和自适应递增冗余(AAIR)，这将在下面进行描述。

基站根据前向(forward)信道的质量向相应的移动台异步执行分组传输。在这一点上，根据信道状态，自适应地应用调制方案和传输分组的码率。此外，重传在初始传输过程中的分组传输故障，并且在重传过程中，可以传输与在初始传输时的码符号样式不同的码符号样式。这种AAIR重传方案由于重传的数量的增加而增加分组数据的信噪比(SNR)，并且由于码率的降低而增加编码增益，由此改进了分组数据的发送/接收性能。

在1×EV-DV系统中用于传输前向分组数据的信道包括用于有效载荷流量的前向分组数据信道(F-PDCH)和用于控制该F-PDCH的前向分组数据控制信道(F-PDCCH)。F-PDCH是用于传输编码器分组(EP)的信道，该编码器分组是传输数据块，并且通过时分多路复用(TDM)/码分多路复用(CDM)采用最大达2个信道将其编码器分组同时传输给2个移动台。通过增强编码器对编码器分组进行编码，并随后通过OCTC符号选择将其分成4个具有不同递增冗余(IR)样式的子分组。该子分组是用于初始传输和重传的传输单元，并且在每次传输时，通过子分组标识符(SPID)标识子分组的IR样式。根据由移动台发送的前向信道质量信息和基站的资源(沃尔什(Walsh)码的数量和可分配给F-PDCH的功率)，确定该子分组的调制方案(QPSK、8PSK或16QAM)以及传输时隙(slot)长度(1、2、或4个时隙)。

与F-PDCH的解调和解码有关的信息通过用于相同时隙期间的其他正交信道而与F-PDCH进行多路复用，并且随后通过F-PDCCH进行传输，该F-PDCCH是控制信道。包含在F-PDCCH中的信息对于通过移动台执行物理层的HARQ操作非常重要，并且要求如下：

1)每隔几十到几百毫秒，分段(fragmented)沃尔什码信息可用于F-PDCH；

2)MAC_ID：F-PDCH所分配至的移动台(MS)的MAC_ID；

3)ACID：用于标识4ARQ信道的ID(ARQ信道ID)；

4)SPID：用于标识子分组的IR样式的ID；

5)EP_NEW：用于区分相同ARQ信道中的两个连续编码器分组的信息；

6)EP-SIZE：编码器分组的位大小；以及

7)LWCI(最后的沃尔什码索引(index))：关于用于F-PDCH的沃尔什码的信息。

同时，通过解码F-PDCCH执行在移动台中的分组数据接收。移动台首先解码F-PDCCH，以确定其自身的分组是否正在传输，并且如果确定所传输的分组是其自身的分组，那么该移动台就对F-PDCH执行解调和解码。如果目前所收到的子分组是对于先前接收到的编码器分组重传的子分组，那么该移动台通过将目前所接收到的子分组与先前接收并存储在其中的编码器分组的码符号进行码组合来执行解码。如果解码成功，则该移动台通过反(reverse)ACK/NAK传输信道(R-ACKCH)传输ACK信号，使得该基站能够传输下一编码器分组。如果该解码不成功，则该移动台传输NAK信号，请求该基站重传相同的编码器分组。

对一个编码器分组执行物理层的HARQ操作的单元被称为“ARQ信道”。在该CDMA 20001×EV-DV系统中，最大4个ARQ信道可以同时操作，并且这些被称为“N＝4快速HARQ信道”。

在该1×EV-DV标准中，规定了由移动台执行分组接收操作和发送ACK/NAK所需的ACK/NAK_DELAY、以及该移动台应向基站提供同时可用的ARQ信道的数量，并且这成为移动台的实施发布(implementation issue)。因此，由该移动台支持的可能的ACK/NAK_DELAY为1个时隙(＝1.25毫秒)或2个时隙(2.5毫秒)，并且可能的ARQ信道数量为2、3或4个。参见图3和4，下面将描述取决于ACK/NAK_DELAY和ARQ信道数量的操作。

图3所示的是在移动通信系统中对应于HARQ中的ACK/NAK_DELAY＝1时隙的基站和移动台之间的时序图，图4所示的是在移动通信系统中对应于HARQ中的ACK/NAK_DELAY＝2时隙的基站和移动台之间的时序图。

假设在图3和4中将前向分组数据信道(F-PDCH)分配给移动台A。此外，为了解释的方便，从在特定时刻开始的第0时隙将索引顺序地分配给基站(BS)和移动台(MS)两者的时隙。而且，在图3和4中，A(x，y)具有下列含义。阴影部分指的是将要传输给移动台A的数据。此外，‘x’指的是ARQ信道，而‘y’指的是用于区别相同编码器分组的IR样式的索引。据此，下面将对图3进行说明，在图3中，该ACK/NAK_DELAY为1时隙。

参见图3，来自基站的数据在第0时隙时被传输给移动台A。接着，该移动台A在相同的时隙接收该分组数据。在图3和4中，由于该移动台和该基站之间基于绝对时间产生传输延迟，因此该基站和该移动台具有不同的时隙起始点。在这一点上，该基站分别通过前向分组数据信道(F-PDCH)和前向分组数据控制信道(F-PDCCH)传输分组数据和分组数据控制信号。接着，该移动台A对于一个时隙的处理时间来确定该数据是否具有误差，之后，将ACK或NAK传输给该基站。该“处理时间”指的是对于一个时隙所接收到的分组数据执行解调和解码、以及通过反信道(R-ACKCH)传输下一时隙的结果所需的时间。例如，在图3中，传输NAK。接着该基站在第3时隙接收该NAK，并且调度在第4时隙重传该有缺陷的数据。之后，该基站根据该调度结果传输用于相同编码器分组的不同样式的数据。

接着，对图4进行描述，其中，该ACK/NAK_DELAY为2个时隙。假设在图4中在从基站传输给移动台A的数据分组中的第一数据分组已经出现了误差，并集中对该第一数据分组进行描述。由于该延迟时间为2个时隙，因此该基站在第0时隙、第1时隙以及第2时隙将分组数据连续传输给该移动台A。该移动台随后在第1到第2时隙期间核查在第0时隙传输的数据的误差，在第2到第3时隙期间核查在第1时隙传输的数据的误差，并在第3到第4时隙期间核查在第2时隙传输的数据的误差。在第3时隙传输对于在第0时隙接收到的数据的ACK/NAK，在第4时隙传输对于在第1时隙接收到的数据的ACK/NAK，以及在第5时隙传输对于在第2时隙接收到的数据的ACK/NAK。如果该基站在第4时隙收到对于在第0时隙传输的分组数据的NAK，那么，该基站在下一时隙对在第0时隙传输的编码器分组执行重传。被重传的分组数据是与先前传输的分组相同的分组，但是具有不同的IR样式。

正如从图3和4所理解到的那样，该移动台执行同步ACK/NAK传输，其中该移动台必须在1个时隙或2个时隙流逝之后传输用于所接收到的分组的ACK或NAK。在接收到先前由相同ARQ信道的移动台传输的分组的ACK/NAK之后，该基站执行异步ACK/NAK传输，在该传输中，该基站能够在任何时隙传输分组。

此外，图3和4分别图释了1-信道ARQ操作和4-信道ARQ操作。在图3的1-信道ARQ操作中，向一个移动台进行的数据传输仅仅使用了一部分基站资源，降低了相应移动台的分组数据速率。相反，在图4的4-信道ARQ操作中，一个移动台能够使用该基站的整个资源，因此，相应的移动台能够获取最大的分组数据速率。

如图4所示，在接收到分组A(0，0)、A(1，1)以及A(2，0)时，接收器在解码之前对这些分组进行软组合，或者对这些所接收到的分组进行解码而不进行软组合。该接收器执行循环冗余检验(CRC)以确定在已解码的数据中是否产生误差，并且根据该CRC结果通过反信道传输ACK/NAK。可以每隔1.25毫秒执行这样的操作。

然而，在用于高速数据服务的1×EV-DV系统中，在主机(或CPU)和输出缓冲器之间的用于对所接收到的分组进行解码并将已经解码的分组传输给该主机的体系结构也能成为重要的设计因素。这是因为，在1×EV-DV高速数据服务系统中，分组，一种传输帧，的传输时间和大约1.25毫秒一样短，而一个分组中包含的位数量被极大地增加到几千位。这意味着解码一个分组所需的信道解码时间大量增加。因此，分配给该接收器的处理时间中能够分配给数据传输的时间急剧下降。此外，由于重传导致的顺序的不一致，甚至成功收到的没有误差的传输分组也会由于解码时间的偏差而缺乏连续性。也就是说，所收到的分组可能不连续，失去其连续性。

通常，目前的中速数据系统和低速数据系统使用像增强解码器或Viterbi(维特比)解码器一样的解码器来作为信道解码器。在这种系统中，已经使用了单输出缓冲器或双输出缓冲器，以便将数据从解码器传输给主机。然而，由于用于1×EV-DV系统的高速数据服务现在比较普遍，现存的输出缓冲器的结构存在下述问题。如果不解决下述问题，具有现存处理能力的主机必须分配其处理能力的大部分来进行数据传输。因此，该主机不能执行其他相邻块的处理功能及其上部协议。此外，如果采用非常快的主机来解决该问题，则对于除数据传输之外的其他功能来说，就会产生不必要的功率消耗。下面将对在采用目前的系统来处理高速数据服务时可能出现的问题进行详细描述。

(1)目前，在大多数系统中，当信道解码器将数据传输给主机时，从该信道解码器到该主机的数据传输受到该信道解码器的控制。因此该信道解码器设计成在完成解码时向主机发送数据传输的中断。在低速数据处理系统的情况下，存储数据的缓冲器具有单缓冲器结构。此外，该系统将给定用于解码的整个处理时间的一部分分配为用于数据传输的时间，并且在该被分配的时间期间完成所有数据的传输。然而，数据速率的增加导致解码时间的增加。因此，利用给定用于解码的整个处理时间的一部分传输数据的这种单缓冲器结构可能不再使用。

(2)在低速系统或需要比该低速系统更快的数据处理的系统中，使用双缓冲器结构来解决上述问题。该双缓冲器结构提供了一种通过交替将两个缓冲器指定为读/写模式来延长解码时间和数据传送时间的方法。在该方法中，出现数据传输的中断的间隔相对较长。因此，从主机的角度看，在通过一个中断传输大量的数据时，该方法是有效的。然而，在支持高速数据服务的1×EV-DV系统中，大多数已解码帧具有非常短的时间，而包含在相应已解码帧中的位的数量增加得非常高。因此，即使采用这种方法，也会由于中断的频繁发生而对该主机施加过量的数据传输负担，使得该主机不能执行其独特的任务。

(3)此外，支持高速数据服务的1×EV-DV系统利用通过包含信道解码器的可变处理时间模式来降低接收器上的处理负担。该1×EV-DV系统利用ACK_DELAY来标识该可变处理时间模式，并且移动台能够根据ACK_DELAY的值而被分配1个时隙(1.25毫秒)或2个时隙(2.5毫秒)的处理时间。在该条件下，有效的是，该接收器的输出缓冲器结构具有根据处理时间模式进行自适应操作的结构。然而，由于现存的系统仅仅使用一种固定的处理时间模式，因此不能根据ACK_DELAY来自适应地使用。

(4)而且，大多数现有的系统都采用支持电路模式服务的信道。因此当前的系统不支持物理层HARQ，并且，其接收器由于重传而不使用软组合。因此，不需要由信道解码器解码后的已解码帧的标识符(ID)。然而，该1×EV-DV高速数据服务系统支持纯分组模式。因此每个分组的接收时间和解码完成时间可能与相应分组的传输顺序不一致。因此，需要一种设备来解决这种问题。

发明内容

因此，本发明的目的是为了提供一种输出缓冲器控制设备和方法，该设备和方法用于传输通过信道解码器解码的数据，同时减小高速数据服务系统中的处理器上的负载。

本发明的另一目的是为了提供一种输出缓冲器控制设备和方法，该设备和方法用于确保高速数据服务系统中的信道解码器的解码时间。

本发明还有一目的是为了提供一种输出缓冲器控制设备和方法，该设备和方法用于将信道解码数据传送给处理器，而不管高速数据服务系统中的确认延迟时间ACK_DELAY_TIME。

本发明还有一目的是为了提供一种输出缓冲器控制设备和方法，该设备和方法用于防止在高速数据服务系统中基于混合自动重复请求(HARQ)而重传的分组数据的不连续性造成错误误差检测。

本发明还有一目的是为了提供一种输出缓冲器控制设备和方法，该设备和方法使得能够在高速数据服务系统中对所接收到的分组数据作出快速响应。

为了基本上实现上述和其他目的，移动台设备提供：接收通过分组数据信道传输的分组数据，解码所接收到的分组数据，并将已解码的分组数据传送给移动通信系统中的上层，该移动通信系统传输通过前向分组数据信道传输的分组数据并通过前向分组数据控制信道传输通过该前向分组数据信道传输的分组数据的解调和解码信息。该设备包括快速增强解码器，用于依据通过该前向分组数据控制信道接收到的信息对通过该分组数据信道接收到的分组数据进行解码，并用于储存已解码的数据，以及输出该已储存的数据的缓冲器信息；输出缓冲器，用于存储所接收到的分组数据，并且在收到读取请求时输出该分组数据。该设备还包括输出缓冲器控制器，用于接收关于该已解码数据信息以及来自该快速增强解码器的缓冲器信息，并利用已接收到的数据信息以及缓冲器信息产生中断信号和用于读取存储在该输出缓冲器中的数据的读地址；以及处理器，在接收到来自该输出缓冲器控制器的所述中断信号时，根据该读地址读取存储在该输出缓冲器中的数据。

优选的是，该输出缓冲器包括用于存储该已解码的数据的双重化(dualized)区域，并且在从该输出缓冲器的一个区域中读取数据时，快速增强解码器对该读取的数据进行解码，并在完成解码之后将已解码的数据存储在另一个区域中。

优选的是，该缓冲器信息包括该缓冲器的区域信息和地址信息，该已解码的数据存储在该缓冲器中，并且该已解码数据信息包括该已解码数据的误差信息、该解码器的状况信息、以及解码已进行(deconding-done)信息中的至少一个。

优选的是，该输出缓冲器控制器包括：页面缓冲器选择器，用于接收接收器的系统时间信号，根据1-时隙延迟响应模式选择该双重化缓冲器中的其中一个，并且选择该已选择缓冲器的给定页面；停止位置选择器，用于接收该系统时间信号和解码时钟，并产生停止位置信号，该信号可以在一个时隙内随机设定；标志产生器，根据该接收器的系统时间被清除，用于根据该分组数据的增强解码器使能信号输出标志；缓冲器选择器，用于接收该标志产生器的信号、该停止位置选择器的输出信号、以及该增强解码器使能信号，并根据2-时隙延迟响应模式选择该双重化缓冲器的其中一个；页面选择器，用于根据该2-时隙延迟响应模式选择该已选择缓冲器的页面；以及中断控制器，用于通过接收来自该页面缓冲器选择器、该缓冲器选择器和该页面选择器的信号以及来自该双重化缓冲器的缓冲器状况信号而产生中断信号。

优选的是，该输出缓冲器控制器包含在位于物理层的混合自动重复请求(HARQ)控制器中。

优选的是，该已解码数据信息包括该已解码数据的误差信息、解码器的状况信息、以及解码已进行的信息的至少一个。

优选的是，当接收到至少两数目据分组时，该输出缓冲器控制器产生中断信号和用于数据读取的读地址。

为了基本上实现上述和其他目的，提供了一种方法，用于将已解码数据传送到移动台设备中的上层，该移动台设备包括：解码器，用于解码所接收到的分组数据；双重化输出缓冲器，用于存储该已解码数据；以及输出缓冲器控制器，用于将存储在该输出缓冲器中的数据传送给移动通信系统中的该上层，该移动通信系统传输通过前向分组数据信道传输的分组数据并通过前向分组数据控制信道传输通过该前向分组数据信道传输的分组数据的解调和解码信息。该方法包括如下步骤：接收来自该解码器的已解码数据信息和缓冲器信息；如果已经经过了预定时间，则产生中断信号和输出缓冲器信息，用于将该已解码数据传送到该上层；以及如果完成了向该上层的数据传输，则停止中断。

优选的是，该缓冲器信息包括该缓冲器的区域信息和地址信息，该已解码的数据存储在该缓冲器中，并且该已解码数据信息包括该已解码数据的误差信息、该解码器的状况信息、以及解码已进行的信息中的至少一个。

为了基本上实现上述和其他目的，提供了一种方法，用于将已解码数据传送到移动台设备中的上层，该移动台设备包括：解码器，用于解码所接收到的分组数据，双重化输出缓冲器，用于存储该已解码数据，以及输出缓冲器控制器，用于将存储在该输出缓冲器中的数据传送到移动通信系统中的该上层，该移动通信系统传输通过前向分组数据信道传输的分组数据，并通过前向分组数据控制信道传输通过该前向分组数据信道传输的分组数据的解调和解码信息。该方法包括如下步骤：接收来自该解码器的已解码数据信息和缓冲器信息；如果预定数量的数据块被该解码器解码并存储在该输出缓冲器中，则产生中断信号和输出缓冲器信息，用于将该已解码数据传送到该上层；以及如果完成了向该上层的数据传输，则停止中断。

优选的是，该缓冲器信息包括该缓冲器的区域信息和地址信息，该已解码的数据存储在该缓冲器中，并且该已解码数据信息包括该已解码数据的误差信息、该解码器的状况信息、以及解码已进行的信息中的至少一个。

而且，该方法还包括如下步骤：如果在预定时间内通过该分组数据信道没有接收到分组数据，则产生输出缓冲器信息和中断信号，用于将该已解码数据传送到该上层；以及如果完成了向该上层的数据传输，则停止中断。

附图说明

通过下面结合附图所进行的详细描述，可以更清楚本发明的上述及其它的目的、特征和优点，其中：

图1是图释用于根据现有技术的自动重复请求(ARQ)处理的上层和物理层之间的关系的方块图；

图2是图释用于改进的快速(物理)混合自动重复请求(HARQ)处理的上层和物理层之间的关系的方块图；

图3是图释对应于移动通信系统的HARQ中的ACK/NAK_DELAY＝1个时隙的基站和移动台之间的关系的方块图；

图4是图释对应于移动通信系统的HARQ中的ACK/NAK_DELAY＝2个时隙的基站和移动台之间的关系的方块图；

图5是图释根据本发明的一个实施例的HARQ控制器、输出缓冲器控制器和输出缓冲器之间的连接的方块图；

图6是根据本发明的一个实施例的用于可能情况的时序图，其中增强解码已进行信号PDCH_TURBO_DONE跟随该增强解码器使能信号PDCH_TURBO_EN之后；

图7是根据本发明的一个实施例的时序图，图释了输出解调已进行(demodulation-done)的信号PDCH_DEMOD_DONE以及增强解码器使能信号PDCH_TURBO_EN的例子；

图8是根据本发明的一个实施例的增强解码已进行信号PDCH_TURBO_DONE及其连续的增强解码器使能信号PDCH_TURBO_EN之间的时序图的例子；

图9是图释根据本发明一个实施例的输出缓冲器的结构的简化方块图；

图10是图释根据本发明一个实施例的输出缓冲器控制器的结构的详细方块图；

图11是图释根据本发明一个实施例的页面/缓冲器选择器的详细结构的方块图；

图12是图释根据本发明一个实施例的缓冲器选择器的详细结构的方块图；

图13是图释根据本发明一个实施例的中断控制器的详细结构的方块图；

图14是根据本发明的一个实施例的在1-时隙ACK/NAK_DELAY模式下输出缓冲器控制器输出的信号的时序图；

图15是图释根据本发明的一个实施例的一个例子的时序图，在该例子中，在1-时隙ACK/NAK_DELAY模式下，快速增强解码器的解码时间与数据传送时间的和被限制为2.5毫秒；

图16和17是根据本发明的一个实施例的在2-时隙ACK/NAK_DELAY模式下快速增强解码器中输出缓冲器的时序图；

图18是图释根据本发明的一个实施例的在1-时隙ACK/NAK_DELAY模式下和2-时隙ACK/NAK_DELAY模式下输出缓冲器的控制时序以及快速增强解码器的操作的例子的时序图；

图19是图释根据本发明的一个实施例，在1-时隙ACK/NAK_DELAY模式下处理器、HARQ控制器、以及快速增强解码器之间的操作时序的图；

图20是图释根据本发明的一个实施例，在2-时隙ACK/NAK_DELAY模式下处理器、HARQ控制器、以及快速增强解码器之间的操作时序的图；

图21是图释根据本发明的一个实施例的由输出缓冲器控制器执行的整个控制操作的流程图；以及

图22是图释根据本发明的一个实施例的包括输出缓冲器控制器的移动台的方块图。

具体实施方式

下面将结合附图对本发明的实施例进行描述。在这些附图中，相同或相似的元件采用相同的参考标记表示。在下面的说明中，为了简便起见，省略了其中包含的公知功能和配置的详细描述。

下面将对比当前获得的技术来详细描述本发明的系统。

第一，大多数可获得的系统拥有这样一种结构，其中，输出缓冲器包含在信道解码器中(例如，增强解码器或Viterbi解码器)，并且主机利用地址总线和数据总线传输缓冲器中的数据。也就是说，在当前可获得的系统中，当其需要向主机传输该输出缓冲器中的数据时，信道解码器就直接向主机产生中断。但是，在本发明的实施例中，输出缓冲器控制器(OBUFC)将用于数据传输的中断传送给主机，以传输信道编码器中的数据。输出缓冲器控制器接收来自信道解码器的通过例如中断、信令或标志来指示已完成解码信号。基于该信号的值和存储在输出缓冲器控制器中的输出缓冲器的状况信息，如果确定必须进行该数据传输，则输出缓冲器控制器向主机发送中断以进行数据传输。

第二，该输出缓冲器控制器具有两个可用的新接口结构，以便为主机产生中断。

第一接口是在该输出缓冲器控制器和该信道解码器之间的接口。在该输出缓冲器控制器和该信道解码器之间的接口发送该信道解码器地址产生信息，以确定输出缓冲器的存储位置，通过该信道解码器完全解码的数据将存储在该存储位置。此外，该输出缓冲器控制器和该信道解码器之间的接口向该输出缓冲器控制器发送中断、信令或标志，以指示解码在该信道解码器中已完成。

另一接口是在该输出缓冲器控制器和主机之间的接口。在该输出缓冲器控制器和主机之间的接口向主机发送存储在输出缓冲器中的数据。因此，在输出缓冲器控制器和主机之间的接口发送下述信息以便将由该信道解码器解码的数据从该输出缓冲器控制器发送给主机。第一，该接口发送指示该信道解码数据在该输出缓冲器中的存储位置的地址信息。第二，该接口发送涉及该信道解码数据的信息，例如帧的大小、类型以及时间。第三，该接口发送中断，请求传输存储在输出缓冲器中的数据。此外，在该输出缓冲器控制器和主机之间的接口把指示该输出缓冲器中的数据传输已完成的信令或标志从主机发送到该输出缓冲器控制器。

第三，信道解码器包括输出缓冲器，该输出缓冲器能够存储多个解码数据帧。在目前可获得的系统中，该信道解码器包括用于存储一个已解码帧的输出缓冲器。然而，在本发明的实施例中，该信道解码器设计成具有多个输出缓冲器空间。包含在信道解码器中的输出缓冲器的最大大小根据已解码帧的大小以及由主机请求的累积的已解码帧的最大数来确定，其中已解码帧是信道解码器输出的数据块。此外，包含在该信道解码器中的输出缓冲器具有双缓冲器结构。该双缓冲器结构用于使信道解码器能够确保最大的解码时间，并且确保向主机传输数据的最大可用时间。

第四，该输出缓冲器设计成在双模式下操作，以便对在1×EV-DV系统中提供的两种ACK_DELAY模式都支持。也就是说，该输出缓冲器具有采用一个电路对两种模式都支持的结构，而不需要设计新的电路。独立设计基于ACK_DELAY的输出缓冲器控制器，并且该控制器被集成在一个总输出缓冲器控制器中。具体而言，对于ACK_DELAY＝2个时隙，利用自适应信号控制方法产生用于进行数据传输的控制信号以便向信道解码器提供最大解码时间。因此，可以获得可变数据传输中断时序控制。

第五，该输出缓冲器控制器仅仅当不具有解码误差的已解码帧存在于该信道解码器的输出缓冲器中时才向主机发送用于进行数据传输的中断。另外，该输出缓冲器控制器自动核查“空缓冲器”，以便不产生中断。以这种方式设计该输出缓冲器控制器的原因如下。通常，主机(或CPU)经受初始延迟，对于该初始延迟，从产生用于数据传输的中断的时间开始经由启始实际数据传输的时间，要执行相当数量的命令。这种开销(overhead)起到了对中断进程的相当大负载的作用。因此，当没有已解码的无误差的传输数据时，该输出缓冲器控制器不必产生中断，因此降低了主机的数据处理负担。

第六，该输出缓冲器控制器将每个已解码帧的接收时间，例如系统时间SYS_TIME与已解码数据一起传输给主机。这种原因如下。主机仅仅当该输出缓冲器控制器产生中断时将已解码数据发送给该输出缓冲器。也就是说，积累几个通过该信道解码器解码的帧，并随后传输至主机。传送给主机的已解码数据具有在执行实际信道解码时和将数据传输给主机时之间的计时间隙。在总体的服务流量的情况下，该计时间隙被忽略。然而，当接收到请求快速响应的控制消息，例如信道建立和监督消息时，移动台的主机要求接收时间的信息。因此，输出缓冲器控制器提供每个将这种情况考虑在内的已解码帧的接收时间信息。采用这种方式，主机利用所接收到的系统时间信息检测每个已解码帧的接收时间。此外，主机能够一起传输在接收器中观测到的、上层要求的各种参数。例如，在正常模式下，主机仅仅传输上述参数，在测试模式下或观测模式下，主机能够收集在该接收器中观测到的各种参数并传输所收集的参数。因此，在本发明的实施例中，传输给该上层的参数不限于上述参数。

类似地，在进化数据和语音(1×EV-DV)系统中，4个自动重复请求(ARQ)信道的最大值序列地使用。因此，主机要求重传信道ID(ACID)，该重传信道ID是用于标识ARQ信道的信息。结果，根据本发明实施例的该输出缓冲器控制器在数据传输期间将每个已解码帧的ACID传输给主机。

图5是图释根据本发明的一个实施例的混合自动重复请求(HARQ)控制器、输出缓冲器控制器和输出缓冲器之间的连接的方块图。下面参照图5来描述输出缓冲器控制器的连接和操作。

如图5所示，输出缓冲器控制器300包含在HARQ控制器30中。然而，实际上，该输出缓冲器控制器300可以不包含在HARQ控制器30中。该输出缓冲器控制器300包含在该HARQ控制器30中的原因是因为假设该HARQ控制器30已经接收到了该输出缓冲器控制器300要求的信号。为了方便解释，在此，假设该输出缓冲器控制器300包含在该HARQ控制器30中。除了该输出缓冲器控制器300，该HARQ控制器30中还包括：状态部件(未示出)，其用于根据每种操作模式输出状态变换信号；状态功能部件(未示出)，其用于根据每种状态控制操作；以及寄存器(未示出)，用于存储经过内部处理的数据，或存储信号。此外，HARQ控制器30从快速增强解码器40接收分组数据信道的增强解码已进行信号PDCH_TURBO_DONE。在该快速增强解码器40接收到来自分组数据信道的分组数据并完成对所接收到的分组数据的增强解码时，分组数据信道的该增强解码已进行信号被输入该HARQ控制器30中。在这种状态下，该快速增强解码器40将已增强的解码数据存储在输出缓冲器400中。在接收到分组数据信道的增强解码已进行信号时，在HARQ控制器30中的输出缓冲器控制器300对分组数据信道的该增强解码已进行信号进行计数。如果计数值大于预设值，则输出缓冲器控制器300向处理器(CPU或主机)50提供用于读取存储在输出缓冲器400中的数据的信号，使得处理器50读取存储在输出缓冲器400中的数据。在此，该预设计数值设定为2或2以上的值。该预设计数值设定为2或2以上的值以便使得处理器50能够读取存储在输出缓冲器400中的与两个数据块一样多的已解码分组数据，而不是在每次接收分组时读取存储在输出缓冲器400中的数据。如果处理器50在每次完成解码时读取来自输出缓冲器400的数据，则会增加处理器50上的负载。

在本发明的实施例中，举例来说，在两次或两次以上接收到分组数据信道的该增强解码已进行信号时，输出缓冲器控制器300向处理器50提供中断，以请求处理器50读取输出缓冲器400。然而，接收到的增强解码已进行信号的数可以根据处理器50的预期负载设定为不同的值，在该数将产生中断。或者，除了设定增强解码已进行信号的数，该输出缓冲器控制器300还能够通过计数例如5毫秒的预设时间来产生中断。

该快速增强解码器40中包括双重化输出缓冲器400。该双重化输出缓冲器400存储由该快速增强解码器40进行了增强解码的数据。该数据存储的位置基于来自包含于HARQ控制器30中的输出缓冲器控制器300的控制信号来指定。

处理器50响应于从HARQ控制器30接收到的中断而读取存储在快速增强解码器40的输出缓冲器400中的数据。该处理器50能够执行对多路复用(MUX)层和无线电链路协议(RLP)的处理。

下面将对输入图5中所示的方块的信号和从这些方块中输出的信号以及它们的操作进行说明。HARQ控制器30必须在通过分组数据信道(PDCH)接收数据时使能该快速增强解码器40。也就是说，该HARQ控制器30在通过分组数据信道接收数据时向该快速增强解码器40提供增强解码器使能信号PDCH_TURBO_EN。而且，该HARQ控制器30将通过该分组数据信道接收到的编码器分组的大小信息EP_SIZE_TURBO传送给该快速增强解码器40。在响应时，该快速增强解码器40可以执行增强解码。在该分组数据信道PDCH的增强解码完成时，该快速增强解码器40向该HARQ控制器30提供增强解码已进行信号PDCH_TURBO_DONE。采用这种方式，在该快速增强解码器40执行解码操作。1×EV-DV系统对1-时隙ACK_DELAY和2-时隙ACK_DELAY都支持。因此，用于高速数据服务调制解调器的输出缓冲器400和HARQ控制器30能够将解码和数据传送时间归类为下面表格1中所示的两种情况。在表格1中，NOS代表“时隙数”，表示传输的一个编码器分组所占用的时隙的数目。

                                表格1

1-时隙ACK_DELAY		2-时隙ACK_DELAY
			NOS＝1	1.25毫秒+1.25毫秒	1.25毫秒+1.25毫秒或1.25毫秒+2.5毫秒
NOS＝2	2.50毫秒+1.25毫秒	2.50毫秒+1.25毫秒或2.50毫秒+2.5毫秒
			NOS＝3	5.00毫秒+1.25毫秒	5.00毫秒+1.25毫秒或5.00毫秒+2.5毫秒

在1-时隙ACK_DELAY的情况下，对通过分组数据信道接收到的数据的解调和解码应该在1.25毫秒内完成。然而，在2-时隙ACK_DELAY情况下，对通过分组数据信道接收到的数据的解调和解码应该在2.5毫秒内完成。

参见图6-8，现在对增强解码器使能信号PDCH_TURBO_EN和增强解码已进行信号PDCH_TURBO_DONE的时序进行说明。图6是图释根据本发明的一个实施例的跟随于增强解码器使能信号PDCH_TURBO_EN之后的增强解码已进行信号PDCH_TURBO_DONE的例子的时序图。

图6中所示的该增强解码已进行信号PDCH_TURBO_DONE和增强解码器使能信号PDCH_TURBO_EN之间的关系可以大致分成上述两种情况：第一种情况对应于1-时隙ACK_DELAY，而第二种情况对应于2-时隙ACK_DELAY。第一种情况可以再分为图6中所示的两种情况。在一种情况中，解码时间t_DEC落于1.25毫秒之内。也就是说，在从HARQ控制器30收到增强解码器使能信号PDCH_TURBO_EN之后，可以在1个时隙内严生增强解码已进行信号PDCH_TURBO_DONE。在这种情况下，编码器分组(EP)在大小方面较小或者信道状态良好，因此能够在1.25毫秒的解码时间t_DEC内，在该增强解码器40内快速完成增强解码。在另一种情况下，增强解码已进行信号PDCH_TURBO_DONE在时隙边界处产生。在这种情况下，信道状态较差或者编码器分组在大小方面较大，因此解码时间t_DEC变长。

即使在第二种情况下，即在2-时隙ACK_DELAY下，如果信道状态良好或者编码器分组的大小足够小，则增强解码已进行信号PDCH_TURBO_DONE也可在两个时隙内产生。然而，如果信道状态较差或者编码器分组的大小非常大，则增强解码已进行信号PDCH_TURBO_DONE将在第二时隙的边界处产生。

图7是根据本发明的一个实施例的时序图，图释了正在输出的解调已进行信号PDCH_DEMOD_DONE以及增强解码器使能信号PDCH_TURBO_EN的例子。下面将参见图7描述根据本发明的实施例产生的解调已进行信号PDCH_DEMOD_DONE以及增强解码器使能信号PDCH_TURBO_EN。

在图7中，增强解码器使能时间t_GAP表示输出通过分组数据信道接收到的数据的解调已进行信号PDCH_DEMOD_DONE以及该增强解码器40响应于该解调已进行信号PDCH_DEMOD_DONE而被使能的时间。如果HARQ控制器30接收到来自于PDCH解调器的解调已进行信号PDCH_DEMOD_DONE，则意味着将要被解码的编码器分组正在相应的时隙中等待。因此，在该相应的时隙必须建立增强解码器使能信号PDCH_TURBO_EN。如果接收到该增强解码器使能信号PDCH_TURBO_EN，则该增强解码器被使能以便解码数据。因此，HARQ控制器30必须在解调完成的时隙产生增强解码器使能信号PDCH_TURBO_EN。在图7所示的例子中，能够在解调完成时产生增强解码器使能信号PDCH_TURBO_EN。在最糟糕的情况下，该增强解码器使能信号PDCH_TURBO_EN在1.25毫秒时隙的边界处输出。这种增强解码器使能时间t_GAP具有以下4个关系。

(1)当在特定的时隙产生第k增强解调已进行信号PDCH_DEMOD_DONE时，必须在该时隙产生第k增强解码器使能信号PDCH_TURBO_EN。

(2)上述两个信号之间的时间间隙即增强解码器使能时间t_GAP总是比1.25毫秒短。

(3)优选的是最小化1-时隙ACK_DELAY的增强解码器使能时间t_GAP。

(4)对于2-时隙ACK_DELAY，该增强解码器使能时间t_GAP可以根据编码器分组的大小EP_SIZE以及信号干扰比(C/I)进行自适应设置。

当先前的编码器分组的大小EP_SIZE非常大或先前的编码器分组的C/I非常低时发生情况(4)的自适应控制信号，使得该快速增强解码器40需要多个迭代。因此，需要一种考虑先前的编码器分组的大小EP_SIZE和C/I、以及当前编码器分组的大小EP_SIZE和C/I的决策报告(decision tale)或算法。使用该决策报告或算法可以减少反NAK的出现，有助于增加移动台的吞吐量。为了设定这种可变增强解码器使能时间t_GAP，HARQ控制器30将用于该增强解码器使能信号PDCH_TURBO_EN的可能位置的数量限定为16。在此，16是在设计过程中考虑的参数，并且是其中设立PDCH_TURBO_EN的位置的最大数量。也就是说，其意味着其中产生PDCH_TURBO_EN的位置的数量，其可以通过该HARQ控制器30人为地设定在一个时隙内。因此，如果以非常精确的间隔设置PDCH_TURBO_EN的位置比较理想的话，就将该值设置为较大的值。相反，如果位置设置的精度不那么高，则该值就设置为较小的值。在本发明的实施例中，该值设置为16，因为认为采用这种精度足以区分该增强解码器进行的迭代解码的性能差别。然而，在设计过程中可以采用32或64来替代该值。

即使HARQ控制器30使用16个以上的设置位置，实际上也并不可能更精确地区分迭代解码的性能差别。

图8是根据本发明的一个实施例的时序图，图释了增强解码已进行信号PDCH_TURBO_DONE及其连续的增强解码器使能信号PDCH_TURBO_EN之间的关系的例子。下面将参见图8描述增强解码已进行信号PDCH_TURBO_DONE以及增强解码器使能信号PDCH_TURBO_EN之间的函数。

如图8所示，增强解码已进行信号PDCH_TURBO_DONE及其连续的增强解码器使能信号PDCH_TURBO_EN之间的关系可以大致归类为两种情况。在第一种情况中，增强解码已进行信号PDCH_TURBO_DONE及其连续的增强解码器使能信号PDCH_TURBO_EN在图8中的上部两个波形所示的不同时隙中产生。在第二种情况中，增强解码已进行信号PDCH_TURBO_DONE及其连续的增强解码器使能信号PDCH_TURBO_EN在图8中的其它3个波形所示的相同时隙中产生。

现在描述第一种情况。在该第一种情况中，在当前时隙中产生第k增强解码已进行信号PDCH_TURBO_DONE之后，在下一时隙中产生第(k+1)增强解码器使能信号PDCH_TURBO_EN。在这种情况下，编码器分组的大小EP_SIZE比较小或者信道状态良好。当编码器分组的大小EP_SIZE比较小或者信道状态良好时，该快速增强解码器40能够迅速地完成增强解码。因此该快速增强解码器40在下一时隙内等待接收关于从HARQ控制器30接收到的编码器分组的大小的信息。这是因为，如果没有关于新的编码器分组的大小的信息，则该快速增强解码器40就不能执行解码。图8中的上部第二情况的最极端情况，在第(k+1)时隙的边界处产生增强解码已进行信号PDCH_TURBO_DONE。

接着，对第二种情况进行说明，其中增强解码已进行信号PDCH_TURBO_DONE及其连续的增强解码器使能信号PDCH_TURBO_EN在相同的时隙中产生。第二种情况在实际设备中最频繁地出现。对于ACK/NAK_DELAY＝2个时隙，HARQ控制器30把第(k+1)增强解码器使能信号PDCH_TURBO_EN的产生位置设置在该时隙的后部，以便人为地增加增强解码时间，并且该情况也对应于第二种情况。在极端的情况下，HARQ控制器30在该时隙内输出第(k+1)增强解码器使能信号PDCH_TURBO_EN以及输出第(k+1)增强解码已进行信号PDCH_TURBO_DONE。在该情况下，HARQ控制器30在下一时隙内产生增强解码器使能信号PDCH_TURBO_EN。因此，有这样一种情况，即在一个时隙内有三个控制信号从HARO控制器30传输给快速增强解码器40。这种情况如图8中的第四波形所示。在图8中的最后一个波形的情况下，如果对于2-时隙ACK/NAK_DELAY，HARQ控制器30希望人为增加增强解码时间，其把第(k+1)增强解码器使能信号PDCH_TURBO_EN的产生位置设置在第(k+1)时隙的后部，而不管第k增强解码已进行信号是否已经输出。在这种情况下，在快速增强解码器40执行解码之后，在第(k+1)时隙的边界处输出第(k+1)增强解码器使能信号PDCH_TURBO_EN。

前面结合图8的说明可以概括为下面两条规则：

(1)如果有两个将被解码的连续编码器分组，则在图8所示的大部分情况下，第k增强解码已进行信号PDCH_TURBO_DONE和第(k+1)增强解码器使能信号PDCH_TURBO_EN之间的时间t_TB_GAP比1.25毫秒短。

(2)第k增强解码已进行信号PDCH_TURBO_DONE、第(k+1)增强解码器使能信号PDCH_TURBO_EN、以及第(k+1)增强解码已进行信号PDCH_TURBO_DONE可以共存于一个时隙内。

最大解码时间和数据传送时间可以通过将图6、7和8组合起来而确定。下面将描述最大解码时间和数据传送时间。

例如，如果产生第k增强解调已进行信号PDCH_DEMOD_DONE，则必须产生第k增强解码器使能信号PDCH_TURBO_EN，并且它们存在于一个时隙内。从产生第k增强解码器使能信号PDCH_TURBO_EN时到该快速增强解码器40响应于第k增强解码器使能信号PDCH_TURBO_EN而产生第k增强解码已进行信号PDCH_TURBO_DONE时需要最大2个时隙。因此，从产生第k增强解调已进行信号PDCH_DEMOD_DONE的时隙开始，总的所需时间等于或短于2个时隙，即2.5毫秒。在该期间发生的可能的情况可以通过组合图6和7来确定。由于从第k增强解码已进行信号PDCH_TURBO_DONE起用于新的增强解码所需的时间变为最小2个时隙，因此可以自第k增强解码器使能信号PDCH_TURBO_EN起最大3个时隙内产生新的增强解码器使能信号PDCH_TURBO_EN。

接着，对根据本发明实施例的输出缓冲器以及输出缓冲器控制器的结构进行说明。

图9是图释根据本发明实施例的输出缓冲器的结构的简化方块图。下面结合图9详细描述根据本发明的输出缓冲器的结构和操作。

在HARQ控制器30输出的信号中，缓冲器页面选择信号OBUF_PAGE[1:0]以及第一缓冲器写使能信号OBUF0_W_EN输出给如图5所示的输出缓冲器400。在完成增强解码之后，快速增强解码器40输出已解码数据DATA[15:0]，并且同时输出地址OBUF_ADDR，该已解码数据将存储在该地址处。快速增强解码器40输出的数据被输入多路信号分解器(demultiplexer)401。该多路信号分解器401具有写使能输入端子，用于选择第一缓冲器OBUF#0 410或第二缓冲器OBUF#1 420，并将该已解码数据写入所选缓冲器中。输入该写使能输入端子的信号是第一缓冲器写使能信号OBUF0_W_EN。第一缓冲器写使能信号OBUF0_W_EN具有‘高’或‘低’电平。例如，如果处于‘高’状态的第一缓冲器写使能信号OBUF0_W_EN被输入该多路信号分解器401的写使能输入端子，则该多路信号分解器401将其输入数据输出到第一缓冲器410。相反，如果处于‘低’状态的第一缓冲器写使能信号OBUF0_W_EN被输入该多路信号分解器401的写使能输入端子，则该多路信号分解器401将其输入数据输出到第二缓冲器420。

输出缓冲器的实际缓冲器包括第一缓冲器410和第二缓冲器420。第一缓冲器410和第二缓冲器420具有相同的大小和相同的内部结构。在本发明的实施例中，第一缓冲器410和第二缓冲器420每个都包括4页，即PAGE#0、PAGE#1、PAGE#2、PAGE#3，并且每页的大小为16×256。第一缓冲器410和第二缓冲器420都具有芯片选择信号输入端子CS以及读/写信号输入端子R/W。此外，第一缓冲器410和第二缓冲器420分别具有数据读/写地址输入端子ADDR_OBUF0[9:0]以及数据读/写地址输入端子ADDR_OBUF1[9:0]。

向第一缓冲器410和第二缓冲器420的读/写信号输入端子R/W输入第一缓冲器写使能信号OBUF0_W_EN，该信号也输入多路信号分解器401的写使能输入端子。第一缓冲器410和第二缓冲器420的输出端子与第一多路复用器402的输入端子相连。该第一多路复用器402基于该第一缓冲器写使能信号OBUF0_W_EN来选择第一缓冲器410和第二缓冲器420的输出的其中一个。

第一缓冲器410的地址输入端子与第二多路复用器403的输出端子相连，并且接收用于第一缓冲器410的读/写地址信号ADDR_OBUF0[9:0]。类似地，第二缓冲器420的地址输入端子与第三多路复用器404的输出端子相连，并且接收用于第二缓冲器420的读/写地址信号ADDR_OBUF1[9:0]。

第二多路复用器403接收来自处理器50的第一缓冲器读地址信号OBUF_RADDR[9:0]，该信号包括总共10位的RADDR0[9:8]和RADDR0[7:0]。也就是说，处理器50立即输出读地址信号，并且在10位中，2个高位代表该输出缓冲器的相应页。此外，第二多路复用器403接收来自快速增强解码器40的第一缓冲器写地址信号OBUF WADDR[9:0]，该信号包括WADDR0[9:8]和WADDR0[7:0]。基于应用于该第二多路复用器403的第一缓冲器写使能信号OBUF0_W_EN选择性地输出这些信号。

第三多路复用器404接收来自处理器50的第二缓冲器读地址信号OBUF_RADDR[9:0]，该信号包括RADDR1[9:8]和RADDR1[7:0]。此外，第三多路复用器404接收来自快速增强解码器40的第二缓冲器写地址信号OBUF_WADDR[9:0]，该信号包括WADDR1[9:8]和WADDR1[7:0]。基于应用于该第三多路复用器404的第一缓冲器写使能信号OBUF0_W_EN选择性地输出这些信号。第二多路复用器403和第三多路复用器404接收相同的信号。因此，这两个多路复用器中的其中一个的选择信号输入端子应该包括反端子。在本发明的实施例中，第三多路复用器404的选择信号输入端子包括反端子。

在操作时，从快速增强解码器40接收已解码数据DATA[15:0]和输出缓冲器地址信号OBUF_ADDR[7:0]。把缓冲器页面选择信号OBUF_PAGE[1:0]和第一输出缓冲器写使能信号OBUF0_W_EN从HARQ控制器30中的输出缓冲器控制器300施加到输出缓冲器400，该缓冲器页面选择信号OBUF_PAGE[1:0]指定其中存储由该快速增强解码器40解码数据的页面。已解码数据DATA[15:0]被输入该多路信号分解器401，并基于第一输出缓冲器写使能信号OBUF0_W_EN选择第一缓冲器410或第二缓冲器420，并且把已解码数据输出到所选择的缓冲器。

芯片选择信号CS根据该选择信号选择第一缓冲器410或第二缓冲器420并使能所选择的缓冲器。基于从第二多路复用器403或第三多路复用器404输出的第一输出缓冲器写信号ADDR_OBUF0[9:0]或第二输出缓冲器写信号ADDR_OBUF1[9:0]，该已解码数据被写入该页面的相应的地址中。

当给定的数据通过上述进程被写入并且该处理器50读取该数据时，第一缓冲器读地址信号OBUF_RADDR[9:0]被输入第二多路复用器403，或者第二缓冲器读地址信号OBUF_RADDR[9:0]被输入第三多路复用器404。在该点，第一输出缓冲器写使能信号OBUF0_W_EN从该输出缓冲器控制器300被输入输出缓冲器400。基于此，选择相应的缓冲器，并且从所选择的缓冲器输出数据。从第一缓冲器410或第二缓冲器420输出的数据被输入第一多路复用器402，并且第一多路复用器402基于第一输出缓冲器写使能信号OBUF0_W_EN选择性地输出已解码数据。

图10是图释根据本发明一个实施例的输出缓冲器控制器的结构的详细方块图。下面结合图10对根据本发明的输出缓冲器控制器的结构和操作进行说明。

在本发明的实施例中，假设EV-DV系统支持1-时隙ACK/NAK_DELAY或2-时隙ACK/NAK_DELAY。因此，根据本发明的实施例的输出缓冲器控制器300设计成使得该EV-DV系统能够支持1-时隙ACK/NAK_DELAY和2-时隙ACK/NAK_DELAY。在图10中，用于1-时隙ACK/NAK_DELAY的块包括页面/缓冲器选择器310，而用于2-时隙ACK/NAK_DELAY的块包括页面选择器320、缓冲器选择器330、以及停止位置选择器340。其它块350、360、301、302、以及303为普通块。下面将描述这些块的结构和操作。

首先，描述页面/缓冲器选择器310。该页面/缓冲器选择器310输出缓冲器选择信号和页面信号，以便将已增强解码的数据以1-时隙ACK/NAK_DELAY模式写在输出缓冲器中。从该页面/缓冲器选择器310输出的缓冲器选择信号OBUF_W_EN_1S是用于选择第一缓冲器410和第二缓冲器420中的其中一个的信号。从该页面/缓冲器选择器310输出的页面选择信号OBUF_PAGE_1S[1:0]是用于选择所选缓冲器的页面的信号。此外，该页面/缓冲器选择器310产生中断信号INT_TURBO_1S，用于每隔5毫秒传输数据。为了产生中断信号，该页面/缓冲器选择器310采用系统同步信号SYNC_125作为输入信号，并且在初始化该快速增强解码器40期间曾经被清除，之后，由SYNC_125连续地操作。下面结合图11说明该页面/缓冲器选择器310的详细结构和操作。

图11是图释根据本发明一个实施例的页面/缓冲器选择器的详细结构的方块图。该页面/缓冲器选择器310接收到曾经在初始化该快速增强解码器40期间被输入的清除信号。此外，该页面/缓冲器选择器310接收到系统同步信号SYNC_125。该清除信号和系统同步信号被输入到3-位计数器311。该3-位计数器311在收到该清除信号时清除(或初始化)其计数值，随后对所收到的系统同步信号进行计数，之后根据该计数结果输出反相的(inverted)基于1-时隙ACK/NAK_DELAY的缓冲器写使能信号OBUF0_2_EN_1S[2]，并且输出基于1-时隙ACK/NAK_DELAY的缓冲器页面选择信号OBUF_PAGE_1S[1:0]。该反相信号通过反相器312转换成正常信号，并且直接输出该页面选择信号。该页面选择信号和该系统同步信号被输入与(AND)门313，并且该与门313对其输入信号执行逻辑与操作，并产生基于1-时隙ACK/NAK_DELAY的中断信号INT_TURBO_1S。

返回图10，现在说明页面选择器320。如上所述，页面选择器320用于2-时隙ACK/NAK_DELAY模式。该页面选择器320当将已增强解码的数据存储在第一缓冲器410和第二缓冲器420中的其中一个中时产生页面选择信号OBUF_PAGE_2S[1:0]，该信号用于设置其中将要写入已增强解码的数据的页面。该页面选择器320可以包括2-位计数器。在这种情况下，该2-位计数器接收到分组数据信道增强解码已进行信号PDCH_TURBO_DONE。该页面选择器320在该快速增强解码器40的初始化期间被清除，并且之后与缓冲器选择器330输出的信号INT_TURBO_2S同步被清除。

接着，说明该缓冲器选择器330。该缓冲器选择器330用于2-时隙ACK/NAK_DELAY模式。该缓冲器选择器330产生缓冲器选择信号OBUF_W_EN_2S，该信号用于选择第一缓冲器410和第二缓冲器420中的其中一个，以便存储已增强解码的数据。由于该缓冲器选择信号OBUF_W_EN_2S用作该输出缓冲器400的多路复用器选择信号，其具有‘高’或‘低’电平。此外，该缓冲器选择器330基于2-时隙ACK/NAK_DELAY产生用于在每5-毫秒的边界及其附近传输数据的中断信号INT_TURBO_2S。现在参照图12说明该缓冲器选择器330的详细结构。

图12是图释根据本发明一个实施例的缓冲器选择器330的详细结构的方块图。该缓冲器选择器330接收4种输入信号。下面将对这4种输入信号进行描述。

(1)INT_STOP_POS[4:0]：提供INT_STOP的产生位置的值。也就是说，该值代表不能设置增强解码器使能信号PDCH_TURBO_EN的位置的时间限制，并且该PDCH_TURBO_EN应该总是具有小于此INT_STOP_POS的值。因此INT_STOP_POS用于通过使其值与PDCH_TURBO_EN进行比较来检测在相应的时隙内不再能产生PDCH_TURBO_EN的情况。

(2)增强EN_ACT：指示在一个1.25-毫秒的时隙内是否产生增强解码器使能信号PDCH_TURBO_EN的信号，并且如果在一个时隙内没有增强解码器使能信号PDCH_TURBO_EN，则具有‘0’值。

(3)增强解码器使能信号(PDCH_TURBO_EN)。

(4)基于1-时隙ACK/NAK_DELAY的缓冲器页面信号(OBUF_PAGE_1S[1:0])：该基于1-时隙ACK/NAK_DELAY的缓冲器页面信号是通过对结合图11所述的系统同步信号SYNC_125和3-位计数器311的输出信号进行与操作而产生的信号。该信号用于检测页面切换信息。该检测信息将参照图12进行详细描述。

基于1-时隙ACK/NAK_DELAY的缓冲器页面信号OBUF_PAGE_1S[1:0]被输入页面检测器331。如果该基于1-时隙ACK/NAK_DELAY的缓冲器页面信号OBUF_PAGE_1S[1:0]指示为“0页面”，则该页面检测器331输出值‘1’，否则，则该页面检测器331输出值‘0’。INT_STOP_POS[4:0]被输入阈值比较器332。在此，该INT_STOP_POS[4:0]是指示时间限制的值，在该时间限制不会发生增强解码器使能信号PDCH_TURBO_EN的位置设置，并且PDCH_TURBO_EN应该总是比INT_STOP_POS[4:0]小的值。因此，INT_STOP_POS[4:0]是这样一种信号，用于通过将该值与PDCH_TURBO_EN进行比较，来检测在相应的时隙内不会再产生PDCH_TURBO_EN的情况。如果INT_STOP_POS[4:0]值大于预定的阈值M，则该阈值比较器332输出值‘1’，否则，该阈值比较器332输出值‘0’。该页面选择器331的输出信号和增强解码器使能信号PDCH_TURBO_EN被输入第一与门333，并且该第一与门333对其两个输入信号执行逻辑与操作。第二与门334接收增强_EN_ACT的反相值以及该页面选择器331和该阈值比较器332的输出值，并且对其输入值执行逻辑与操作。

第一与门333和第二与门334的输出信号被输入或(OR)门335，并且该或门335对其两个输入信号执行逻辑或操作。该或门335的输出信号被分成两个信号：这两个信号中一个信号被输入脉冲产生器336而另一个信号被输入反复电路单元(toggle unit)337。该脉冲产生器336基于从或门335输出的信号产生一个脉冲信号INT_TURBO_2S，而反复电路单元337根据该或门335的输出而输出基于2-时隙ACK/NAK_DELAY的缓冲器写使能信号OBUF_W_EN_2S。

概括而言，在满足下列条件时产生图12中的缓冲器选择器330的输出信号，脉冲信号INT_TURBO_2S和基于2-时隙ACK/NAK_DELAY的缓冲器写使能信号OBUF_W_EN_2S。首先，当由该基于1-时隙ACK/NAK_DELAY的缓冲器写使能信号检测到‘0页面’并且产生该增强解码器使能信号PDCH_TURBO_EN时，产生这些信号。在这种情况下，第一与门333的输出变为‘1’。第二，当由该基于1-时隙ACK/NAK_DELAY的缓冲器写使能信号检测到‘0页面’且在没有产生增强解码器使能信号PDCH_TURBO_EN的状态下INT_STOP_POS[4:0]大于预设阈值时，产生这些信号。在这种情况下，第二与门334的输出变为‘1’。

也就是说，为了检测5毫秒，‘0页面’用作指示器，而在该条件下，该缓冲器选择器330根据是否产生增强解码器使能信号PDCH_TURBO_EN确定报告操作。如果产生该增强解码器使能信号PDCH_TURBO_EN，则立即在中断和缓冲器之间执行切换。然而，如果没有产生该增强解码器使能信号PDCH_TURBO_EN，则该缓冲器选择器330等待直到阈值M的位置(＝最大位置，例如M＝16)，该位置为该增强解码器使能信号PDCH_TURBO_EN的可能最大延迟位置。之后，当超过该阈值时，该缓冲器选择器330强制切换该缓冲器。在此，产生增强解码器使能信号PDCH_TURBO_EN的事件以及缓冲器选择器330通过INT_STOP_POS[4:0]而等待直到该阈值位置即最大延迟位置的事件是相互排斥的。因此，这两个事件中只有一个事件在巡回时间(circuit time)处发生。增强_EN_ACT标志采用了这种原理。

该停止位置选择器(或INT_STOP位置选择器)340提供INT_STOP位置信息，该信息可以在一个时隙内随机设置。该停止位置选择器340接收系统同步信号SYNC_125、增强时钟增强CLK、以及清除信号CLEAR。该清除信号由每个系统同步信号SYNC_125清除，并且在1.25-毫秒期间执行31计数。在此，31是随机给定的值，并且当设计者在实施期间需要更为精确的PDCH_TURBO_EN间隙时，该值可以设置为不同的值。此外，该停止位置选择器340可以包括计数器，该计数器执行和预定位数一样多的计数，并且在一个1.25-毫秒的时隙内计数0到M位的数量。在此，该INT_STOP的值为0到31，该值可由INT_STOP_POS[4:0]指定，并且在这种情况下，M是由MAC确定的值。因此，其意味着在大于M的INT_STOP_POS中，不再会发生增强解码。在将INT_STOP设置到特定位置时，HARQ控制器30会使用该停止位置选择器340输出的INT_STOP_POS[4:0]信号。

标志产生器350确定在时隙内是否产生增强解码器使能信号，并输出该快速增强解码器40的激活标志信号TURBO_EN_ACT。该标志产生器350接收分组数据信道的系统时钟SYNC_125和增强解码器使能信号PDCH_TURBO_EN。该标志产生器350被该系统时钟SYNC_125清除，并且如果该快速增强解码器40的激活标志信号增强EN_ACT甚至一次在1.25-毫秒期间内产生，则该标志产生器350输出标志信号‘1’。该标志产生器350可以包括触发器，并且接收作为清除信号的系统时钟SYNC_125。如果输入信号‘1’接收为分组数据信道的增强解码器使能信号PDCH_TURBO_EN，则标志产生器350输出作为该快速增强解码器40的激活标志信号增强_EN_ACT的输入信号‘1’。

中断控制器360接收在1-时隙ACK/NAK_DELAY模式和2-时隙ACK/NAK_DELAY模式下产生的5-毫秒中断，并且将所接收到的中断传送给HARQ控制器30。该中断控制器360仅仅在该输出缓冲器(OBUF0或OBUF1)400中存在无误差解码的任何解码器分组时才产生中断，其中该缓冲器400处于写模式下5毫秒。下面将参照图13对中断控制器360进行详细描述。

图13是图释根据本发明实施例的该中断控制器的详细结构的方块图。参见图13，该中断控制器360包括两个或门361和362、两个多路复用器363和364、以及一个与门365。第一或门361接收第一输出缓冲器410的每个页面状况信息作为其输入信号，而第二或门362接收第二输出缓冲器420的每个页面状况信息作为其输入信号。在本发明的实施例中，由于每个输出缓冲器都包括4个页面，如图9所示，因此该第一或门361和第二或门362每个都接收四个输入信号。第一和第二输出缓冲器410和420分别产生输出缓冲器状况信号OBUF0_STATUS以及OBUF1_STATUS。当没有数据时，该第一和第二输出缓冲器410和420输出作为状况信息的‘空(Empty)’信号。如果收到该‘空’信号，则即使产生了INT_TURBO_1S或INT_TURBO_2S，该中断控制器360也不向HARQ控制器30发送中断信号。也就是说，中断控制器360使得中断信号INT_HOST不能传输给处理器50。

第一和第二或门361和362的输出信号被输入第一多路复用器363，并且第一多路复用器363基于第一输出缓冲器写使能信号OBUF0_W_EN选择输出信号中的一个。第二多路复用器364也从第一和第二输出缓冲器410和420收到状况信号OBUF0_STATUS和OBUF1_STATUS，并且基于第一输出缓冲器写使能信号OBUF0_W_EN输出这两个状况信号中的一个作为输出缓冲器状况信号OBUF_STATUS[4N+19:0]。该与门365接收第一多路复用器363的输出信号和INT_TURBO信号，对这两个输入信号进行与操作，并将中断信号INT_HOST输出到处理器50。

通过这样，每次在产生第一和第二输出缓冲器的状况信号OBUF0_STATUS和OBUF1_STATUS以及分组数据信道的增强解码器使能信号PDCH_TURBO_EN时，HARQ控制器30将EP_SIZE_TURBO值以下面表格2中所示的方式写入该寄存器。

                               表格2

代码	000	001	010	011	100	101	110	111
									EP大小	空	408	792	1560	2328	3096	3864	RVD

此外，中断控制器360为处理器50提供了处理器中断信号INT_HOST以及第一和第二输出缓冲器的设置为读模式的状况信号OBUF0_STATUS以及OBUF1_STATUS。此时，中断控制器360也传送由第二多路复用器364输出的该输出缓冲器状况信号OBUF_STATUS[4N+19:0]。在该输出缓冲器状况信号OBUF_STATUS[4N+19:0]中，‘N’表示信息位的数量，用于向处理器50通知所接收到的分组的时间信息，考虑到总共有4个分组同时传输给处理器50，因此分配4N位。此外，中断控制器360可以一起传输在接收器中观测到的、上层所要求的各种参数。例如，在正常模式下，中断控制器360可以仅仅传输上述参数，并且，在测试模式或观侧模式下，可以将在接收器中观测到的各种参数一起传输给上层。因此，在本发明中，传送给上层的参数并不限于上述参数。

接着，处理器50接收该值，根据所接收到的值确定存储在设置为读模式的输出缓冲器中的数据的大小，并从相应页面中读取具有设置值的数据。具体而言，该数据大小变成已解码EP块大小、重传信道ID、以及系统时间SYS_TIME。

通过表格2中所示的代码确定存储在每个页面中的编码器分组的大小。因此，由于‘000b’指示在相应的页面中没有数据，因此处理器50可以跳过该相应的页面。处理器50根据输出缓冲器状况信号OBUF_STATUS和每个页面的数据大小产生读地址，并利用所产生的读地址存取该输出缓冲器。

图14是根据本发明实施例的、在1-时隙ACK/NAK_DELAY模式下、该输出缓冲器控制器输出的信号的时序图。参见图14，现在对根据本发明实施例的、在1-时隙ACK/NAK_DELAY模式下、该输出缓冲器控制器输出的信号的时序进行详细描述。

如图14所示，快速增强解码器40利用增强解码器时钟增强CLK作为系统时钟，并且也利用分组数据信道的增强解码器使能信号PDCH_TURBO_EN作为系统时钟。从HARQ控制器30接收到的分组数据信道的增强解码器使能信号PDCH_TURBO_EN可以在每个时隙连续产生，或者根据基站如何调度该分组数据信道而不连续地产生。如图14所示，该分组数据信道的增强解码器使能信号PDCH_TURBO_EN和指示快速增强解码器40的解码操作已完成的增强解码已进行信号PDCH_TURBO_DONE之间的关系表示出了图8中可获得的典型例子。具体地，该关系表示出了最差的情况，其中，每1.25-毫秒的时隙连续收到新的子分组，并且，HARQ控制器30因此每个时隙连续产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN。在图14中，假设仅仅使用其中包括两个缓冲器的双缓冲器结构，并且不考虑上述的一起传输4个已解码编码器分组的方法。

在一个时隙内的分组数据信道的第k增强解码器使能信号PDCH_TURBO_EN(k)和第k增强解码已进行信号PDCH_TURBO_DONE(k)之间执行快速增强解码器40的解码操作，而在第k增强解码已进行信号PDCH_TURBO_DONE(k)和分组数据信道的其连续的第(k+1)增强解码器使能信号PDCH_TURBO_EN(k+1)之间不执行快速增强解码器40的解码操作。然而，尽管快速增强解码器40的解码操作被暂停，但是连续执行快速增强解码器40中的输出缓冲器的操作，并且该操作可以从产生分组数据信道的第k增强解码器使能信号PDCH_TURBO_EN(k)的时隙开始执行最大两个时隙(2.5毫秒)。也就是说，使用双输出缓冲器。需要指出的是，在图14中，第(k+1)编码器分组EP(k+1)的解码结果一直维持到第(k+3)时隙。

由于快速增强解码器40在增强解码时间内执行迭代解码，因此，如图14所示，快速增强解码器40迭代执行DEC1和DEC2，对每个DEC2结果执行CRC核查，并将该CRC核查结果报告给HARQ控制器30。在此，DEC1和DEC2分别指的是用于每个增强解码器中的组件解码器#1以及组件解码器#2。快速增强解码器40的迭代数根据所接收到的信道的状态和编码器分组的大小来确定。如图14所示，第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420经受如下写使能切换。

(1)当建立分组数据信道的第(k+2m)增强解码器使能信号PDCH_TURBO_EN[k+2m]时，为第一输出缓冲器OUT_BUF0提供写使能信号WRITE_ENABLE，其中m＝0、1、2、...。

(2)当建立第(k+2m)增强解码已进行信号PDCH_TURBO_DONE[k+2m]时，为第一输出缓冲器OUT_BUF0提供读使能信号READ_ENABLE，其中m＝0、1、2、...。

(3)当建立分组数据信道的第(k+2m+1)增强解码器使能信号PDCH_TURBO_EN[k+2m+1]时，为第二输出缓冲器OUT_BUF1提供写使能信号WRITE_ENABLE，其中m＝0、1、2、...。

(4)当建立第(k+2m+1)增强解码已进行信号PDCH_TURBO_DONE[k+2m+1]时，为第二输出缓冲器OUT_BUF1提供读使能信号READ_ENABLE，其中m＝0、1、2、...。

参见图14，需要指出的是，在从产生分组数据信道的第k增强解码器使能信号PDCH_TURBO_EN[k]起直到完成数据传送时的3个时隙上执行分组数据信道的解码。然而，在1-时隙ACK/NAK_DELAY模式下，优选的是，在建立第[k]增强解码已进行信号PDCH_TURBO_DONE[k]之后，HARQ控制器30尽可能最早地建立分组数据信道的第k增强解码器使能信号PDCH_TURBO_EN[k]。因此，在这两个信号之间的间隙不长。因此，在图14中，尽管用于EP[k]的数据传输在该时隙边界或其周围处暂停，但是数据传送时间并没有受到相当大的影响。

图15是图释根据本发明实施例的一个例子的时序图，其中，在1-时隙ACK/NAK_DELAY模式下，快速增强解码器的解码时间与数据传送时间的和被限制为2.5毫秒。下面将参照图15对根据本发明优选实施例的、在1-时隙ACK/NAK_DELAY模式下，快速增强解码器40的解码时间与数据传送时间的和被限制为不超过2.5毫秒的情况进行详细描述。

将快速增强解码器40的解码时间与数据传送时间的和限制为不超过2.5毫秒的原因是为了简化对输出缓冲器的控制。在1-时隙ACK/NAK_DELAY模式下，在大多数情况下，通过尽可能靠近该时隙边界布置分组数据信道的增强解码器使能信号PDCH_TURBO_EN能够分配最长的解码时间。通常，采用这种方式缩短的数据传送时间要比‘t_demod+t_GAP’短。由于‘t_demod’是非常小的值，因此该差别可以不予考虑。因此，在1-时隙ACK/NAK_DELAY模式下，可以在2个时隙(2.5毫秒)内执行所有的操作，包括PDCH解调、解映射(demapping)、快速增强解码器40进行的解码、以及数据传送。

图16和17是根据本发明实施例的快速增强解码器中的输出缓冲器在2-时隙ACK/NAK_DELAY模式下的时序图。下面参照图16和17对根据本发明实施例的快速增强解码器中的输出缓冲器在2-时隙ACK/NAK_DELAY模式下的操作进行详细的描述。

如图16所示，快速增强解码器40中的输出缓冲器利用增强解码时钟增强CLK作为系统时钟，并且还利用分组数据信道的增强解码器使能信号PDCH_TURBO_EN作为系统时钟。和在1-时隙ACK/NAK_DELAY模式下不同，在2-时隙ACK/NAK_DELAY模式下，输出缓冲器的读/写切换以不规则的间隔发生。可以注意的是，读/写切换根据分组数据信道的增强解码器使能信号PDCH_TURBO_EN以及增强解码已进行信号的产生位置而不规则。如图16所示，快速增强解码器40可以维持对第k编码器分组进行解码直到产生分组数据信道的第(k+1)增强解码器使能信号PDCH_TURBO_EN[k+1]时为止。因此，输出缓冲器的读/写切换时间也由分组数据信道的增强解码器使能信号PDCH_TURBO_EN来确定。此外，根据图16可注意到，在从产生分组数据信道的第k增强解码器使能信号PDCH_TURBO_EN[k]时起直到完成数据传送时的3个时隙上执行分组数据信道的解码和数据传送。如图16所示，数据传送时间长于或等于最小值1.25毫秒。

图17图释了根据本发明实施例的通过快速增强解码器40进行数据传送以及解码的一个极端的例子。如图17所示，当在时隙的后部边界产生分组数据信道的第(k+1)增强解码器使能信号PDCH_TURBO_EN[k+1]以及在下一时隙的后部边界产生分组数据信道的第(k+2)增强解码器使能信号PDCH_TURBO_EN[k+2]时，PDCH解码以及数据传送可以在几乎3个时隙上进行。

图18是图释根据本发明实施例的输出缓冲器的控制时序以及快速增强解码器在1-时隙ACK/NAK_DELAY模式下和2-时隙ACK/NAK_DELAY模式下的操作的例子的时序图。下面参照图18对根据本发明实施例的典型输出缓冲器的控制时序以及在1-时隙ACK/NAK_DELAY模式下和2-时隙ACK/NAK_DELAY模式下的快速增强解码器的操作进行详细的描述。

由于输出缓冲器300支持1-时隙ACK/NAK_DELAY模式和2-时隙ACK/NAK_DELAY模式，因此其应该能对每种模式独立地操作。首先，描述在1-时隙ACK/NAK_DELAY模式下的操作。根据图18可以注意到，在1-时隙ACK/NAK_DELAY模式下，对输出缓冲器OBUF0和OBUF1的选择以及对每个输出缓冲器中的页面的选择可以基于规则进行。此外，处理器50支持每5毫秒收集4个已解码的编码器分组以及传输所收集的编码器分组的方法，以便减少中断负载。下面描述在1-时隙ACK/NAK_DELAY模式下的主要操作。

(1)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420的切换以及在特定输出缓冲器中的页面切换由1-时隙缓冲器页面选择信号OBUF_PAGE_1S[2]和OBUF_PAGE_1S[1:0]来执行，该1-时隙缓冲器页面选择信号OBUF_PAGE_1S[2]和OBUF_PAGE_1S[1:0]是由计数器的值确定的信号，该计数器根据系统时间SYNC_125(1.25-毫秒的时隙SYNC)操作，而不管一个时隙内分组数据信道的增强解码器使能信号PDCH_TURBO_EN的产生位置。

(2)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420每个都由OBUF_PAGE_1S[1:0]分成4个页面。此外，在每个输出缓冲器中的页面切换都通过以由3-位计数器周期性产生的在0到3之间的值为规则基础进行。

(3)当产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN时，快速增强解码器40根据由HARQ控制器30分配的输出缓冲器的页面信息把已解码数据存储在该输出缓冲器的相应页面内。

(4)为了把用于数据传输的中断发送给处理器50，该HARQ控制器30每5毫秒产生增强中断信号INT_TURBO，并且该信号由依照系统时间SYNC_125(1.25-毫秒的时隙SYNC)操作的计数器的值确定。

(5)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420之间读/写模式的切换由增强中断信号INT_TURBO确定。

(6)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420的读/写操作是相互排斥的。

(7)当4个编码器分组被连续传输时，所有的数据都存储在输出缓冲器page#0、page#1、page#2以及page#3中。相反，当仅仅传输几个编码器分组并且没有数据在剩余的时段内被传输时，只在一个在输出缓冲器的4个页面中产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN的时隙内存储数据。然而，读/写模式之间的切换必须依照增强中断信号INT_TURBO来执行。

接着，描述在2-时隙ACK/NAK_DELAY模式下的操作。根据图18可以注意到，在2-时隙ACK/NAK_DELAY模式下，对输出缓冲器OBUF0和OBUF1的选择以及对每个输出缓冲器中的页面的选择可以以无规则为基础进行。这是因为，快速增强解码器40执行解码，并跨过该时隙边界。与在1-时隙ACK/NAK_DELAY模式下一样，处理器50支持以每5毫秒边界及其周围收集4个已解码的编码器分组以及传输所收集的编码器分组的方法，以便将少中断负载。下面描述在2-时隙ACK/NAK_DELAY模式下的主要操作。

(1)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420的缓冲器切换以及在特定输出缓冲器中的页面切换的发生与一个时隙内分组数据信道的增强解码器使能信号PDCH_TURBO_EN的产生位置以及增强解码已进行信号PDCH_TURBO_DONE的产生位置有关联。此外，考虑OBUF_PAGE_1S[1:0]来确定其值，该OBUF_PAGE_1S[1:0]是由计数器的值确定的信号，该计数器根据系统时间SYNC_125(1.25-毫秒时隙SYNC)操作。

(2)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420每个都由2-时隙输出缓冲器选择信号OBUF_PAGE_2S[1:0]分成4个页面，并且该值由增强解码已进行信号PDCH_TURBO_DONE的产生而被更新。也就是说，就在每个输出缓冲器中的页面切换而言，该输出缓冲器的页面通过由起始于2-时隙输出缓冲器选择信号OBUF_PAGE_2S[1:0]中page#0的增强解码已进行信号PDCH_TURBO_DONE向上计数的计数器的值来选择，该2-时隙输出缓冲器选择信号OBUF_PAGE_2S[1:0]由增强中断信号INT_TURBO清除。

(3)当产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN时，快速增强解码器40根据由HARQ控制器30分配的输出缓冲器的页面信息把已解码数据存储在该输出缓冲器的相应页面内。输出缓冲器的页面不能够被切换，直到产生增强解码已进行信号。因此，在许多情况下，一个页面可以持续4个时隙。这是与1-时隙ACK/NAK_DELAY的最显著的区别。

(4)为了把用于数据传输的中断发送给处理器50，该HARQ控制器30每5-毫秒边界及其附近产生增强中断信号INT_TURBO，并且该信号的确定取决于：从用于1-时隙ACK/NAK_DELAY的OBUF_PAGE_1S[1:0]产生的page#0信息、分组数据信道的增强解码器使能信号PDCH_TURBO_EN是否根据该page#0而产生、以及分组数据信道的增强解码器使能信号PDCH_TURBO_EN是否在4个先前的时隙中产生。

(5)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420之间读/写模式的切换由增强中断信号INT_TURBO确定。

(6)第一输出缓冲器(OBUF0)410和第二输出缓冲器(OBUF1)420的读/写操作是相互排斥的。

(7)当4个编码器分组被连续传输时，所有的数据都存储在输出缓冲器page#0、page#1、page#2以及page#3中。相反，当仅仅传输几个编码器分组并且没有数据在剩余的期间内被传输时，只在一个在输出缓冲器的4个页面之中产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN的时隙内存储数据。然而，读/写模式之间的切换必须依照增强中断信号INT_TURBO来执行。

在2-时隙ACK/NAK_DELAY模式下，如图18所示，第一输出缓冲器410和第二输出缓冲器420的读/写模式的实际切换应该由分组数据信道的增强解码器使能信号PDCH_TURBO_EN和增强解码已进行信号PDCH_TURBO_DONE独立地执行。然而，当快速增强解码器40已经在先前的时隙内完成了解码时，优选的是，尽可能早地产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN。由于这两种情况的时间差非常细微，因此利用分组数据信道的增强解码器使能信号PDCH_TURBO_EN来确定读/写模式的切换。

图19是图释根据本发明实施例，在1-时隙ACK/NAK_DELAY模式下，处理器、HARQ控制器与快速增强解码器之间的操作时序的图。下面参照图19对根据本发明实施例，在1-时隙ACK/NAK_DELAY模式下，处理器、HARQ控制器与快速增强解码器之间的操作时序进行详细的描述。

首先，对在1-时隙ACK/NAK_DELAY模式下的操作进行描述。在1-时隙ACK/NAK_DELAY模式下，如上所述，HARQ控制器30周期性地提供1-时隙输出缓冲器写使能信号OBUF0_W_EN_1S，用于选择用于写的输出缓冲器OBUF0或OBUF1，以及提供信号OBUF_PAGE_1S[1:0]，该信号用于从所选择的输出缓冲器中选择页面。此外，必须在产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN的时隙内产生增强解码已进行信号PDCH_TURBO_DONE。快速增强解码器40在增强解码器使能信号PDCH_TURBO_EN和增强解码已进行信号PDCH_TURBO_DONE之间的期间内执行解码操作。在每次除了第一输出缓冲器状况信号OBUF0_STATUS和第二输出缓冲器状况信号OBUF1_STATUS之外还产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN时，HARQ控制器30把由该编码器分组的大小确定的增强解码信号EP_SIZE_TURBO的值写入该寄存器中。利用表格2中的代码执行该写操作。第一和第二输出缓冲器OBUF0和OBUF1的读/写模式的切换由每5毫秒产生的1-时隙增强中断信号INT_TURBO_1S来执行，并且执行数据传送5毫秒。如图19所示，当产生1-时隙增强中断信号INT_TURBO_1S时，把关于输出缓冲器状况OBUF_STATUS的信息从HARQ控制器30传送给快速增强解码器50，并且随后，清除所有切换到写模式的输出缓冲器的状况寄存器。此外，每1.25毫秒清除分组数据信道的增强解码器使能信号PDCH_TURBO_EN的激活标志。

如果分组数据信道的增强解码器使能信号PDCH_TURBO_EN如结合图10所述的那样产生，则将分组数据信道的增强解码器使能信号PDCH_TURBO_EN的激活标志在状况方面切换为‘1’，并且在该时隙的边界处再次通过系统时间信号SYNC_125来清除。如果建立增强解码已进行信号PDCH_TURBO_DONE，并且分组数据信道具有劣(bad)CRC或者HARQ控制器30设置有意的STOP(INT_STOP)，那么，当分组数据信道具有作为对分组数据信道进行CRC核查的结果的劣CRC时，HARQ控制器30在与当前写输出缓冲器的页面对应的输出缓冲器状况信号OBUF_STATUS0(或OBUF_STATUS1)中设置‘空(＝000b)’。随后，处理器50跳过该点而不读取数据。如果在第一和第二输出缓冲器OBUF0和OBUF1中除了劣-CRC页面之外的其它页面中没有数据，则不产生处理器中断信号INT_HOST。此外，鉴于HARQ控制器30设置停止中断信号INT_STOP的情况，PDCH_TURBO_DONE  或INT_STOP被用作PAGE_SELECTOR(2ACK_TIME)输入信号。也就是说，即使在产生该停止中断信号INT_STOP时，由于‘CRC劣’，处理器50也执行将INT_STOP考虑为增强解码已进行信号PDCH_TURBO_DONE的页面切换。因为在停止中断信号INT_STOP之后执行CRC核查，因此保存关于其中产生停止中断信号INT_STOP的页面的信息，并且在此时，会发生‘CRC良好’。

图20是图释根据本发明的一个实施例，在2-时隙ACK/NAK_DELAY模式下，在处理器、HARQ控制器、以及快速增强解码器之间的操作时序的图。下面参照图20对根据本发明实施例，在2-时隙ACK/NAK_DELAY模式下，在处理器、HARQ控制器、以及快速增强解码器之间的操作时序进行详细的描述。

在2-时隙ACK/NAK_DELAY模式下，如上所述，HARQ控制器30非周期性地提供2-时隙第一输出缓冲器写使能信号OBUF0_W_EN_2S，用于选择用于写的输出缓冲器OBUF0或OBUF1，以及提供2-时隙输出缓冲器页面信号OBUF_PAGE_2S[1:0]，该信号用于从所选择的输出缓冲器中选择页面。此外，HARQ控制器30非周期性地产生2-时隙增强中断信号INT_TURBO_2S，用于每5毫秒的数据传输。可以在HARQ控制器30产生解调已进行信号PDCH_DEMOD_DONE之后的特定位置产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN。此外，增强解码已进行信号PDCH_TURBO_DONE的产生可以延迟，直到产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN的时隙的下一时隙。快速增强解码器40在增强解码器使能信号PDCH_TURBO_EN和增强解码已进行信号PDCH_TURBO_DONE之间的期间内执行解码操作。此外，在每次除了第一输出缓冲器状况信号OBUF0_STATUS和第二输出缓冲器状况信号OBUF1_STATUS之外还产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN时，HARQ控制器30把由该编码器分组的大小确定的增强解码信号EP_SIZE_TURBO的值写入该寄存器中。利用表格2中的代码执行写入该寄存器。第一和第二输出缓冲器OBUF0和OBUF1的读/写模式的切换由每5毫秒产生的2-时隙增强中断信号INT_TURBO_2S来执行，并且执行数据传送5毫秒。

如图20所示，当产生2-时隙增强中断信号INT_TURBO_2S时，把关于输出缓冲器状况OBUF_STATUS的信息从HARQ控制器30传送给快速增强解码器50，并且随后，清除所有切换到写模式的输出缓冲器的状况寄存器。此外，每1.25毫秒清除分组数据信道的增强解码器使能信号PDCH_TURBO_EN的激活标志。

如果分组数据信道的增强解码器使能信号PDCH_TURBO_EN如结合图10所述的那样在一个时隙内产生，则将分组数据信道的增强解码器使能信号PDCH_TURBO_EN的激活标志在状况方面切换为‘1’，并且在该时隙的边界处再次通过系统时间信号SYNC_125来清除。如果建立增强解码已进行信号PDCH_TURBO_DONE，并且分组数据信道具有劣CRC或者HARQ控制器30设置有意的STOP(INT_STOP)，那么，当分组数据信道具有作为对分组数据信道进行CRC核查的结果的劣CRC时，HARQ控制器30在与当前写输出缓冲器的页面对应的输出缓冲器状况信号OBUF_STATUS0(或OBUF_STATUS1)中设置‘空(＝000b)’。随后，处理器50跳过该点而不读取数据。如果在第一和第二输出缓冲器OBUF0和OBUF1中除了劣-CRC页面之外的其它页面中没有数据，则不产生处理器中断信号INT_HOST。此外，鉴于HARQ控制器30设置停止中断信号INT_STOP的情况，增强解码已进行信号PDCH_TURBO_DONE或停止中断信号INT_STOP被用作PAGE_SELECTOR(2ACK_TIME)输入信号。也就是说，即使在产生该停止中断信号INT_STOP时，由于‘CRC劣’，处理器50也执行将INT_STOP考虑为增强解码已进行信号PDCH_TURBO_DONE的页面切换。因为在停止中断信号INT_STOP之后执行CRC核查，因此保存关于其中产生停止中断信号INT_STOP的页面的信息，并且在此时，会发生‘CRC良好’。如图20所示，与OBUF0_PAGE_1S[1:0]不同，OBUF0_PAGE_2S[1:0]可被保存而不是被切换跨过该时隙边界，并且其可以以相同的值被维持最大4个时隙。

如图20所示，即使在除了在page#0内产生分组数据信道的增强解码器使能信号PDCH_TURBO_EN的情况之外的其它情况下，其中该page#0由OBUF_PAGE_1S[1:0]像在第一时隙中那样产生，尽管该分组数据信道的增强解码器使能信号PDCH_TURBO_EN并没有像在第5时隙中那样产生，但是，当HARQ控制器30当前所观测到的增强EN_POS[3:0]超过分组数据信道的增强解码器使能信号PDCH_TURBO_EN的阈值M时，仍通过强制产生2-时隙增强中断信号INT_TURBO_2S。这是因为，应每5毫秒对第一输出缓冲器410和第二输出缓冲器420进行切换。当然，当在4个先前的时隙内没有已解码的编码器分组时，通过结合图10所描述的中断产生器360使得2-时隙增强中断信号INT_TURBO_2S失效，因此实际上不对处理器50产生中断。

图21是图释根据本发明实施例的由该输出缓冲器控制器执行的整个控制操作的流程图。下面参照图21对根据本发明实施例的，由该输出缓冲器控制器执行的控制操作进行详细的描述。

首先，描述输出缓冲器控制器300的初始化操作。该输出缓冲器控制器300在步骤500中执行初始状态。在该初始状态中，该输出缓冲器控制器300执行参数初始化，并且输出缓冲器初始化，将计数器的初始值设置为‘0’，并且将计数器的最大值设置为预定值CM。在此，CM表示由设计者所确定的特定常数。该初始化操作与对地址产生器的参数进行初始化的进程相对应。之后，该输出缓冲器控制器300在步骤502中确定ACK_DELAY是否为1个时隙。如果ACK_DELAY是1个时隙，则该输出缓冲器控制器300前进到步骤504。相反如果ACK_DELAY是2个时隙，则该输出缓冲器控制器300前进到步骤600。在步骤504中，该输出缓冲器控制器300基于1-时隙ACK_DELAY选择输出缓冲器地址产生器，并且随后前进到步骤602。该输出缓冲器控制器300基于1-时隙ACK_DELAY或2-时隙ACK_DELAY执行设置，因为1×EV-DV系统给定可变解码时间。因此，由于输出缓冲器地址产生器根据在该系统中提供的ACK_DELAY而改变，因此这必须预先确定。

在初始化之后，该输出缓冲器控制器300执行步骤600-628的进程。下面详细描述由该输出缓冲器控制器300执行的步骤600-628的进程。

在步骤600中，该输出缓冲器控制器300选择基于2-时隙ACK_DELAY的输出缓冲器地址产生器，并且随后前进到步骤602。在选择基于1-时隙或2-时隙ACK_DELAY的输出缓冲器地址产生器之后，该输出缓冲器控制器300在步骤602内使计数值增加1，并且随后前进到步骤604。该输出缓冲器控制器300在步骤604中确定是否由于接收到新的分组而需要进行信道解码。如果在当前时隙边界从接收器没有收到分组，则该输出缓冲器控制器300应等待，直到下一时隙边界。尤其是，在2-时隙ACK_DELAY情况下，由于信道解码可以在一个时隙内执行最大两次，因此，可以在该时隙边界之前接收另一个分组用于信道解码。因此，应该执行这样的进程，确定当前时序是否为时隙边界以及如果没有收到分组则等待将要接收的分组。如果在步骤604中确定已经收到新的分组，则该输出缓冲器控制器300前进到步骤608。否则，该输出缓冲器控制器300前进到步骤606，并且确定当前时序是否为下一时隙边界。如果在步骤606中确定当前时序为下一时隙边界，则该输出缓冲器控制器300返回到步骤602，在该步骤使计数值增加1，并且随后再次执行步骤604。然而，如果在步骤606中确定当前时序不是下一时隙的边界，则该输出缓冲器控制器300返回到步骤604。

在步骤608中，该输出缓冲器控制器300计算输出缓冲器决策参数。该输出缓冲器决策参数是用于快速增强解码器40以及输出缓冲器控制器300中的参数值。在参数计算之后，该输出缓冲器控制器300在步骤610中将该输出缓冲器决策参数传输给快速增强解码器40，并且同时存储与将传送给处理器50的接收数据有关的信息。之后，在步骤612中，该输出缓冲器控制器300向快速增强解码器40发送解码命令。也就是说，如果从接收器接收到被等待的分组数据，则该输出缓冲器控制器300必须产生用于对所接收到的分组进行解码的信息，产生关于输出缓冲器的存储位置的信息以便选择双输出缓冲器中的一个，选择所选输出缓冲器的页面，并预先把与读/写模式设置相关的信息传送给快速增强解码器40，或者一起传送该信息与解码起始信号。通过这样，快速增强解码器40执行增强解码进程。在步骤614中，输出缓冲器控制器300等待将要完成的快速增强解码器40的增强解码。在步骤615中，该输出缓冲器控制器300确定该增强解码是否完成。如果增强解码已经完成，则该输出缓冲器控制器300前进到步骤616，否则，则返回到步骤614。

在步骤616中，该输出缓冲器控制器300确定是否已经经过了输出缓冲器的存储时间。如果在步骤616中确定已经经过了输出缓冲器的存储时间，则该输出缓冲器控制器300前进到步骤618，而如果没有经过该输出缓冲器的存储时间，则该输出缓冲器控制器300返回到步骤606。在接收到分组数据信道的增强解码已进行信号PDCH_TURBO_DONE时，该输出缓冲器控制器300确定该输出缓冲器的数据存储时间是否已经经过了最大存储时间。如果其为将到目前为止所积累的数据转移到处理器50的时间，则该输出缓冲器控制器300把与存储在输出缓冲器400中的分组有关的信息以及与输出缓冲器的存储位置有关的信息预先传送给处理器，或者一起传输该信息与中断。通过CNT和CNT_MAX之间的比较来确定该最大存储时间，并且将该最大存储时间定义为CNT_MAX。

在步骤618中，该输出缓冲器控制器300向处理器50发送数据传输的中断。之后，在步骤620中，处理器50读取存储在输出缓冲器控制器300中的、与输出缓冲器有关的参数，并且同时，对该输出缓冲器400进行存取。此时，该输出缓冲器控制器300保持空闲状态，以便对处理器50进行存取。在步骤622中，处理器50读取存储在该被存取的输出缓冲器400中的已解码编码器分组的数据。即使在这种情况下，该输出缓冲器控制器300也保持空闲状态。在步骤624中，该输出缓冲器控制器300确定从输出缓冲器400到处理器50的数据传输是否完成。如果从输出缓冲器400到处理器50的数据传输已经完成，则该输出缓冲器控制器300前进到步骤626，否则，该输出缓冲器控制器300保持空闲状态直到处理器50读取该数据为止。在图21中，提供步骤620和622作为例子来表示处理器50的操作。实际上，该输出缓冲器控制器300在此时保持该空闲状态。

在步骤626中，该输出缓冲器控制器300对与所读取的输出缓冲器有关的参数进行初始化，对从该输出缓冲器控制器300传送到处理器50的参数进行初始化，并且对中断信号进行初始化。之后，在步骤628中，该输出缓冲器控制器300把计数值设置为‘0’，并且随后返回到步骤606。

通过该进程，该输出缓冲器控制器300可以存储已解码数据并将所存储的数据发送给处理器50。

图22是图释根据本发明实施例的包括输出缓冲器控制器的移动台的方块图。下面参照图22对根据本发明实施例的包括输出缓冲器控制器300的移动台接收器的结构和操作进行详细的描述。

通过移动台的天线接收从基站的发射器发射的射频(RF)信号，并且把该射频信号输入RF(射频)部分701。该RF部分701把从天线接收到的RF信号转换成中频(IF)信号，并且随后将IF信号转换成基带信号。该模拟基带信号通过基带模拟处理器(BBA)703转换成数字信号。

该数字信号被输入到调制解调器710中的基带接口711中。该基带接口711将该数字信号分成流量数据和控制数据。所分离的流量数据被存储在输入缓冲器713中的特定区域，同时，所分离的控制数据输入至输出缓冲器控制器300。输入该输出缓冲器控制器300的控制信息用作基础数据，该输出缓冲器控制器300基于该基础数据进行操作。

存储在输入缓冲器713中的流量数据被输入增强解码器40。在该增强解码器40执行增强解码之前，该输出缓冲器控制器300输出与写地址有关的信息，来自增强解码器40的已解码数据将被写入该写地址中。在完成解码之后，根据来自输出缓冲器控制器的控制的写地址信息，该增强解码器40把已解码数据存储在输出缓冲器400的预定区域内。此外，该增强解码器40向该输出缓冲器控制器300提供解码已进行信号以及解码结果信息。

该输出缓冲器控制器300在预定时间内基于从该增强解码器40收到的解码已进行信号以及解码结果信息核查是否满足预定中断条件。只有在满足中断条件时，该输出缓冲器控制器300才产生中断信号，指令主机(或处理器)50从输出缓冲器400中读取数据。同时，该输出缓冲器控制器300向主机50提供与读地址有关的信息，数据在该读地址被从该输出缓冲器400读出。

在收到该中断信号以及读地址信息时，该主机50基于该读地址信息计算该输出缓冲器400的读地址，并且随后读取存储在该输出缓冲器400的读地址中的已解码数据。

正如从前面的说明所理解到的那样，在HARQ移动通信系统中，无论是ACK_DELAY＝1还是ACK_DELAY＝2，本发明的实施例可以在不增加处理器的负载的情况下传送已解码数据。此外，本发明的实施例能够确保快速增强解码器的解码时间，防止由于基于HARQ的重传分组数据的不连续而导致的错误的误差检测，并使得能够进行快速响应。

尽管已经参照本发明的特定的实施例对本发明进行了示意和描述，但是，本领域的普通技术人员可以理解的是，在不脱离所附的权利要求书所限定的的精神和范围的情况下，可以在形式和细节方面进行各种改变。

Claims (26)

1、一种移动台设备，用于接收分组数据，解码所接收到的分组数据，并将已解码的分组数据传送给移动通信系统中的上层，所述设备包括：

增强解码器，用于解码所述分组数据；

缓冲器，用于存储已解码的分组数据，并且在收到读取请求时输出分组数据；

缓冲器控制器，用于从所述增强解码器接收解码已进行信号，并产生中断信号和用于读取存储在该缓冲器中的数据的读地址；以及

处理器，在从所述缓冲器控制器接收到所述中断信号时，根据所述读地址读取存储在所述缓冲器中的数据。

2、如权利要求1所述的移动台设备，其中，所述缓冲器被双重化，以存储已解码数据；其中，双重化缓冲器的每个被划分成几个具有规定大小的区域，并且所述已解码数据被存储在所划分的区域中。

3、如权利要求1所述的移动台设备，其中，所述读地址包括其中存储所述已解码数据的缓冲器的区域信息和地址信息。

4、如权利要求1所述的移动台设备，其中，所述缓冲器控制器包括：

页面缓冲器选择器，用于接收接收器的系统时间信号，根据从所述系统时间确定的1-时隙延迟响应模式选择所述双重化缓冲器中的一个，并确定所选择缓冲器的给定页面；

停止位置选择器，用于接收所述系统时间信号和解码时钟，并产生停止位置信号，所述停止位置信号可以在一个时隙内随机设定；

标志产生器，根据所述接收器的系统时间被清除，所述标志产生器用于根据所述分组数据的增强解码器使能信号输出标志；

缓冲器选择器，用于接收所述标志产生器的信号、所述停止位置选择器的输出信号、以及所述增强解码器使能信号，并根据2-时隙延迟响应模式选择所述双重化区域中的一个；

页面选择器，用于根据所述2-时隙延迟响应模式选择所选择区域的页面；以及

中断控制器，用于通过接收来自所述页面缓冲器选择器、所述缓冲器选择器和所述页面选择器的信号、以及来自所述双重化区域缓冲器的缓冲器状况信号而产生中断信号。

5、如权利要求1所述的移动台设备，其中，所述缓冲器控制器包含在位于物理层中的混合自动重复请求(HARQ)控制器中。

6、如权利要求1所述的移动台设备，其中，所述已解码数据信息包括所述已解码数据的误差信息、所述解码器的状况信息、以及解码已进行信息中的至少一个。

7、如权利要求1所述的移动台设备，其中，所述缓冲器控制器接收所述系统时间信号，根据所接收到的系统时间信号确定ACK/NACK延迟响应模式，并根据所确定的延迟响应模式选择所述双重化缓冲器中的一个。

8、如权利要求1所述的移动台设备，其中，所述缓冲器控制器确定在所述缓冲器中是否存在任何已解码数据，并当在所述缓冲器中没有已解码数据时不产生中断信号。

9、如权利要求1所述的移动台设备，其中，在接收到至少两个解码已进行信号时，所述缓冲器控制器产生中断信号和用于数据读取的读地址。

10、如权利要求1所述的移动台设备，其中，所述缓冲器控制器每5毫秒产生所述中断信号。

11、如权利要求1所述的移动台设备，其中，所述缓冲器控制器根据所述处理器上的负载产生所述中断信号。

12、如权利要求1所述的移动台设备，其中，在完成解码之后，所述增强解码器为所述缓冲器提供所述已解码数据和缓冲器地址信号，所述已解码数据将基于所述缓冲器地址信号被写入。

13、一种方法，用于将已解码数据传送到移动台设备中的上层，所述移动台设备包括用于解码所接收到的分组数据的解码器，所述方法包括如下步骤：

(a)从所述解码器接收已解码数据；

(b)如果已经经过了预定时间，则产生中断信号和缓冲器读地址，用于将所述已解码数据传送到所述上层；以及

(c)基于所产生的所述中断信号以及缓冲器读地址，将所述已解码数据从所述缓冲器传输到所述上层。

14、如权利要求13所述的方法，其中，所述步骤(b)包括以下步骤：

接收系统时间信号，并且根据所接收到的系统时间信号确定ACK/NACK延迟响应模式；以及

根据所确定的延迟响应模式选择所述双重化缓冲器中的一个。

15、如权利要求13所述的方法，还包括步骤：在所述解码器完成高速率分组数据的解码之后接收解码已进行信号。

16、如权利要求13所述的方法，其中，所述已解码数据信息包括所述已解码数据的误差信息、所述解码器的状况信息、以及解码已进行信息中的至少一个。

17、如权利要求13所述的方法，其中，所述预定时间为5毫秒。

18、如权利要求13所述的方法，其中，当在预定时间没有已解码分组数据时，不产生所述中断信号以及数据读取信息。

19、一种方法，用于将已解码数据传送到移动台设备中的上层，所述移动台设备包括用于解码所接收到的分组数据的解码器，所述方法包括如下步骤：

从所述解码器接收已解码数据；

如果预定数量的数据块被所述解码器解码并且被存储在所述输出缓冲器中，则产生中断信号和缓冲器读地址，用于将所述已解码数据传送到所述上层；以及

基于所产生的所述中断信号以及缓冲器地址，将所述已解码数据传输到所述上层。

20、如权利要求19所述的方法，其中，所述缓冲器信息包括与其中存储已解码数据的所述缓冲器的区域和地址有关的信息。

21、如权利要求19所述的方法，还包括步骤：

如果在预定时间内没有分组数据通过所述分组数据信道被解码，则不产生中断信号。

22、如权利要求21所述的方法，其中，所述预定时间为5毫秒。

23、如权利要求19所述的方法，其中，所述预定数量为2或以上。

24、一种移动台设备，用于接收高速率分组数据，解码所接收到的分组数据，并将已解码的分组数据传送给移动通信系统中的上层，所述设备包括：

天线，用于接收从基站的发射器发射出的高速率射频(RF)编码器分组；

RF部分，用于把从所述天线接收到的高速率RF编码器分组转换成基带信号；

模拟-数字(A/D)转换部分，用于将来自所述RF部分的模拟信号转换成数字信号；

增强解码器，用于对A/D转换的高速率编码器分组数据进行解码；

缓冲器，用于存储所述已解码分组数据，并且在接收到读取请求时输出分组数据；

缓冲器控制器，用于从所述增强解码器接收所述已解码数据，并产生中断信号和用于读取存储在所述缓冲器中的数据的读地址；以及

处理器，在从所述缓冲器控制器接收到所述中断信号时，根据所述读地址读取存储在所述缓冲器中的数据。

25、如权利要求24所述的移动台设备，还包括：

基带接口，用于接收来自所述A/D转换部分的信号，并且将所接收到的信号分离成控制信号和高速率分组数据；以及

输入缓冲器，用于在解码之前临时存储从所述基带接口输出的所述高速率分组数据。

26、一种方法，用于接收高速率分组数据、解码所接收到的分组数据、以及将已解码的分组数据传送到移动通信系统中的上层，所述方法包括以下步骤：

接收从基站的发射器发射的高速率射频(RF)编码器分组；

把所接收到的高速率RF编码器分组转换成基带信号；

将模拟基带信号模拟-数字(A/D)转换成数字信号；

对A/D转换的高速率编码器分组数据进行解码，并存储已解码分组数据；

在至少两次完成解码之时产生中断信号和用于读取所存储的数据的读地址；以及

响应于所述中断信号读取存储在所述读地址中的已解码数据。

Images