CN1723617A - 判决前馈均衡器系统和方法 - Google Patents

Abstract

一种减轻无线信道(300)的不利影响的均衡器和对应方法。均衡器包括与输入信号(501)耦接，并包括与输出组合器(507)耦接的延迟电路的延迟线路(503)，所述延迟线路提供中间信号(g0...gN)；和与延迟线路耦接的、用于提供前馈信号(506)的前馈电路(505)，所述前馈信号(506)包括按照与信道参数的估计相对应的定标因子缩放的硬判决，其中输出组合器组合前馈信号和中间信号，提供被补偿无线信道对输入信号的不利影响的输出信号(509)。

Description

判决前馈均衡器系统和方法

技术领域

本发明涉及无线通信系统，更具体地说，涉及在无线通信系统中的接收器中实现判决前馈均衡器的设备和方法。

背景技术

正在开发在对应系统中支持高和超高带宽和数据速率的无线通信设备或单元，例如接收器和收发器。由于这些系统已发展，因此正在采用具有更大带宽的更高频率信道和更复杂的编码和调制方案。例如，IEEE 802.15工作组正在开发规定从3.1GHz～5.15GHz以及从5.825GHz～10.6GHz的信道和高达1.35Gbps(十亿比特每秒)的数据速率的短程通信标准。具有通常被称为复合信道的宽带或超宽带信道的这些系统对实践者带来各种问题。一个问题是一般受多路径影响，例如由于在传送信号到达接收器之前，传送信号的反射的各种组合的结果，接收多个信号或射线的影响控制的符号间干扰。

已知使用均衡器和相对应的方法来改进或减轻符号间干扰的程度。通常使用其间传送已知信号的训练周期。当接收器恢复所述已知信号时，可使用各种技术来将恢复的信号补偿或恢复到已知信号的合理近似。所得到的补偿或均衡信息或参数随后可被用于补偿后续接收的未知信号。虽然存在实现均衡的各种技术，但是它们存在各种问题，例如计算过于复杂，等待时间过长，或者不能解决复合信道的相关的难以预测的变化。在成本和电池寿命受到约束的具有有限处理或计算资源的接收器中，这些缺陷尤其棘手。

从而需要供宽带信道使用的更好的改进均衡器和对应方法。

附图说明

附图用于进一步图解说明各种实施例，以及用于说明根据本发明的各种原理和优点，在附图中，相同的附图标记代表相同或功能相似的部件，并且附图和下面的详细说明一起包含在说明书中并构成说明书的一部分。

图1是包括均衡器的接收器的简化方框图；

图2是判决反馈均衡器的例证方框图；

图3描述发射器和接收器之间的例证信道；

图4描述供图1中的接收器中使用的判决前馈均衡器的方框图；

图5-图8描述判决反馈前馈均衡器的备选实施例；

图9图解说明实现信号均衡的方法的流程图；

图10和图11图解说明适合于M-ary信号的均衡的DFFE均衡器的例证方框图。

具体实施方式

一般来说，本发明涉及包括通信单元或设备和接收器的通信系统，和可有利地用在通信接收器，设备，单元等中的能够实现接收信息的均衡的方法和设备。更具体地说，讨论和说明了具体体现为均衡器和对应方法的各种发明概念和原理，所述均衡器和对应方法供例如通信接收器之用，从而提供或简化接收信号的补偿或均衡，以极好的计算高效的方式减轻无线信道的影响。有利的是用呈集成电路形式的专用硬件，或者利用信号处理器，例如执行恰当软件的数字信号处理器来提供或实现均衡器及其方法。

通信单元或接收器一般用在要求通信链路支持高数据速率，例如在传送视频数据中遇到的高数据速率的短程(小于100米，通常1-10米)的环境中，例如在局域网(LAN)或个人区域网络(PAN)中遇到的短程环境中。这些接收器可用在需要或者能够受益于短程高数据速率无线通信链路的家庭娱乐系统或小型办公室和办公设备，会议室和设备等中。对本发明有利的设备或单元可以是为无线网络操作装备和配置的具有不同功能的各种设备，并且只要这样的设备或单元包括根据这里描述和讨论的原理和概念布置和构成的接收器。这些接收器可根据一种或多种IEEE标准，例如IEEE 802.15和类似标准操作。

本公开用于进一步说明产生和使用根据本发明的各个实施例的最佳方式。本公开还用于促进对本发明的发明原理及其优点的理解和认识，而不是对本发明的限制。本发明只由包括在本申请的未决期间产生的任何改进的附加权利要求以及批准的那些权利要求的所有等同物限定。

另外关系术语(如果有的话)，例如第一和第二，上和下等的使用只是用于将一个实体或动作与另一实体或动作区分开，而不必要求或暗示这样的实体或动作之间的任何实际的这种关系或顺序。

本发明的多个功能和本发明的多个原理最好用或者以集成电路(IC)，例如专用IC或者数字信号处理器，和恰当的软件程序或指令来实现。尽管工作量大并且存在由例如有用时间，当前技术和经济考虑因素启发的多个设计选择，当在这里公开的概念和原理的指导下，本领域的普通技术人员将通过极少的实验，能够容易地产生这样的IC和软件指令及程序。于是，为了简短起见，以及使根据本发明的原理和概念模糊不清的任何风险最小化，这样的软件和IC的进一步讨论(如果有的话)将被局限于关于优选实施例使用的原理和概念的本质。参见图1，讨论和说明包括均衡器的接收器的简化的典型方框图。图1中描述的多个功能已为人们所知，不再赘述。表示并包括在图1的接收器中的是无线电接收器101，它适合于接收宽带或超宽带信号，并且与无线电控制器和接口103耦接，除了其它功能之外，无线电控制器和接口103还起接收器后端的作用。图1的接收器可能被用作收发器的一部分，例如接收器和发射器(未示出)。

除了其它实体之外，无线电接收器101还包括均如图所示相互耦接的已知天线110，前端115，相关器或超宽带相关器120，和提供接收时钟CLKR的定时生成器125。一般来说，前端115包括适合于以可由相关器处理的形式(电平，阻抗，噪声系数等)调整和向相关器120提供接收信号的表现的已知功能，例如低噪声放大器，诸如带通滤波之类的滤波等。

相关器120使输入信号与根据定时生成器时钟产生的候选信号相关联，确定接收器是否与输入或接收信号同步，以及数据是否被包含在该信号中。一般来说，由时钟发生器的变动相位(由无线电控制器和接口103控制)驱动的相关器以采集或跟踪模式在随相位而变化的相关窗口内使输入信号相关。一旦发生同步，相关器从采集模式转换到跟踪模式，以保持同步。

当同步时，相关器的输出将是具有合理信噪比的信号，该信号将在接收数据进入(receive data in)端口被提供给控制器和接口功能元件103。控制器和接口提供该信号的后端处理，并在输出端155将接收数据提供给其它进程，例如用户接口等。该信号可以采取和本公开无关并且超出本公开的范围的多个形式，例如脉冲位置调制，扩展频谱，OFDM等。一般来说，来自无线电接收器101的信号最初将在A/D转换器130被转换成数字信号，A/D转换器130一般是宽带，例如高速(100M样本/秒)转换器。A/D转换器130的输出被提供给代码处理器，代理处理器将编码传输的信号转换成表示用于在发端发射器调制初始信号的符号的软代码。

软代码包括信道的各种不利影响，比如符号间干扰，增大的白高斯噪声和其它扰动和误差。软代码被应用于数据归一化功能元件140，在数据归一化功能元件140，软代码在振幅和带宽方面被缩放，以便由均衡器(判决前馈反馈均衡器)145进一步处理。均衡器145的操作将在下面详细说明。出自均衡器145的均衡或补偿符号间干扰和其它信道诱发的影响的软数据被应用于前向纠错器150，在前向纠错器150，该软代码被解码，以便除去由例如白噪声或突发噪声或其它扰动引起的其它误差，从而在输出端155提供硬输出数据。

当在复合信道上工作时，图1的接收器通常将经历符号间干扰。在多路径传播的情况下，来自不同路径的接收分量可能具有足够的强度和延迟，以致来自数个相邻比特的波形表现出相互干扰。称为符号间干扰(ISI)的这种现象不利地影响接收符号差错率或误码率(BER)，并且通过眼图的检查可被定性评估。对于窄带系统来说，ISI通常由有限的系统带宽支配，对应于相对于符号或比特持续时间T_b的宽脉冲响应。相反，信道的多路径影响一般支配宽带或超宽带(UWB)ISI的特性。例如，在存在多路径ISI的情况下，混频器输出分布不再是高斯分布，而是具有位于眼图内的不同位置的平均值的高斯分布的混合物。其间ISI显著的比特间隔的数目n指示眼图内的混合物(相对不同的电平)的数目。例如，如果ISI在3个T_b内显著，那么多路径分量组合的独特方式的数目为23，对应于8种可能的3比特组合。这8种独特的线性组合的相对值将确定每个混合分量的眼图内的电平。

对于给定的采集相位，例如接收器和发射器以及其它环境结构和反射面的相对位置，信道的净效应可被模拟成具有对应于来自不同多路径分量的相对贡献的抽头权重，以及为T_b的倍数的抽头延迟的FIR滤波器。所需抽头权重的数目N是信道复杂性(取决于信道长度等)和比特持续时间的函数。已知对应于采集点，例如接收器位置的时间基准或相位，可通过卷积UWB传送脉冲自相关与信道脉冲响应，并从采集点每隔T_b对结果采样，可计算ISI系数。

参见图2，讨论和说明简化的判决反馈均衡(DFE)设备。一般来说，在所考虑的接收软比特的时间附近，图2采用硬比特判决的估计。估计的硬比特随后根据适当的信道ISI系数被加权，并被组合从而形成从接收的软比特中减去的估计ISI分量。如果准确知道信道系数，那么DFE输出将只被平均白高斯噪声(AWGN)破坏，通过在DFE功能之后利用其它技术，例如前向纠错(FEC)可补偿平均白高斯噪声(AWGN)。更具体地说，图2表示利用其中接收输入信号x(n)的反馈电路的均衡器。输入信号x(n)组合反馈信号b，例如在组合器，比如加法器210从输入信号x(n)中减去反馈信号b，形成中间信号g(n)，b是时间n的函数。中间信号g(n)被延迟功能，例如延迟电路220延迟，从而形成等于g(n-1)，例如前一时刻的中间信号g的输出信号y(n)或“延迟输出信号”。由于延迟电路220的存在，该输出信号是延迟输出信号。换句话说，当前输出信号y(n)反映先前接收的信号x(n-1)。

输出信号y(n)通过比特判决电路230和定标电路240被反馈。比特判决电路230根据输出信号y(n)的极性进行硬判决或比特判决，如果输出信号y(n)为正，那么输出值+1，如果输出信号y(n)为负，那么输出值-1。定标电路240利用定标因子C缩放比特值，产生具有+C或-C值的反馈信号b。注意时间n时的b从而取决于时间n-1时的y的极性。从而时间n时的输出信号可被表示成：

y(n)＝g(n-1)＝x(n-1)-b(n-1)＝x(n-1)-sgn[y(n-2)]C

这消除了反射对输入信号的影响。当正在接收当前符号或比特时，信号的较早传送的符号或比特的反射会进入。该较早的比特会干扰接收器译解当前比特，这是一种形式的ISI。通过减去缩放的反馈信号，接收器能够降低反射的较早比特的影响，使当前比特更易地读取、解码或确定。定标因子C根据反射的强度而变化。较强的反射需要较大的定标因子C，因为反射比特功率较高。同样地，较弱的反射可使用较小的定标因子C，因为反射比特功率较低。定标因子C最好被缩放，例如定期确定，比如每帧确定一次，尽管备选实施例可更频繁或者不太频繁地缩放定标因子C。折衷是完全自适应的定标因子C，即实时缩放的定标因子C功耗大，例如要求移动设备中的大量计算资源，从而要求移动设备中的大量电池能量，当信道正在变化时，固定的定标因子C不允许输入信号被正确地加权。定标因子的确定一般在例如均衡器的训练阶段内完成。

但是在多个情况下，反馈均衡不足以提供足够的补偿。例如，图3是表示包括发射器340和接收器350之间的各种信号路径的信道300的简化图。第一信号路径310直接从发射器340到达接收器350。第二路径320在到达接收器350之前，在墙壁360或其它障碍物上反跳一次。第三信号330在到达接收器35之前，经历几次反跳。从而，第一信号310最快到达，接下来是第二信号320，最后是第三信号330。

但是，最直接的信号可能不一定是最强的信号。例如，如果存在干扰第一信号310的某种干扰370，例如墙壁或者其它结构，那么第一信号的功率可被衰减或降低到低于第二信号320的功率。此外，如果存在多次反射，那么它们可能叠加在一起，以致指定比特的所有同相反射将强于直接信号。从而最快或最短的信号路径并不总是最强的。事实上，当接收器和发射器彼此之间距离足够远时，在希望的或者目标比特之后传送的符号或比特能够和目标比特一起或者在目标比特之前到达。从而，可取的是不仅(通过反馈)从输入信号中减去先前传送的比特，而且还(通过前馈)从输入信号中减去未来传送的比特。由于当接收信号时，信号被延迟，因此这是可能的。

在采集点相对于信道脉冲响应功能的开始被充分延迟的情况下，例如当反射的多路径分量强于直接路径时，在目标比特之后传送的比特能够对多路径诱发的ISI产生影响。由于这样的采集条件是复合信道常见的情况，需要通过在该体系结构中采用前馈以及反馈路径来补偿这种“逆因果”行为的DFE。这种方法可被称为判决前馈/反馈均衡器或均衡(DFFE)。注意这样的均衡器实现并不违反物理和时间法则；它只是引入和逆因果分量的预期持续时间相等的系统延迟。在一个实施例中，DFFE使用在目标或希望的符号或比特之前和之后对符号或比特作出的，并且根据等同的信道FIR线性组合并从目标比特扣除的硬判决。

图4中表示了利用DFFE的一个具体实施例。图4表示其中接收输入信号x(n)401的反馈/前馈电路。在第一加法器410，从输入信号x(n)中减去反馈信号b，形成信号或中间信号g(n)。中间信号g(n)被延迟电路420延迟，形成另一临时或延迟的中间信号g(n-1)。在第二加法器415，从延迟的中间信号g(n-1)中减去前馈信号f，形成输出信号y(n)。

中间信号g(n)被送入前馈比特判决电路435，前馈比特判决电路435根据或对应于中间信号g(n)的极性，作出或提供硬判决，具体地说比特判决，如果中间信号g(n)为正，那么输出值+1，如果中间信号g(n)为负，那么输出值-1。前馈定标电路445随后用定标因子C_f缩放比特值，产生值为+C_f或-C_f的前馈信号f。

延迟信号g(n-1)被送入反馈比特判决电路430，反馈比特判决电路430根据延迟信号g(n-1)的极性，作出比特判决，如果延迟信号g(n-1)为正，那么输出值+1，如果延迟信号g(n-1)为负，那么输出值-1。反馈定标电路440随后用定标因子C_b缩放比特值，产生值为+C_b或-C_b的反馈信号b。

特别地，可使用下面的等式来表达上面讨论的关系：

g(n)＝x(n)-C_b·b(n-1)

y(n)＝g(n-1)-C_f·b(n)

y(n)＝x(n-1)-C_b·b(n-2)-C_f·b(n)

y(n+1)＝x(n)-C_b·b(n-1)-C_f·b(n+1)

另外，虽然定标因子C_b和C_f被表示成常数，不过最好利用训练程序或策略，定期地或者不时地更新它们，以反映当前的传输环境。如前所述，具有反馈校正和前馈校正的原因在于最直接的，即最快的信号路径并不总是总强的，例如稍后传送的信息能够到达并干扰目前希望的或者目标比特或符号的接收和解码。

图4的均衡器从而被安排和构成为减轻无线信道的不利影响。均衡器包括与输入信号401耦接，并且包括与输出组合器415耦接的延迟电路420的延迟线路402，延迟线路可提供一个或多个中间信号g(n-1)。均衡器还包括在g(n)与延迟线路402耦接，并且提供前馈信号406的前馈功能或电路405，前馈信号406包含根据和信道参数的估计相对应的定标因子缩放的硬判决。组合器415组合前馈信号406和中间信号g(n-1)，提供相对于输入信号被延迟，并被补偿无线信道对输入信号的不利影响的输出信号403。

前馈电路或功能405还包括与延迟线路耦接，并且提供和在延迟功能或电路420的输入端的信号g(n)的极性相对应的硬判决，例如比特判决的电路或功能435，和使极性与定标因子相关，从而提供前馈信号406(前馈信号具有为+/-C_f的值)的定标电路445，输出组合器415是以输出信号的形式提供前馈信号和中间信号的线性组合，例如代数和与差的加法器。

在其它实施例中，图4的均衡器还包括与延迟线路402耦接的、用于提供根据和信道参数的估计相对应的另一，例如反馈定标因子c_b缩放的反馈信号408的反馈功能或电路407。延迟线路还包括组合反馈信号408和输入信号401，从而在延迟电路420的输入端提供信号g(n)的输入组合器410。反馈电路407还包括与延迟线路耦接的、用于提供和延迟电路420的输出端的信号g(n-1)的极性相对应的另一硬判决的电路或功能430，和使所述极性与另一定标因子相关，从而提供反馈信号408的另一定标功能或电路440。均衡器和对应方法的其它各种实施例将在下面讨论和说明。

图5的方框图描述实现能够补偿这种问题的对应方法的均衡器的更一般的体系结构。图5的用于实现DFFE的体系结构可由下同的等式来说明：

$g_0=x-\underset{i=1}{\overset{N_b}{\mathrm{\Σ}}}\mathrm{sgn}\left(g_i\right)c_i$

$y=g_{\mathrm{Nf}}-\underset{i=0}{\overset{\mathrm{Nf}-1}{\mathrm{\Σ}}}\mathrm{sgn}\left(g_i\right)c_{-\mathrm{Nf}+i}$

其中x指的是输入信号x(n)501，y指的是输出信号y(n)509，g₀，...，g_N是在沿着延迟线路503的对应节点的信号，N＝max(N_f，N_b)+1，sgn(g_i)指的是g_i的极性，例如小于或大于0，c_i和c_-Nf+i分别表示对应于信道参数的估计的反馈定标因子和前馈定标因子。每个系数功能或方框对延迟线路中的软数据进行硬比特判决，并用恰当的信道系数对其进行缩放。在该图解中，反馈系数和前馈系数的数字相等，但是备选实施例均可具有不同的数字，通常反馈功能或系数大于前馈功能或系数。

图5的均衡器是实践被安排和构成为减轻无线信道的不利影响的对应均衡方法的备选均衡器实施例。图5的均衡器包括与输入信号501耦接，并且包括一个或多个延迟电路的延迟线路503，一个延迟电路与输出组合器507耦接，延迟线路503在节点508提供中间信号g_N。图5的均衡器还包括与延迟线路耦接的一个或多个前馈功能或电路，参见与具有信号g₀的节点耦接的前馈功能505，所述一个或多个前馈功能或电路提供包括根据和信道参数的估计相对应的定标因子缩放的硬判决的前馈信号506。输出组合器(这里是加法器)组合前馈信号506和节点508的中间信号，提供输出信号509。输出信号509由延迟线路503相对于输入信号延迟，并被补偿无线信道对输入信号501的一种或多种不利影响，比如ISI。

如上所述的前馈功能或电路505还可包括与延迟线路503耦接的电路或功能504，比如以0为基准的比较器，和定标电路502，电路或功能504提供和在为延迟线路503的一部分的延迟电路的输入端的信号g0的极性相对应的硬判决，例如+/-1，定标电路502使所述极性与定标因子c_-Nf相关(将这两者相乘)，从而提供具有+/-定标因子或系数的值的前馈信号506。输出组合器507是在已知赋予相应输入的极性的情况下，以输出信号509的形式提供中间信号g_N和前馈信号506的线性组合，例如代数和或差的加法器。

在图5的均衡器的某些实施例中还包括在节点508与延迟线路503耦接的、用于提供根据也与信道参数的估计相对应的另一或反馈定标因子c_Nb缩放的反馈信号513的反馈电路功能或操作，例如反馈功能或电路511。延迟线路503还包括组合反馈信号513和输入信号501，从而在延迟线路503的延迟电路之一的输入端提供信号g₀的输入组合器514。反馈功能或电路511还包括在节点508与延迟线路耦接的功能或电路513，例如以0为基准的比较器，和使极性与其它定标因子相关，从而提供反馈信号513的其它定标电路517，所述功能或电路513提供和在为延迟线路的一部分的延迟电路的输出端的信号的极性相对应的另一或反馈硬判决。

在其它实施例中并且如图5中所示，均衡器，具体地说延迟线路503包括串行耦接的延迟电路，前馈电路505是N_f个前馈电路521之一或者还包括N_f个前馈电路521，每个前馈电路521与串行耦接的延迟电路中不同的任意一个延迟电路的输入端耦接，N_f个前馈电路521提供N_f个前馈信号523。输出组合器507还组合所述N_f个前馈信号和中间信号，从而提供输出信号509。反馈功能或电路505是N_b个反馈电路525之一或者还包括N_b个反馈电路525，每个反馈电路525与串行耦接的延迟电路中不同的任意一个延迟电路的输出端耦接，N_b个反馈功能或电路525提供N_b个反馈信号527。输入组合器514还组合所述N_b个反馈信号527和输入信号501，从而在串行耦接的延迟电路的第一输入端提供信号g₀。

如图所示，N_f个前馈电路521均还包括与延迟线路耦接，根据在相应延迟功能或电路的相应输入端的信号的极性，提供相对应的硬判决的对应电路，和使所述极性与前馈定标因子，例如c_-Nf～c_-1之一相关，从而提供N_f个前馈信号中的对应一个前馈信号的对应定标电路，输出组合器是以输出信号的形式，提供N_f个前馈信号和中间信号的线性组合的加法器。

如图所示，N_b个反馈电路511均还包括与延迟线路耦接的、用于提供和在对应延迟功能或电路的输出端的信号的极性相对应的另一硬判决的电路，和使所述极性与另一或反馈定标因子相关，从而提供N_b个反馈信号中的对应一个反馈信号的另一定标电路。输入组合器是提供N_b个反馈信号和输入信号，例如小于N_b个反馈信号的总和的输入信号的线性组合，从而在串行耦接的延迟电路的第一输入端提供信号的另一加法器。

注意串行耦接的延迟电路包括多个串行耦接的延迟电路，数目等于或大于N_f和N_b中的较大者，N_f和N_b分别是前馈定标因子的数目和反馈定标因子的数目。在一些实施例中，N_b等于或大于N_f。前馈或反馈功能的具体数目，从而需要采用的延迟部件的数目取决于各种因素，包括信道特性和信道上的希望比特或符号速率，希望的可靠性，可用的处理资源等。通常对于信道，尤其是复合信道来说，定标因子或系数或信道参数不是恒定的，从而对于任意扩展的时段来说事先未知。从而，不得不训练均衡器，以便确定恰当的定标因子。

于是，在均衡器的操作之前必须存在其间估计信道系数的训练周期。关于DFFE的训练和实现的各种考虑包括下述一个或多个，其中的多个将取决于具体的环境，上面提及的因素，以及本领域的普通技术人员将认识到的其它问题：

·反馈系数的数目(N_b)和前馈系数的数目(N_f)

·训练方法：最小二乘法或迭代最小二乘法；盲目的或监督的

·训练迭代的数目

·软输入数据相对于系数的比例

·软输入数据的量化分辨率

·DFFE系数的量化分辨率

·DFFE实现是否能够满足ASIC计时约束

一种训练方法被称为利用在信道内发送的已知比特序列的监督训练。和例如当使用序列的盲估计时相比，这种方法一般产生更精确的信道参数的估计。通过利用具有线性反馈移位寄存器(LFSR)产生的伪随机噪声(PN)序列的前同步码，接收器能够自动跟踪该序列，随后产生等同于和已知的初始传送的比特相同的本地产生的训练序列。

假定二元(+1/-1)或其它已知符号图案是在时间k附近的传送数据，并由b_k＝[b_k-Nf...b_k-1b_kb_k+1...b_k+N_b]^T表示，其中N_f和N_b分别是前馈比特的数目和反馈比特的数目。当通过具有信道等同FIRc＝[c_-Nf...c_-1lc₁...c_Nb]^T的多路径信道传送它时，接收的软数据是x_k＝b_k ^Tc。由于训练的目的是在有限周期内求解c，一种备选方案是根据K＞＞(N_f+N_b+1)样本采用最小二乘法(LS)。对于K个训练向量的序列，我们得到[x₁x₂...x_k]^T＝[b₁ ^Tb₂ ^T...b_k ^T]^Tc，或者用更紧致的符号表示：

x＝Bc

获得最小均方差信道估计的x＝Bc的闭式解答由下式给出：

c_LS＝(B^TB)^-1B^Tx

虽然LS解决方案提供信道参数的良好估计，不过它还要求保存矩阵B的Kx(N_f+N_b+1)个元素，并执行(N_f+N_b+1)x(N_f+N_b+1)矩阵(B^TB)的求逆。虽然该矩阵是Toeplitz矩阵，其求逆仍然需要不包括处理潜在的病态系统的措施的O(N²)操作，从而通常在资源有限或者成本敏感的接收器中并不实际。

LS解决方案的一种有吸收力的次最佳备选方案是采用众所周知的最小均方(LMS)算法。这种有效并且稳健的方法在使观察到的软数据和根据当前信道估计预测的软数据之间的误差e_k降至最小的努力中，修改估计的信道系数。在第k次迭代的误差由e_k＝x_k-b^T _kc_k给出的情况下，信道系数的LMS更新为

c_k+1＝c_k+e_kμ_kb_k

其中μ是控制收敛的步长因子。最后一项实际上是信道系数空间中的二次误差表面梯度的粗略估计。通常，较大的μ值会导致更快地收敛于真实的系数，代价是收敛点周围的失调误差或噪声较大。鉴于这种行为，一些实施例对前面的数次LMS迭代应用μ_k＝1/16(k＜16)，以便获得初始的快速收敛，随后对剩余的迭代利用μ_k＝1/64，以便确保较低的收敛噪声，同时保持有限的连续收敛能力。注意使μ＝1/2^m允许以简单的m位移位而不是除法来实现步长定标。

在某些实施例的训练和正常操作期间，DFFT使用出自基带数字代码处理器的6位软数据。通过应用AGC，之后是数字AGC补缺(stopgap)，该数据被缩放，以保证DFFE输入在最佳水平附近，同时绝对平均6比特水平具有为16的值。这类似于要求出自代码处理器的为64的8比特水平。A/D的满标不被用于绝对平均水平，因为必须存在足够的动态范围来容纳ISI和AWGN，而不存在过多的修剪。如同目前实现的那样，LMS算法持续200次迭代训练8比特信道系数。在训练之后，只将系数值的6个最高有效比特用于减少操作的次数，以及利用100Mbps下的6反馈和3前馈系数保证实时操作。

在一种实现中，200次训练迭代实际在400比特间隔内发生，以降低计算强度或复杂性，并增强IC的实时训练的能力。可以采用即使当信道系数本身每隔一个比特间隔被更新时，也使所有训练数据可被使用的一些备选训练实施例。

这种备选方法或算法如下工作：

时间k的误差为：

e_k＝x_k-b_k ^Tc_k＝x_k-b_k ^T(c_k-1+μe_k-1b_k-1)

观察发现最终的表达式是在时间k-1的信道和误差的函数；唯一所需的时间k时的值是训练比特b_k。于是，时间c_k+1的信道更新仍然是：

c_k+1＝c_k+e_kμ_kb_k

该更新隐含地利用每个可用的训练比特和软比特，但是对每隔一个样本执行。这种实现允许向量乘法被流水线化并且在单一的样本等待时间下执行，从而相对于最终更新被重定向。

涉及DFFE实现的另一种考虑是用相应的查寻表替换由例如前馈功能521或反馈功能511执行的估计硬比特的线性组合。图6中描述了实现对应方法和利用查寻表的均衡器的该实施例。和由前馈部分或功能或电路521或反馈部分或功能或电路525确定的位于沿着延迟线路503的各个节点的信号的极性相对应的硬比特图案可被用于规定或确定相应查寻表中的寄存器地址，该寄存器的内容包含和由硬判决，例如位符号加权的信道响应的前馈或反馈部分相对应的信道系数的部分和或线性组合。

回想DFFE反馈校正对应于根据下式增加或者从输入信号，例如软比特减除反馈定标因子或信道系数：

$g_0=x-\underset{i=1}{\overset{N_b}{\mathrm{\Σ}}}\mathrm{sgn}\left(g_i\right)c_i$

第二项(即和)于是可以只采用和N_b比特的每种可能组合相对应的L＝2^Nb个不同值。不是每次需要DFFE输出时都执行该求和，L个可能值可被保存在查寻表中，并且每次在DFFE操作中遇到特定的比特图案时被使用。可进行类似的分析，从而通过利用2^Nf个查寻寄存器，类似的实现可被用于DFFE的前馈功能或部分。虽然这种方法需要预先计算查寻表值，作为训练的最终步骤，不过该实现本身对作为均衡器处理操作中的流水线和延迟影响比较不敏感。

图6表示输入信号501，类似于如上所述与前馈电路或功能601和反馈电路或功能607一起工作，从而提供输出信号509的包括输入组合器514，具有位于对应节点的信号g₀～g_N的串行耦接延迟功能或电路，和与g_N508耦接的输出组合器507。

但是有利的是，图6的前馈电路或功能包括根据前馈硬判决的组合寻址的前馈查寻表603，每个前馈硬判决对应于在串行耦接的延迟电路的一个不同延迟电路的输入信号的极性。前馈查寻表603提供前馈定标因子的唯一线性组合，作为前馈硬判决的组合的每个唯一组合的前馈信号605，前馈定标因子如上所述对应于前馈信道参数的估计。前馈信号605在组合器507被组合，从而提供所得到的输出信号509。

此外，反馈功能或电路607还包括根据反馈硬判决的组合寻址的反馈查寻表609，每个反馈硬判决对应于在串行耦接的延迟电路的另一不同延迟电路的输出信号的极性。反馈查寻表609提供反馈定标因子的唯一线性组合，作为反馈硬判决的组合的每个唯一组合的反馈信号611，反馈定标因子如上所述对应于反馈信道参数的估计。

当输入信号对应于例如双极移相键控信号时，可有利地应用上面及下面参考图7和图8讨论的均衡器实施例，不过本发明的概念和原理可更广泛地应用。这些实施例特别适用于当被安排和构成为供在无线接收器中使用，例如在集成电路中实现时的均衡器和对应方法。注意可用特殊用途或定制集成电路或专用集成电路具体体现均衡器功能，高速CMOS技术特别适宜。此外，所述功能可被至少部分具体体现为执行软件，从而实现各种功能的信号处理器。所述功能可能并且有利的是与实现恰当信号的接收器所需的其它功能包括在一起，这些或其它实施例之间的选择主要由实践者考虑到可能适用的各种约束条件来完成。

在其它备选实施例中，反馈和前馈回路或电路的数目可被进一步改变。图7表示具有两个前馈路径和三个反馈路径的电路。具体地说，图7的电路或设备包括第一加法器710；第一～第四延迟722、724、726、728；具有第一反馈比特判决电路730和第一反馈定标器735的第一反馈路径；具有第二反馈比特判决电路740和第二反馈定标器745的第二反馈路径；具有第三反馈比特判决电路750和第三反馈定标器755的第三反馈路径；具有第一前馈比特判决电路760和第一前馈定标器765的第一前馈路径；具有第二前馈比特判决电路770和第二前馈定标器775的第二前馈路径；和第二加法器715。

在第一加法器710，从输入信号x(n)减去第一～第三反馈信号b₁、b₂和b₃，形成中间信号g(n)。中间信号g(n)由第一～第四延迟电路722-728延迟，从而形成第一～第四延迟信号g(n-1)、g(n-2)、g(n-3)和g(n-4)。在第二加法器715，从第四个延迟信号g(n-4)减去第一和第二反馈信号f₁和f₂，从而形成相对于输入信号被延迟的输出信号509。

第一延迟信号g(n-1)被送入第一反馈比特判决电路730，第一反馈比特判决电路730根据第一延迟信号g(n-1)的极性进行比特判决，如果第一延迟信号g(n-1)为正，那么输出为+1的值，如果第一延迟信号g(n-1)为负，那么输出为-1的值。第一反馈定标电路735随后用定标因子C_b1缩放比特值，产生值为+C_b1或-C_b1的第一反馈信号b₁。

第二延迟信号g(n-2)被送入第二反馈比特判决电路740，第二反馈比特判决电路740根据第二延迟信号g(n-2)的极性进行比特判决，如果第二延迟信号g(n-2)为正，那么输出为+1的值，如果第二延迟信号g(n-2)为负，那么输出为-1的值。第二反馈定标电路745随后用定标因子C_b2缩放比特值，产生值为+C_b2或-C_b2的第二反馈信号b₂。

第三延迟信号g(n-3)被送入第三反馈比特判决电路750，第三反馈比特判决电路750根据第三延迟信号g(n-3)的极性进行比特判决，如果第三延迟信号g(n-3)为正，那么输出为+1的值，如果第三延迟信号g(n-3)为负，那么输出为-1的值。第三反馈定标电路755随后用定标因子C_b3缩放比特值，产生值为+C_b3或-C_b3的第一反馈信号b₃。

第三延迟信号g(n-3)被送入第一前馈比特判决电路760，第一前馈比特判决电路760根据第三延迟信号g(n-3)的极性进行比特判决，如果第三延迟信号g(n-3)为正，那么输出为+1的值，如果第三延迟信号g(n-3)为负，那么输出为-1的值。第一前馈定标电路765随后用定标因子C_f1缩放比特值，产生值为+C_f1或-C_f1的第一前馈信号f₁。

第二延迟信号g(n-2)被送入第二前馈比特判决电路770，第二前馈比特判决电路770根据第二延迟信号g(n-2)的极性进行比特判决，如果第二延迟信号g(n-2)为正，那么输出为+1的值，如果第二延迟信号g(n-2)为负，那么输出为-1的值。第二前馈定标电路775随后用定标因子C_f2缩放比特值，产生值为+C_f2或-C_f2的第二前馈信号f₂。

反馈和前馈路径的数目可根据需要被改变，并且这两者不必相同。通常反馈回路的数目大于前馈回路的数目。这是因为和源自未来比特的干扰相比，源自在先比特的干扰的可能性更大。如上所述，通过训练过程，定标因子C_b1、C_b2、C_b3、C_f1和C_f2被定期更新，例如每帧或每隔一帧。

在备选实施例中，多个前馈定标器可用定期更新的一对查寻表替换。图8是利用前馈和反馈查寻表的反馈电路的方框图。如图8中所示，该电路包括第一加法器810；第一～第四延迟822、824、826、828；第一～第三反馈比特判决电路32、834、836；反馈查寻表840；第一和第二前馈比特判决电路852、854；前馈查寻表860；和第二加法器815。

在第一加法器510，从输入信号x(n)中减去反馈b，从而形成中间信号g(n)。中间信号g(n)被第一～第四延迟电路822-828延迟，从而形成第一～第四延迟信号g(n-1)、g(n-2)、g(n-3)和g(n-4)。在第二加法器815，从第四延迟信号g(n-4)中减去前馈信号f，从而形成输出信号y(n)。

第一延迟信号g(n-1)被送入第一反馈比特判决电路832，第一反馈比特判决电路832根据第一延迟信号g(n-1)的极性进行比特判决，如果第一延迟信号g(n-1)为正，那么输出为+1的值，如果第一延迟信号g(n-1)为负，那么输出为-1的值。第二延迟信号g(n-2)被送入第二反馈比特判决电路834，第二反馈比特判决电路834根据第二延迟信号g(n-2)的极性进行比特判决，如果第二延迟信号g(n-2)为正，那么输出为+1的值，如果第二延迟信号g(n-2)为负，那么输出为-1的值。第三延迟信号g(n-2)被送入第三反馈比特判决电路836，第三反馈比特判决电路836根据第三延迟信号g(n-3)的极性进行比特判决，如果第三延迟信号g(n-3)为正，那么输出为+1的值，如果第三延迟信号g(n-2)为负，那么输出为-1的值。

第三延迟信号g(n-3)被送入第一前馈比特判决电路852，第一前馈比特判决电路852根据第三延迟信号g(n-3)的极性进行比特判决，如果第三延迟信号g(n-3)为正，那么输出为+1的值，如果第三延迟信号g(n-3)为负，那么输出为-1的值。第二延迟信号g(n-2)被送入第二前馈比特判决电路854，第二前馈比特判决电路854根据第二延迟信号g(n-2)的极性进行比特判决，如果第二延迟信号g(n-2)为正，那么输出为+1的值，如果第二延迟信号g(n-2)为负，那么输出为-1的值。

第一～第三反馈比特判决电路832、834、836输出的三个比特随后被用作反馈查寻表840的地址。这样，只需要单个反馈信号b，它反映各个部分的总和。类似地，第一和第二前馈比特判决电路852、854输出的两个比特随后被用作前馈查寻表860的地址。注意当被用作地址时，+/-1实际可以是+1/0。这样，只需要单个前馈信号f，它反映各个前馈部分的总和。

图9是表示利用如上参考图4～图8中的一个或多个说明的具有一个前馈路径和一个反馈路径的判决前馈均衡器的一般方法的流程图。如图9中所示，系统首先在步骤910接收传送信号x(n)。随后在步骤920，系统添加反馈信号，从而产生中间信号g(n)。

在步骤930，中间信号g(n)被用于确定前馈信号，所述前馈信号是以乘以前馈定标因子的中间信号g(n)的极性为基础的缩放比特判决。随后在步骤940，中间信号g(n)随后被延迟，从而形成延迟的中间信号g(n-1)。在步骤950，延迟的中间信号g(n-1)被用于确定反馈信号，所述反馈信号是以乘以前馈定标因子的延迟中间信号g(n-1)的极性为基础的缩放比特判决。

最后，在步骤960，从延迟中间信号g(n-1)中减去前馈信号，形成在时间n+1被延迟电路级延迟的输出信号y(n)。一般来说，输出信号可被确定为如下所示：

$y(n+R)=x\left(n\right)-\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{C}_{\mathrm{bi}}\·b(n-i)-\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{C}_{\mathrm{fi}}\·b(n+i)$

或者：

$y\left(n\right)=x(n-R)-\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{C}_{\mathrm{bi}}\·b(n-R-i)-\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{C}_{\mathrm{fi}}\·b(n-R+i)$

其中R是延迟寄存器的数目，N是反馈项的数目，M是前馈项的数目，C_bi是从最早的反馈项开始计数的第i个反馈定标因子，C_fi是从最后的前馈面开始计数的第i个前馈定标因子，b(n)是g(n)的比特值。在一种有效的实现中，R一般等于N或M的最大值。

更一般地，上面表示和说明的各个实施例以及各个其它实施例可被用于在接收器或者集成电路形式的均衡器或接收器中实现均衡方法，从而减轻无线信道导致的对接收信号的不利影响。该方法包括如在步骤940那样，利用延迟功能延迟对应于输入信号的信号，从而提供中间信号，如在步骤930那样，提供对应于该信号，并且包括根据对应于信道参数的估计的前馈定标因子缩放的硬判决的前馈信号，组合所述前馈信号和中间信号，从而提供相对于输入信号被延迟，并且被补偿无线信道对输入信号的不利影响的输出信号。

提供前馈信号包括如在步骤930那样，提供和在延迟功能的输入端的信号的极性相对应的硬判决或比特判决，并使所述极性与前馈定标因子相关，从而提供前馈信号，所述组合还包括如在步骤960那样，从中间信号中减去前馈信号，从而提供输出信号。

备选实施例中的该方法还包括如在步骤950那样，提供根据对应于信道参数的估计的前馈定标因子缩放的反馈信号，并如在步骤920那样，组合反馈信号和输入信号，从而提供和在延迟功能的输入端的输入信号相对应的信号。提供反馈信号还包括提供和在延迟功能的输出端的信号的极性相对应的另一硬判决，并使所述极性与反馈定标因子相关，从而提供反馈信号。

在其它实施例中并且更一般地说，在上面提及的过程被如下进一步修改的情况下，上面讨论和说明的方法可被实践，从而均衡或关于ISI补偿输入信号，所述ISI是由源于较早传送的比特或符号(反馈)或者源于稍后传送的比特或符号(前馈)的干扰所造成的。注意该方法有利的是可由图5的结构和具有类似功能的其它结构实践。延迟对应于输入信号的信号还包括利用串行耦接的延迟功能延迟该信号。

提供前馈信号还包括提供N_f个前馈信号，每个前馈信号取决于相对应的硬判决和相对应的前馈定标因子，相对应的硬判决反映在串行耦接延迟功能中的对应一个的输入端的信号的极性和与所述极性相关的对应前馈定标因子。组合前馈信号还包括组合所述N_f个前馈信号和中间信号，从而提供输出信号。

提供反馈信号还包括提供N_b个反馈信号，每个反馈信号取决于相对应的另一硬判决和相对应的反馈定标因子，相对应的另一硬判决反映在串行耦接延迟功能中的对应任意之一的输出端的信号的极性和与所述极性相关的对应反馈定标因子。组合反馈信号还包括组合所述N_b个反馈信号和输入信号，从而在串行耦接延迟功能的第一输入端提供信号。

当串行耦接的延迟功能包括多个串行耦接的延迟功能时，上面的方法可受益，串行耦接的延迟功能的数目等于或大于N_f和N_b中的较大者。通常反馈定标因子或信道系数的数目N_b应被认为至少等于，并且一般大于前馈定标因子的数目N_f。

上面提及的一个或多个方法实施例还可如下所述进一步修改。该方法可由图6结构和类似结构实现，进一步的细节参见图6的讨论。这里提供前馈信号还包括提供前馈定标因子的多个独特的线性组合，前馈定标因子对应于信道参数的估计；和将前馈定标因子的多个独特线性组合之一选为前馈信号。这种选择以前馈硬判决的组合为基础，每个前馈硬判决对应于在串行耦接延迟功能中的一个不同延迟功能的输入信号的极性。

在其它方面，提供反馈信号还包括提供反馈定标因子的多个独特的线性组合，反馈定标因子对应于信道参数的估计；和根据反馈硬判决的组合，将反馈定标因子的多个独特线性组合之一选为反馈信号，每个反馈硬判决对应于在串行耦接延迟功能中的一个不同延迟功能的输出信号的极性。

上面讨论的方法和结构特别适合于对应于或者起因于双极移相键控信号等的输入信号。虽然表示了具有特定数目的反馈或前馈路径的各种实施例，不过这不应限制根据本发明的备选实施例。可依据信道条件，可用处理资源等，根据需要改变反馈和前馈路径的数目。

下面参考图10和图11讨论和说明利用前馈和反馈的均衡器的备选实施例，这些结构和对应方法特别适合于M-ary信号的均衡。在M-ary信号，例如M-ary二元正交键控(M-BOK)信号中，通过单个符号传送多个比特或数据比特。例如，如果将通过符号映射传送k个比特，那么1个比特可被用于调制符号的极性(+/-)，而(k-1)个比特被用于选择M/2个符号中的哪一个被传送。下面给出了关于k＝3和M＝8(8-BOK)的例证映射。

 C1～ 1  1  1

 C2～ 1  1 -1

 C3～ 1 -1  1

 C4～ 1 -1 -1

-C4～-1  1  1

-C3～-1  1 -1

-C2～-1 -1  1

-C1～-1 -1 -1

其中C1和-C1是具有180度相差的相同符号，对于其它符号C2...C4来说也是如此。

根据前述内容，BPSK DFFE的目的是根据先前的和未来的数据比特的硬判决(后者是前馈分量)校正ISI。利用或者根据从延迟线路抽出的软数据的极性或符号(特别参见图5和图6)，实现所述硬判决。对应于信道系数的定标因子根据这些硬判决对当前软数据的ISI的贡献有多大，算术加权这些硬判决中的每一个，作为给均衡器的用于反馈调整软数据的输入，或者作为来自均衡器的用于前馈调整软数据的输出。

参见图10和图11，检测器通过选择出自输入相关器的产生最大量值的代码符号(1，...M/2)，每隔每个符号进行硬判决。通过利用相关器提供的选择符号或比特及其极性，检测器提供相对于数据比特的硬映射，该硬判决在检测器的输出端被送入抽头延迟线路中。系统还为用于软判决FEC解码的每个符号相关器提供软输出“DATAOUT”。

在不丧失一般性的情况下，假定当前接收的符号事实上为c1。影响相关器输出的ISI将是什么在先(对于前馈部件来说，“未来”)符号被发送的函数。在标记为“关于C1求N_b个权重之和”的系统部件中计算该ISI分量。该系统部件的输入是在先的N_b个硬判决，每个硬判决选择将被相加(或者相减，取决于硬判决极性)，从而形成可被称为ISI(1)的中间结果的与在训练程序中估计的信道参数相对应的(M/2)个权重之一。该值或反馈信号被反馈，并从c1相关器输出中减去。这说明如何根据在先硬判决关于c1计算ISI。为了完成M-aryBOK均衡，需要计算ISI(1)，...，ISI(M/2)，并将这些结果从它们各自的相关器输出中减去。备选实施例根据在先硬判决使用查寻表(代替“求N个权重之和，从而寻址预先计算的ISI(1)，...ISI(M/2)的值”。

参见图10，讨论和说明减轻无线信道对M-ary信号的不利影响的均衡器。该均衡器包括与输入信号1001耦接的输入部分1003。该输入信号对应于M-ary信号，例如MBOK信号。该输入部分提供和MBOK信号的多个符号，例如C₁...C_M/2，或者在更一般的M-ary情况下的C_M相对应的多个信号，其中M是如上所述的符号空间中的独特符号的数目。

该均衡器还包括与所述多个信号耦接的、用于提供表示出所述多个符号之一的硬判决的检测器。检测器确定多个信号中的哪一个具有最大量值，并输出硬判决，例如对应于最大信号量值的符号的对应比特图案，以及MBOK符号空间的极性。从而对于每个时间n，检测器将提供表示由最大信号量值反映的可能符号的对应硬判决。

该均衡器还包括延迟线路1007，在一些实施例中，延迟线路1007还包括一个延迟电路或者串行连接的延迟电路。延迟电路或功能与硬判决耦接的、用于提供一个或多个延迟线路硬判决g₁...g_N或者多个延迟线路硬判决。

该均衡器还包括与延迟线路耦接的、用于提供多个前馈信号的前馈部分1009，每个前馈信号包括对应于一个或多个延迟线路硬判决的前馈定标因子。前馈定标因子对应于信道参数的估计，多个前馈信号与所述多个信号一一对应。

该均衡器中包括的最后一个部件是具有多个组合器的输出部分1011，每个组合器组合所述多个信号中的对应一个信号和所述多个前馈信号中的对应一个前馈信号，从而提供相对于输入信号被延迟，并被补偿无线信道对输入信号的不利影响，例如ISI的输出信号1013。

在其它实施例中，输入部分1003包括多个相关器1020-1022或者M/2个相关器，每个相关器使输入信号与所述多个符号C₁，C₂....C_M/2相关，并在相应的相关器输出端提供多个相关器信号之一，每个相关器信号对应于所述多个信号之一。延迟线路1007还包括N个串行耦接的延迟电路1025-1027；每个延迟电路连续延迟来自检测器的硬判决，从而提供与连续延迟的硬判决相对应的高达g_N个延迟线路硬判决。

前馈部分1009还包括多个前馈定标功能1030-1032，每个前馈定标功能选择对应于第一延迟线路硬判决的第一前馈定标因子，和对应于第二延迟线路硬判决的第二前馈定标因子，以及可能更多的对应于另外的延迟线路硬判决的前馈定标因子，这些前馈定标因子与所述多个符号中的对应一个符号相关。前馈定标功能还组合第一和第二前馈定标因子和被选择的其它前馈定标因子，从而提供所述多个前馈信号1034-1036中的对应一个前馈信号。例如，定标功能1030对应于符号C₁，定标功能10，1对应于符号C₂等。选择的定标因子取决于硬判决，例如对应符号，以及对应于定标功能的符号。假定延迟线路硬判决指示-C₃，那么对应于C₂的定标功能1031将选择一个定标因子，具体地说表示对应于符号C₃的信道参数的前馈定标因子，并且由于极性为负，从所有其它选择的定标因子的总和中减去该定标因子，从而提供相对应的前馈信号1035。

每个定标功能将根据来自延迟线路1007的对应硬判决，选择N_f个定标因子或权重，并将这些权重相加，从而提供前馈信号，例如定标功能1030提供前馈信号1034。注意图10描述了N_f等于N，例如延迟线路中的串行连接的延迟功能的数目的一般情况。如果N_f小于N(情况通常如此)，那么每个前馈定标功能将与位于延迟功能或部件的输入端的被最大延迟的延迟线路硬判决，例如g_N-1，g_n-2...g_N-Nf连接，因为它们在时间上最接近于关心的符号。

在任何情况下，均衡器的其它实施例包括输出部分1011，输出部分1011还包括延迟线路1039，延迟线路1039与多个信号耦接，并且由于延迟线路1007延迟硬判决，提供被延迟相同量的多个信号。这便于对准所述多个信号与相对应的前馈信号，从而可对所述多个信号中的每一个进行恰当的调整，从而补偿由稍后传送的符号引起的对所关心符号的干扰。输出数据1013从而是已被补偿这种干扰的软数据。

包括在图10的均衡器的多个实施例中的另一方面是反馈部分1015，反馈部分1015与延迟线路耦接的、用于提供多个反馈信号，每个反馈信号包括对应于所述多个延迟线路硬判决中的另一硬判决的前馈定标因子。反馈定标因子还对应于信道参数的估计，所述多个反馈信号对应于所述多个信号。输入部分103还包括多个输入组合器1017，所述多个输入组合器1049-1051中的每一个组合多个相关器信号之一和反馈信号中的对应一个反馈信号，从而将多个信号中的对应一个信号提供给例如检测器1005和延迟线路1039。

反馈部分1015还包括多个反馈功能1045-1047，每个反馈功能选择和多个延迟线路硬判决中的第一个硬判决相对应的第一反馈定标因子，和与多个延迟线路硬判决中的第二个硬判决相对应的第二反馈定标因子，第一和第二反馈定标因子与多个符号中的对应一个符号相关，每个反馈功能还组合第一和第二反馈定标因子，从而提供多个反馈信号中的对应一个反馈信号。注意反馈定标因子不同于前馈定标因子，并且取决于对应于硬判决的符号，正在关于其形成反馈信号的符号，和延迟线路内的位置。定标功能根据上面关于前馈定标功能的讨论作用于相关的定标因子。

注意N，延迟线路1007中的串行连接的延迟功能或电路的数目将是Nb或Nf中的较大者，Nb和Nf分别是延迟线路硬判决的数目，从而是用于前馈和反馈均衡或补偿的定标因子的数目。另外注意延迟线路1007中的串行连接的延迟功能的数目将等于延迟线路1039中的延迟或延迟功能的数目。

参见图11，讨论和说明均衡器的另一实施例。注意相同的附图标记代表和图10中的相同部件，图10实施例和图11实施例之间的唯一不同在于前馈和反馈部分的实现。在图11中，反馈部分还包括多个反馈查寻表LUT1145-1147，每个LUT选择与多个延迟线路硬判决相对应的反馈定标因子的线性组合，反馈定标因子的线性组合与多个符号中的对应一个符号相关，每个LUT还提供反馈定标因子的线性组合作为多个反馈信号中的对应一个反馈信号。本质上，各个定标因子的极性的所有可能代数组合被预先计算并保存在相应的LUT中，延迟线路硬判决的组合被用作所述查寻表的地址或索引，从而用作相应定标因子的对应组合的地址或索引。这种实现节约了计算资源，同时使用均衡器替换训练过程中的其它计算。

类似地，前馈部分还包括多个前馈查寻表LUT1130-1132，每个LUT选择与多个延迟线路硬判决相对应的前馈定标因子的线性组合，前馈定标因子的线性组合与多个符号中的对应一个符号相关，每个LUT还提供前馈定标因子的线性组合作为多个前馈信号中的对应一个前馈信号。类似于反馈部分的上述讨论，前馈定标因子的线性组合被预先计算并保存在LUT内，随后根据与延迟线路硬判决相对应的地址被访问。如前所述，图10或图11的均衡器特别适合于处理输入信号，例如M-ary信号或者M-ary二元正交键控信号。此外，可在具有类似功能的备选结构中实现在图10和图11的具体结构的讨论中公开的均衡方法。

在利用修改的Naftali信道模型的几个模拟传播条件下，利用模拟的BPSK数据检查了DFFE的性能。该模型假定信道响应内的某一采集点，并且描述在T_b的间隔中的ISI。该模型采用因果和逆因果指数衰减包络和随机加权来产生信道等同FIR滤波器：

$\begin{array}{c}{c}_k={\mathrm{\&alpha;}}_k{e}^{-\frac{k{T}_b}{{\mathrm{\&tau;}}_b}},k\&GreaterEqual;0\\ ={\mathrm{\&alpha;}}_k{e}^{-\frac{k{T}_b}{{\mathrm{\&tau;}}_f}},k<0\end{array}$

其中τ_b和τ_f是因果和逆因果包络的时间常数，α_k是零平均值，单位方差高斯随机变量。适度、严重和非常严重ISI的时间常数可由τ_b＝{5，10，20}和τ_f{2，7，10}表征。(τ_b，τ_f)对(20，10)一般表现出比在我们的穿过两道墙壁的10米信道测量中观察到的ISI更大的ISI，而(5，2)对表现出和2米的视线信道类似的ISI。

下表表征通过将8比特系数用于训练，和将6比特系数用于训练之后的实现，在对6比特软数据反复进行200次训练之后的DFFE性能。第一列表征τ_b_τ_f对；第二列表征加入ISI数据中的AWGN的程度；第三和第四列指示20次独立试验的平均/标准偏差，在每次试验中，不同的信道使用第一列的参数。最后两列表示当AGC与DFFE的最佳输入水平相差+/-3dB时的结果。注意在存在较大噪声和较低ISI的情况下，如同预期的那样，DFFE轻微降低SNR，因为系数训练由噪声支配。

      log10

6-Bits Train BER SNR IN SNR Out SNR-3dB SNR+3dB

Test Channel

Delta -3  9.9/0.2  9.4/0.3  8.6/0.5   10.0/0.3

Delta -5  12.6/0.2 11.9/0.5 12.1/0.4  11.8/0.6

5_2   -12 14.5/2.0 16.0/0.2 15.7/0.5  15.7/0.9

5_2   -5  11.1/1.7 11.9/0.2 11.7/0.9  12.2/0.3

5_2   -3  9.5/0.5  9.5/0.2  9.1/0.4   10.0/0.3

10_5  -12 6.1/3.1  16.0/0.6 14.9/ 1.0 14.7/2.0

10_5  -5  9.0/2.0  12.1/0.2 10.8/0.4  12.2/0.6

10_5  -3  6.0/1.8  9.0/0.6  8.7 0.8   10.2/0.2

20_10 -12 4.5/1.8  13.3/3.9 11.2/4.1  11.5/2.7

20_10 -5  4.4/1.4  10.7/2.5 9.2/1.9   8.8/0.3

上面讨论的设备，过程和系统及其发明原理能够减轻当前的使通过复合信道传送的信号均衡的方法导致的问题，并且能够提供供在无线通信接收器或设备中使用的这种均衡器及其方法的有利的新方法。以表现出最小延迟的直接的计算高效的方式，利用上面讨论的对来自公共延迟线路的软数据进行硬判决，并根据这样的硬判决选择恰当的反馈和前馈定标因子，组合这些定标因子和输入信号，从而以软数据形式提供均衡的或者补偿的输出信号的原理，将简化一种节省成本的高效的实用方法，用于改进复合信道均衡器和相对应的接收器，从而提高系统性能并有助于使用户满意。

在已知上面描述的原理，概念和实施例的情况下，本领域的普通技术人员能够实现其它备选的方法和结构，所述其它备选的方法和结构可能取决于通信设备或协议，还能够提供另外的简化关于接收器的频偏计算和估计的快速且高效的方法。下面的权利要求覆盖所有这样的其它方法和结构。

本公开用于说明如何根据本发明形成和使用各个实施例，而不是对其真实、预期和合理的范围和精神的限制。上面的说明不是穷举的，也不将本发明局限于公开的具体形式。鉴于上述教导，各种修改或变化是可能的。选择并说明实施例是为了提供本发明的原理，及其实际应用的最佳举例说明，并使本领域中的普通技术人员能够利用各个实施例中的以及具有适合于预期的特定应用的各种修改的本发明。所有这样的修改和变化在可在本专利申请的未决期间修改的附加权利要求及其所有等同物限定的本发明的范围中。

Claims (35)

1、一种用于减轻无线信道的不利影响的均衡器，所述均衡器包括：

延迟线路，所述延迟线路与输入信号耦接，并且包括与输出组合器耦接的延迟电路，所述延迟线路提供中间信号；和

与所述延迟线路耦接的、用于提供前馈信号的前馈电路，所述前馈信号包括按照与信道参数的估计相对应的定标因子缩放的硬判决，

其中所述输出组合器将所述前馈信号和所述中间信号相组合，以便提供相对于所述输入信号而被延迟的、并被补偿无线信道对所述输入信号的不利影响的输出信号。

2、按照权利要求1所述的均衡器，其中所述前馈电路还包括：

与所述延迟线路耦接的、用于提供与所述延迟电路的输入端信号的极性相对应的硬判决的电路，以及

使所述极性与所述定标因子相关而提供前馈信号的定标电路，

并且所述输出组合器是提供前馈信号和中间信号的线性组合，作为输出信号的加法器。

3、按照权利要求1所述的均衡器，还包括与所述延迟线路耦接的、用于提供按照与信道参数的估计相对应的另一定标因子缩放的反馈信号的反馈电路，

其中所述延迟线路还包括组合反馈信号和输入信号，从而提供所述延迟电路的输入端信号的输入组合器。

4、按照权利要求3所述的均衡器，其中所述反馈电路还包括：

与所述延迟线路耦接的、用于提供与所述延迟电路的输出端信号的极性相对应的另一硬判决的电路，以及

使所述极性与所述另一定标因子相关，从而提供反馈信号的另一定标电路。

5、按照权利要求3所述的均衡器，其中：

所述延迟线路包括多个串行耦接延迟电路；

所述前馈电路还包括N_f个前馈电路，每个前馈电路与所述串行耦接延迟电路任意一个的输入端耦接，所述N_f个前馈电路提供N_f个前馈信号；

所述输出组合器还组合所述N_f个前馈信号和中间信号，从而提供输出信号；

所述反馈电路还包括N_b个反馈电路，每个反馈电路与所述串行耦接延迟电路任意一个的输出端耦接，所述N_b个反馈电路提供N_b个反馈信号；

所述输入组合器还组合所述N_b个反馈信号和输入信号，从而提供所述串行耦接延迟电路的第一输入端的信号。

6、按照权利要求5所述的均衡器，其中所述N_f个前馈电路中的每一个还包括：

与所述延迟线路耦接的、用于根据输入端的信号的极性提供相对应的硬判决的对应电路，以及

使所述极性与定标因子相关，从而提供所述N_f个前馈信号中的对应一个前馈信号的对应定标电路，

其中所述输出组合器是提供所述N_f个前馈信号和中间信号的线性组合，作为输出信号的加法器。

7、按照权利要求5所述的均衡器，其中所述N_b个反馈电路中的每一个还包括：

与所述延迟线路耦接的、用于提供与输出端的信号的极性相对应的另一硬判决的电路，以及

使所述极性与另一定标因子相关，从而提供所述N_b个反馈信号中的对应一个反馈信号的另一定标电路，

其中所述输入组合器是提供所述N_b个反馈信号和输入信号的线性组合，从而提供所述串行耦接延迟电路的第一输入端的信号的另一加法器。

8、按照权利要求5所述的均衡器，其中所述串行耦接延迟电路包括多个串行耦接的延迟电路，其数目等于或大于N_f和N_b中的较大者。

9、按照权利要求5所述的均衡器，其中N_b等于或大于N_f。

10、按照权利要求3所述的均衡器，其中

所述延迟线路还包括串行耦接延迟电路；和

所述前馈电路包括根据前馈硬判决的组合而寻址的前馈查寻表，每个前馈硬判决对应于在串行耦接延迟电路的一个不同延迟电路的输入信号的极性，

所述前馈查寻表为前馈硬判决的每个唯一组合提供前馈定标因子的唯一线性组合，作为前馈信号，并且所述前馈定标因子对应于信道参数的估计。

11、按照权利要求10所述的均衡器，其中所述前馈电路还包括根据反馈硬判决的组合而寻址的反馈查寻表，每个反馈硬判决对应于在串行耦接延迟电路的另一不同延迟电路的输出信号的极性，

所述反馈查寻表为反馈硬判决的每个唯一组合提供反馈定标因子的唯一线性组合，作为反馈信号，并且所述反馈定标因子对应于信道参数的估计。

12、按照权利要求1所述的均衡器，其中输入信号对应于双极移相键控信号。

13、一种用于无线接收器的按照权利要求1所述的均衡器。

14、一种用集成电路实现的按照权利要求1所述的均衡器。

15、一种在接收器中进行均衡以减轻无线电信道引起的对接收信号的不利影响的方法，所述方法包括：

利用延迟功能来延迟与输入信号相对应的信号，从而提供中间信号；和

提供对应于所述信号的前馈信号，所述前馈信号包括按照与信道参数的估计相对应的前馈定标因子缩放的硬判决，

组合所述前馈信号和所述中间信号，以便提供相对于所述输入信号而被延迟的、并被补偿无线信道对输入信号的不利影响的输出信号。

16、按照权利要求15所述的方法，其中所述提供前馈信号还包括：

提供与延迟功能的输入端信号的极性相对应的硬判决，以及

使所述极性与前馈定标因子相关，从而提供前馈信号，

所述组合还包括从中间信号中减去前馈信号，从而提供输出信号。

17、按照权利要求15所述的方法，还包括：

提供按照与信道参数的估计相对应的反馈定标因子缩放的反馈信号，

组合反馈信号和输入信号，从而在所述延迟功能的输入端提供和输入信号相对应的信号。

18、按照权利要求17所述的方法，其中所述提供反馈信号还包括：

提供与在所述延迟电路的输出端信号的极性相对应的另一硬判决，和

使所述极性与反馈定标因子相关，从而提供反馈信号。

19、按照权利要求17所述的方法，其中：

所述延迟对应于输入信号的信号还包括：利用串行耦接延迟功能延迟所述信号；

所述提供前馈信号还包括提供N_f个前馈信号，每个前馈信号取决于相对应的硬判决和相对应的前馈定标因子，所述相对应的硬判决反映在串行耦接延迟功能中的任意一个的输入端信号的极性，所述相对应的前馈定标因子与所述极性相关；

所述组合前馈信号还包括：组合所述N_f个前馈信号和中间信号，从而提供输出信号；

所述提供反馈信号还包括：提供N_b个反馈信号，每个反馈信号取决于相对应的另一硬判决和相对应的反馈定标因子，所述相对应的另一硬判决反映在串行耦接延迟功能中的任意一个的输出端信号的极性，所述相对应的反馈定标因子与所述极性相关；

所述组合反馈信号还包括：组合所述N_b个反馈信号和输入信号，从而提供串行耦接延迟功能的第一输入端的信号。

20、按照权利要求19所述的方法，其中所述串行耦接延迟功能包括多个串行耦接的延迟功能，其数目等于或大于N_f和N_b中的较大者。

21、按照权利要求19所述的方法，其中N_b等于或大于N_f。

22、按照权利要求16所述的方法，其中所述提供前馈信号还包括：

提供前馈定标因子的多个唯一的线性组合，所述前馈定标因子对应于信道参数的估计；和

根据前馈硬判决的组合，选择前馈定标因子的多个唯一线性组合中的一个作为前馈信号，每个前馈硬判决对应于在串行耦接延迟功能的一个不同延迟功能的输入信号的极性。

23、按照权利要求17所述的方法，其中所述提供反馈信号还包括：

提供反馈定标因子的多个唯一的线性组合，所述反馈定标因子对应于信道参数的估计；和

根据反馈硬判决的组合，选择反馈定标因子的多个唯一线性组合中的一个作为反馈信号，每个反馈硬判决对应于在串行耦接延迟功能的一个不同延迟功能的输出信号的极性。

24、按照权利要求15所述的方法，其中输入信号对应于双极移相键控信号。

25、一种利用集成电路实现的按照权利要求15所述的方法。

26、一种用于减轻无线信道对M-ary信号的不利影响的均衡器，所述均衡器包括：

与对应于M-ary信号的输入信号耦接的、用于提供对应于多个符号的多个信号的输入部分；

与所述多个信号耦接的、用于提供表示所述多个符号之一的硬判决的检测器；

延迟线路，所述延迟线路包括与所述硬判决耦接的、用于提供多个延迟线路硬判决的延迟电路；

与所述延迟线路耦接的、用于提供多个前馈信号的前馈部分，每个前馈信号包括对应于延迟线路硬判决中的第一硬判决的前馈定标因子，所述前馈定标因子对应于信道参数的估计，所述多个前馈信号对应于所述多个信号；和

具有多个组合器的输出部分，每个组合器组合所述多个信号中的对应一个信号和所述多个前馈信号中的对应一个前馈信号，从而提供相对于输入信号而被延迟的、并被补偿无线信道对输入信号的不利影响的输出信号。

27、按照权利要求26所述的均衡器，其中所述输入部分包括多个相关器，每个相关器使输入信号与所述多个符号之一相关，并提供对应于所述多个信号之一的多个相关器信号中的一个相关器信号。

28、按照权利要求26所述的均衡器，其中所述延迟线路还包括串行耦接延迟电路；每个延迟电路连续延迟硬判决，从而提供连续的延迟线路硬判决。

29、按照权利要求26所述的均衡器，其中所述前馈部分还包括多个前馈定标功能，每个前馈定标功能选择对应于第一延迟线路硬判决的第一前馈定标因子和对应于第二延迟线路硬判决的第二前馈定标因子，所述第一和第二前馈定标因子与所述多个符号中的对应一个符号相关，每个前馈定标功能组合所述第一和第二前馈定标因子，从而提供所述多个前馈信号中的对应一个前馈信号。

30、按照权利要求26所述的均衡器，其中所述输出部分还包括延迟线路，所述延迟线路与所述多个信号耦接，在所述延迟线路延迟硬判决时，提供被延迟相同量的多个信号。

31、按照权利要求26所述的均衡器，还包括与所述延迟线路耦接的、用于提供多个反馈信号的反馈部分，每个反馈信号包括对应于多个延迟线路硬判决中的第二硬判决的反馈定标因子，所述反馈定标因子对应于信道参数的估计，所述多个反馈信号对应于所述多个信号；

其中所述输入部分还包括多个输入组合器，每个输入组合器组合多个相关器信号中的对应一个信号和所述多个反馈信号中的对应一个反馈信号，从而提供所述多个信号中的对应一个信号。

32、按照权利要求31所述的均衡器，其中所述反馈部分还包括多个反馈功能，每个反馈功能选择对应于多个延迟线路硬判决中的第一延迟线路硬判决的第一反馈定标因子和对应于多个延迟线路硬判决中的第二延迟线路硬判决的第二反馈定标因子，所述第一和第二反馈定标因子与所述多个符号中的对应一个符号相关，每个反馈功能还组合第一和第二反馈定标因子，从而提供所述多个反馈信号中的对应一个反馈信号。

33、按照权利要求31所述的均衡器，其中所述反馈部分还包括多个反馈查寻表，每个反馈查寻表选择与所述多个延迟线路硬判决相对应的反馈定标因子的线性组合，所述反馈定标因子的线性组合与所述多个符号中的对应一个符号相关，每个反馈查寻表还提供反馈定标因子的线性组合，作为所述多个反馈信号中的对应一个反馈信号。

34、按照权利要求26所述的均衡器，其中所述前馈部分还包括多个前馈查寻表，每个前馈查寻表选择和所述多个延迟线路硬判决相对应的前馈定标因子的线性组合，所述前馈定标因子的线性组合与所述多个符号中的对应一个符号相关，每个前馈查寻表还提供前馈定标因子的线性组合，作为所述多个前馈信号中的对应一个前馈信号。

35、按照权利要求26所述的均衡器，其中所述输入信号对应于M-ary信号和M-ary二元正交键控信号之一。

Images