CN1714330A - 具有非易失存储器模块的电路装置以及对非易失存储器模块中的数据进行加密/解密的方法 - Google Patents

具有非易失存储器模块的电路装置以及对非易失存储器模块中的数据进行加密/解密的方法 Download PDF

Info

Publication number
CN1714330A
CN1714330A CN200380103944.1A CN200380103944A CN1714330A CN 1714330 A CN1714330 A CN 1714330A CN 200380103944 A CN200380103944 A CN 200380103944A CN 1714330 A CN1714330 A CN 1714330A
Authority
CN
China
Prior art keywords
code
rom
memory module
module
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200380103944.1A
Other languages
English (en)
Other versions
CN100397284C (zh
Inventor
W·布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Technology Co ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1714330A publication Critical patent/CN1714330A/zh
Application granted granted Critical
Publication of CN100397284C publication Critical patent/CN100397284C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Abstract

为了进一步开发一种用于电子数据处理的电路装置(100)，其具有至少一个非易失存储器模块(10)，用于存储借助于加密/解密来保护以防止未经授权访问的数据；具有至少一个代码ROM(只读存储器)模块(20)，用于存储和/或提供至少一个ROM(只读存储器)代码；并且，具有分配给代码ROM模块(20)的至少一个代码ROM模块接口逻辑电路(22)，以及为了进一步发展一种基于该电路装置的加密/解密方法，使得一方面，密钥码可以针对具有不同ROM代码的不同的控制器样式进行修改，另一方面，密钥码的长度不受限制，提出了，借助于由代码ROM模块(20)提供的ROM代码对分配给存储器模块(10)的数据进行加密或解密。

Description

具有非易失存储器模块的电路装置以及对非易失存储器模块中 的数据进行加密/解密的方法
技术领域
本发明涉及用于电子数据处理的电路装置，其
-具有至少一个非易失存储器模块，用于存储借助于加密/解密来保护以防止未经授权访问的数据；
-具有分配给该存储器模块的至少一个存储器模块接口逻辑电路，其
--用于为存储器模块寻址，
--用于向存储器模块写入数据以及
--用于从存储器模块中读出数据；
-具有至少一个代码ROM(只读存储器)模块，用于存储至少一个ROM(只读存储器)代码；并且
-具有分配给代码ROM模块的至少一个代码ROM模块接口逻辑电路，其
--用于为代码ROM模块寻址以及
--用于从代码ROM模块中读出ROM代码。
本发明进一步涉及在至少一个非易失存储器模块中对受保护的数据进行加密/解密以防止未经授权的访问的方法。
背景技术
传统上，所需用于对NV(非易失)存储器模块的内容进行加密或解密的密钥码是硬编码的，借助于特别为其例示的熔丝单元来定义；或者在非易失存储器模块的特定的受保护区域中保存其自身。
然而，每个此已知程序均具有缺陷：在硬编码密钥的情况中，密钥码不能针对具有不同ROM代码的不同的控制器样式进行修改；在更加灵活的在熔丝单元中定义密钥码的情况中或者在受保护的EEPROM(电可擦除可编程只读存储器)区域的情况中，作为单元或者表面积的需要的结果，密钥的长度受到限制。
发明内容
以上文所述的缺陷和缺点为基础，并且考虑到所略述的现有技术，本发明的目的在于，开发一种上文提及类型的电路装置以及一种基于其的上文提及类型的加密/解密方法，一方面，密钥码可以针对具有不同ROM代码的不同的控制器样式进行修改，另一方面，密钥码的长度不受限制。
通过具有权利要求1中所说明的特征的电路装置，并且通过基于该电路装置的具有权利要求6中所说明的特征的加密/解密方法，实现了该目的。本发明的有利的实施例以及有利的进一步的发展方案在各个附属权利要求中得到确认。
因此，根据本发明的教授内容，公开了一种完全崭新的方法，其针对例如，嵌入式安全控制器，由ROM(只读存储器)代码数据生成至少一个特别长的密钥，用于至少一个NV(非易失)存储器模块的加密/解密。
对于NV存储器模块的此加密/解密，从(微)控制器中可获得的ROM代码提取密钥码，该ROM代码从该NV存储器的角度来看是恒定的；这样，生成了具有高达每个明文/密文字节一个密钥字节的密钥码，其可被描述为是相对长的。
根据本发明的进一步的具体开发方案，密钥(码)可以通过下列方法生成：
-与非易失存储器模块的读或写并行地从代码ROM模块中读出ROM代码
-在所谓的“重置序列”的时刻，一次性读出特定的ROM代码字节，并且将这些ROM代码字节存储在至少一个密钥寄存器中，直至需要该ROM代码字节用于NV存储器模块的至少一次写操作或者读操作。
根据本发明的有利的开发方案，通过补充的或者另外的措施，可以进一步改善密钥码的质量，诸如例如，利用至少一种另外的地址依赖关系，或者借助于至少一个加扰逻辑电路进行加扰，其将打破ROM代码的相对规则的结构。
上文所述的本发明有利地在方法上不限于具体的加密/解密方法，但是可以针对所使用的方法的各自的要求，对密钥长度和/或质量进行调整。
通过两次将ROM代码用作关于长密钥码的源，由较大的密钥长度增加了NV(非易失)存储器模块的加密或解密的安全性，而该较大的密钥长度不会导致用于存储该密钥码的相应的额外表面积需要。
而且，密码学领域的技术人员将特别认识到这一事实，即根据本发明生成的密钥码依赖于代码ROM模块的ROM代码，即随着ROM代码的变化而改变。
本发明进一步涉及微控制器，特别是“嵌入式安全控制器”，其包括至少一个根据上文所述类型的数据处理设备。因此，上文所述方法可以优选地内建到例如所有的智能卡开发方案中。
本发明最终涉及至少一个上文所述类型的电路装置在至少一个芯片单元中的使用，特别是在至少一个“嵌入式安全控制器”中的使用。
附图说明
如上文已经讨论的，存在有利地体现和开发本发明的教授内容的不同的可行方法。在这一方面，参考了从属于权利要求1和6的权利要求，并且本发明将进一步地通过参考在附图中示出的实施例的示例进行描述，然而，本发明不限于此实施例。在附图中：
图1是根据本发明的电路装置的实施例示例的示意性框图，借助于该电路装置可以执行根据本发明的加密/解密方法。
具体实施方式
图1示出了用于电子数据处理的电路装置100的实施例的示例；特别地，提供电路装置100用于“嵌入式安全控制器”类型的微控制器。
该电路装置100包括多部件NV(非易失)存储器模块10，其采用EEPROM(电可擦除可编程只读存储器)的形式，并且借助于此可以存储数据，该数据通过加密或者解密被保护以防止未经授权的访问。
将存储器模块接口逻辑电路12分配给该NV(非易失)存储器模块10，借助于此
-可以对存储器模块10进行寻址(-->参考数字120a：从存储器模块接口逻辑电路12到存储器模块10的地址数据“ADDR(a:0)”)，
-可以写入存储器模块10(-->参考数字120w：从存储器模块接口逻辑电路12到存储器模块10的信号数据“DIN(d:0)”)并且
-可以读出存储器模块10(-->参考数字120r：从存储器模块10到存储器模块接口逻辑电路12的信号数据“DOUT(d:0)”)。
此外，电路装置100包括代码ROM(只读存储器)模块20，用于存储和提供ROM(只读存储器)代码。代码ROM模块接口逻辑电路22分配给该代码ROM模块20，借助于此
-可以对代码ROM模块20进行寻址(-->参考数字220a：从代码ROM模块接口逻辑电路22到代码ROM模块20的地址数据“A”)并且
-可以读出代码ROM模块20(-->参考数字220r：从代码ROM模块20到代码ROM模块接口逻辑电路22的ROM代码数据或者ROM代码字节“DO”)。
根据图1的电路装置100的具体特征在于，分配给存储器模块10的用于加密/解密数据的密钥码可以从代码ROM模块20的ROM代码中提取和生成。
为此，存储器模块接口逻辑电路12包括加密/解密逻辑电路14，其具有密钥地址生成单元16和密钥寄存器18。在使用来自CPU(中央处理单元)的存储器模块地址(-->参考数字C12a：从CPU到存储器模块接口逻辑电路12的地址数据“CPU NV addr”)对存储器模块10进行写或读访问的情况中，就此而言，提供密钥地址生成单元16用于生成ROM密钥地址的目的(-->参考数字162a：从密钥地址生成单元16到代码ROM模块接口逻辑电路22的多路复用单元24的ROM密钥地址数据)。
集成到代码ROM模块接口逻辑电路22的此多路复用单元24不仅接收密钥地址生成单元16的ROM密钥地址，而且还接收来自CPU的地址数据(-->参考数字C22a：从CPU到代码ROM模块接口逻辑电路22的多路复用单元24的CPU ROM地址数据“CPU ROM addr”)。
然后，借助于ROM密钥地址从代码ROM模块20中取出ROM代码，并且将其用作用于对下列数据进行加密或者解密的加密/解密密钥：
-从CPU经由存储器模块接口逻辑电路12到存储器模块10的地址数据“CPU NV addr”(-->参考数字C12a)，
-从CPU经由存储器模块接口逻辑电路12到存储器模块10的信号数据“CPU NV write data”(-->参考数字C12w)和
-从存储器模块10经由存储器模块接口逻辑电路12到CPU的信号数据“CPU NV read data”(-->参考数字C12r)。
因此，本发明的核心在于，根据图1的电路装置100允许执行对非易失存储模块10中受保护以防未经授权访问的数据进行加密或解密的方法，其中分配到存储器模块10的数据借助于由代码ROM模块20提供的ROM代码进行加密或者解密。
借助于本身已知的加扰(scrambling)逻辑电路(参考现有技术DE199 01 829 A1)，通过加扰可以进一步改善所生成的密钥码的质量，出于清楚的原因，该加扰逻辑电路未在图1中明确地示出，其于是抵消了由代码ROM模块20提供的ROM代码的相对规则的结构。
该加扰逻辑电路包括
-排列级，用于排列提供给加扰逻辑电路的地址信号“ADDR(a:0)”和/或数据信号“DIN(d:0)”或“DOUT(d:0)”的不同值的比特，
-反转级，用于反转地址信号“ADDR(a:0)”和/或数据信号“DIN(d:0)”或“DOUT(d:0)”的比特值，其中排列级和反转级由加扰模式信号控制，以及
-解码级，用于从加扰模式信号中获得用于排列级和反转级的控制信号。
对于加密或解密中使用的密钥码的生成，根据本发明，大体上得到了两种变型(i)和(ii)之间的区别：
(i)与NV存储器访问并行的密钥码生成，即，通过与对存储器模块10的写/读访问并行的而读出ROM代码：
这里，NV存储器10的各个接口中的加密/解密逻辑电路14(＝存储器模块接口逻辑电路12)获得了对代码ROM模块20的未加密输出数据220r的直接访问。与对NV存储器10的每次写访问(-->参考数字120W)或者与对NV存储器10的页面寄存器的每次读访问(-->参考数字120r)相并行地，一个字节的ROM代码也从代码ROM模块20中读出。从其中执行读取的ROM代码地址220a由加密/解密逻辑电路14的密钥地址生成单元16确定，但是对于每个NV存储器地址120a，其必须是明确的和可再生的。
这样，对于NV存储器数据“DIN(d:0)”或“DOUT(d:0)”的加密(在写访问的情况中，参考数字120w)或解密(在读访问的情况中，参考数字120r)，该ROM代码字节于是用作密钥字节或者用作密钥字节的一部分，由此在极端情况中，产生了同NV(非易失)存储器模块10的代码空间尺寸完全相同的密钥空间。
(ii)密钥码在重置阶段生成，即，通过一次性读出特定的ROM代码字节，特别是在重置序列的时刻，并且通过将这些ROM代码字节存储在密钥寄存器18中，直至对存储器模块10的写/读访问的时刻，即，直至需要这些ROM代码字节用于存储器模块10的写操作或者读操作：
作为控制器的“重置序列”的一部分，多个ROM代码字节从代码ROM模块20中读出，并且存储在密钥寄存器18中。
在对存储器模块10的写或者读访问的情况中，这些密钥寄存器18的内容用作密钥或者用作分别用于对NV存储器数据“DIN(d:0)”或“DOUT(d:0)”进行加密或解密的密钥的一部分。
参考数字列表
100 用于电子数据处理的电路装置
10  NV(非易失)存储器模块
12  存储器模块接口逻辑电路
14  存储器模块接口逻辑电路12的加密/解密逻辑电路
16  加密/解密逻辑电路14的密钥地址生成单元
18  加密/解密逻辑电路14的密钥寄存器
20  代码ROM(只读存储器)模块
22  代码ROM模块接口逻辑电路
24  代码ROM模块接口逻辑电路22的多路复用单元
120a  从存储器模块接口逻辑电路12到存储器模块10的地址数据“ADDR(a:0)”
120r  从存储器模块10到存储器模块接口逻辑电路12的信号数据“DOUT(d:0)”
120w  从存储器模块接口逻辑电路12到存储器模块10的信号数据“DIN(d:0)”
162a  从密钥地址生成单元16到多路复用单元24的ROM密钥地址数据
220a  从多路复用单元24到代码ROM模块20的地址数据“A”
220r  从代码ROM模块20到代码ROM模块接口逻辑电路22的ROM代码数据或者ROM代码字节“DO”
C12a  从CPU到存储器模块接口逻辑电路12的地址数据“CPU NVaddr”
C12r  从存储器模块接口逻辑电路12到CPU的信号数据“CPU NVread data”
C12w  从CPU到存储器模块接口逻辑电路12的信号数据“CPU NVwrite data”
C22a  从CPU到多路复用单元24的CPU ROM地址数据“CPU ROMaddr”
C22r  从代码ROM模块20到CPU的ROM代码数据“CPU ROM readdata”

Claims (10)

1.一种用于电子数据处理的电路装置(100)，
-具有至少一个非易失存储器模块(10)，用于存储借助于加密或解密进行保护以防止未经授权访问的数据；
-具有分配给存储器模块(10)的至少一个存储器模块接口逻辑电路(12)，
--用于对存储器模块(10)寻址，以及
--用于向存储器模块(10)写入数据或者
--用于从存储器模块(10)中读出数据；
-具有至少一个代码只读存储器模块(20)，用于存储和/或提供至少一个只读存储器代码；并且
-具有分配给代码ROM模块(20)的至少一个代码ROM模块接口逻辑电路(22)，
--用于对代码ROM模块(20)寻址以及
--用于从代码ROM模块(20)中读出ROM代码，
其特征在于，用于对分配给存储器模块(10)的数据进行加密或解密的至少一个密钥码可以从代码ROM模块(20)的至少一个ROM代码中提取和/或生成。
2.权利要求1的电路装置，其特征在于，存储器模块接口逻辑电路(12)包括至少一个加密/解密逻辑电路(14)，
-具有至少一个密钥地址生成单元(16)并且
-具有至少一个密钥寄存器(18)。
3.权利要求1或2的电路装置，其特征在于，代码ROM模块接口逻辑电路(22)包括至少一个多路复用单元(24)。
4.权利要求1至3的至少一个的电路装置，其特征在于，存储器模块(10)采用下列形式
-至少一个可擦除可编程只读存储器，
-至少一个电可擦除可编程只读存储器或者
-至少一个快闪存储器。
5.一种微控制器，特别是“嵌入式安全控制器”，包括至少一个如权利要求1至4中至少一个所要求保护的电路装置。
6.一种用于对至少一个非易失存储器模块(10)中受保护以防止未经授权访问的数据进行加密/解密的方法，其特征在于，借助于由至少一个代码只读存储器模块(20)提供的至少一个ROM代码，对分配给存储器模块(10)的数据进行加密或者解密。
7.权利要求6的方法，其特征在于，用于加密或者解密的密钥码是通过下列方法生成的：
-通过与对存储器模块(10)的至少一次访问并行地读出ROM代码，即，与存储器模块(10)的至少一次写操作或者读操作并行地，或者
-通过一次性读出特定的ROM代码字节，特别是在重置序列的时刻，并且通过将这些ROM代码字节存储在至少一个密钥寄存器(18)中，直至对存储器模块(10)的至少一次访问的时刻，即，直至需要这些ROM代码字节用于存储器模块(10)的至少一次写操作或者读操作。
8.权利要求6或7的方法，其特征在于，
-在借助于来自至少一个中央处理单元的至少一个存储器模块地址对存储器模块(10)访问时，生成了至少一个ROM密钥地址，
-借助于该ROM密钥地址从代码ROM模块(20)中取出ROM代码，并且
-该ROM代码用作用于对下列数据进行加密或者解密的至少一个加密/解密密钥：
--存储器模块(10)的地址和/或
--待写入到存储器模块(10)的数据或
--待从存储器模块(10)读出的数据。
9.权利要求6至8中的至少一个的方法，其特征在于，
-存储器模块(10)的地址和/或
-待写入到存储器模块(10)的数据或
-待从存储器模块(10)中读出的数据
借助于至少一个加扰逻辑电路进行加扰。
10.如权利要求1至4的至少一个所要求的至少一个电路装置(100)在至少一个芯片单元中的使用，特别是在至少一个“嵌入式安全控制器”中的使用。
CNB2003801039441A 2002-11-21 2003-11-14 具有非易失存储器模块的电路装置以及对非易失存储器模块中的数据进行加密/解密的方法 Expired - Fee Related CN100397284C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10254320A DE10254320A1 (de) 2002-11-21 2002-11-21 Schaltungsanordnung mit nicht-flüchtigem Speichermodul und Verfahren zum Ver-/Entschlüsseln von Daten des nicht-flüchtigen Speichermoduls
DE10254320.8 2002-11-21

Publications (2)

Publication Number Publication Date
CN1714330A true CN1714330A (zh) 2005-12-28
CN100397284C CN100397284C (zh) 2008-06-25

Family

ID=32240233

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801039441A Expired - Fee Related CN100397284C (zh) 2002-11-21 2003-11-14 具有非易失存储器模块的电路装置以及对非易失存储器模块中的数据进行加密/解密的方法

Country Status (7)

Country Link
US (2) US7395165B2 (zh)
EP (1) EP1565802A2 (zh)
JP (1) JP4611027B2 (zh)
CN (1) CN100397284C (zh)
AU (1) AU2003276575A1 (zh)
DE (1) DE10254320A1 (zh)
WO (1) WO2004046935A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847296A (zh) * 2009-03-25 2010-09-29 索尼公司 集成电路、加密通信装置、系统和方法以及信息处理方法
CN101431407B (zh) * 2008-12-15 2012-03-28 西安电子科技大学 支持线程级加解密的密码处理器及其密码运算操作方法
US8364975B2 (en) 2006-12-29 2013-01-29 Intel Corporation Methods and apparatus for protecting data

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9170812B2 (en) * 2002-03-21 2015-10-27 Pact Xpp Technologies Ag Data processing system having integrated pipelined array data processor
EP1768028A1 (en) 2005-09-22 2007-03-28 STMicroelectronics (Research & Development) Limited Addressing peripherals in an ic
US8234505B2 (en) 2006-01-20 2012-07-31 Seagate Technology Llc Encryption key in a storage system
TWI427641B (en) * 2009-03-02 2014-02-21 A flash memory with data encryption and the method using the same
KR101565968B1 (ko) * 2009-03-04 2015-11-05 삼성전자주식회사 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US8230495B2 (en) * 2009-03-27 2012-07-24 International Business Machines Corporation Method for security in electronically fused encryption keys
KR101538741B1 (ko) 2009-10-21 2015-07-22 삼성전자주식회사 보안기능을 갖는 데이터 저장매체와 그 출력장치
SI2461265T1 (sl) * 2010-12-03 2019-10-30 Novomatic Ag Naprava in postopek za ravnanje z občutljivimi podatki
US9471373B2 (en) 2011-09-24 2016-10-18 Elwha Llc Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority
US9460290B2 (en) 2011-07-19 2016-10-04 Elwha Llc Conditional security response using taint vector monitoring
US9465657B2 (en) 2011-07-19 2016-10-11 Elwha Llc Entitlement vector for library usage in managing resource allocation and scheduling based on usage and priority
US9298918B2 (en) 2011-11-30 2016-03-29 Elwha Llc Taint injection and tracking
US9558034B2 (en) 2011-07-19 2017-01-31 Elwha Llc Entitlement vector for managing resource allocation
US9575903B2 (en) * 2011-08-04 2017-02-21 Elwha Llc Security perimeter
US9443085B2 (en) 2011-07-19 2016-09-13 Elwha Llc Intrusion detection using taint accumulation
US9798873B2 (en) 2011-08-04 2017-10-24 Elwha Llc Processor operable to ensure code integrity
US10169618B2 (en) * 2014-06-20 2019-01-01 Cypress Semiconductor Corporation Encryption method for execute-in-place memories
GB201511385D0 (en) * 2015-06-29 2015-08-12 Nagravision Sa Secure programming of secret data
CN105097003A (zh) * 2015-09-18 2015-11-25 芯佰微电子（北京）有限公司 一种用于安全芯片的内建密钥只读存储器保护电路
JP7109992B2 (ja) * 2018-05-22 2022-08-01 キオクシア株式会社 メモリシステムおよび制御方法
CN112912847B (zh) 2018-11-09 2022-10-04 华为技术有限公司 空中下载升级的方法及相关装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319079A (en) * 1979-09-13 1982-03-09 Best Robert M Crypto microprocessor using block cipher
JP2534532B2 (ja) * 1988-02-20 1996-09-18 富士通株式会社 履歴管理方式
JPH025158A (ja) * 1988-06-22 1990-01-10 Fujitsu Ltd 拡張ｉｃカード及びそのアクセス法
DE68919483T2 (de) 1988-02-20 1995-04-06 Fujitsu Ltd Chipkarten.
US5063596A (en) * 1989-02-24 1991-11-05 Miu Automation Corporation Encryption printed circuit board
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US6900720B2 (en) * 2001-12-27 2005-05-31 Micro Enhanced Technology, Inc. Vending machines with field-programmable locks
US6006190A (en) * 1997-04-28 1999-12-21 Tartaroukos Llc Computer implemented method and a computer system for enforcing software licenses
US6473861B1 (en) * 1998-12-03 2002-10-29 Joseph Forte Magnetic optical encryption/decryption disk drive arrangement
DE19901829A1 (de) * 1999-01-19 2000-07-20 Philips Corp Intellectual Pty Schaltungsanordnung zur elektronischen Datenverarbeitung
US6289455B1 (en) * 1999-09-02 2001-09-11 Crypotography Research, Inc. Method and apparatus for preventing piracy of digital content
GB9930145D0 (en) * 1999-12-22 2000-02-09 Kean Thomas A Method and apparatus for secure configuration of a field programmable gate array
FR2808947B1 (fr) * 2000-05-09 2002-10-18 Bull Cp8 Procede pour authentifier un objet portatif, objet portatif correspondant, et appareil pour mettre en oeuvre le procede
JP2001339383A (ja) * 2000-05-29 2001-12-07 Hitachi Ltd 認証通信用半導体装置
US7440572B2 (en) * 2001-01-16 2008-10-21 Harris Corportation Secure wireless LAN device and associated methods
US7203841B2 (en) * 2001-03-08 2007-04-10 Igt Encryption in a secure computerized gaming system
US7489779B2 (en) * 2001-03-22 2009-02-10 Qstholdings, Llc Hardware implementation of the secure hash standard
GB2378539B (en) * 2001-09-05 2003-07-02 Data Encryption Systems Ltd Apparatus for and method of controlling propagation of decryption keys
JP2005535958A (ja) * 2002-08-08 2005-11-24 エム−システムズ　フラッシュ　ディスク　パイオニアーズ　リミテッド デジタル著作権管理のための集積回路
JP2005128272A (ja) * 2003-10-24 2005-05-19 Pioneer Electronic Corp 画像表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8364975B2 (en) 2006-12-29 2013-01-29 Intel Corporation Methods and apparatus for protecting data
CN101431407B (zh) * 2008-12-15 2012-03-28 西安电子科技大学 支持线程级加解密的密码处理器及其密码运算操作方法
CN101847296A (zh) * 2009-03-25 2010-09-29 索尼公司 集成电路、加密通信装置、系统和方法以及信息处理方法
CN101847296B (zh) * 2009-03-25 2013-07-10 索尼公司 集成电路、加密通信装置、系统和方法以及信息处理方法

Also Published As

Publication number Publication date
WO2004046935A2 (en) 2004-06-03
US20090132831A1 (en) 2009-05-21
AU2003276575A1 (en) 2004-06-15
JP2006507583A (ja) 2006-03-02
DE10254320A1 (de) 2004-06-03
AU2003276575A8 (en) 2004-06-15
WO2004046935A3 (en) 2005-03-17
EP1565802A2 (en) 2005-08-24
US7395165B2 (en) 2008-07-01
JP4611027B2 (ja) 2011-01-12
US20060025952A1 (en) 2006-02-02
CN100397284C (zh) 2008-06-25
US8155309B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
CN1714330A (zh) 具有非易失存储器模块的电路装置以及对非易失存储器模块中的数据进行加密/解密的方法
US20030126451A1 (en) Data processing
US20080107275A1 (en) Method and system for encryption of information stored in an external nonvolatile memory
US20060031687A1 (en) Encryption/decryption methods and devices utilizing the same
CN1786916A (zh) 安全引导设备和方法
CN1647046A (zh) 集成系统中基于请求主动方标识符和数据地址的控制功能
CN1505311A (zh) 程序更新方法及服务器
CN101268650A (zh) 在微控制器中用于数据安全性处理的方法和装置
CN101484905A (zh) 为存储装置提供安全实现的方法和系统
US7752407B1 (en) Security RAM block
CN1495620A (zh) 有加密部分或外部接口的半导体器件及内容再生方法
CN1764920A (zh) 存储器访问受保护的智能卡
CN1771484A (zh) 存储器信息保护系统、半导体存储器及存储器信息的保护方法
KR100849956B1 (ko) 반도체 장치 및 그것의 스크램블된 데이터 전송 방법
CN1799104A (zh) 存储在非易失性存储器中的数据的完整性控制
CN108073528B (zh) 非易失性存储器中的存储
CN1991870A (zh) 数据删改防止方法及数据删改防止系统
CN111177807B (zh) 数据储存装置、操作该装置的方法及具有该装置的储存系统
CN1967482A (zh) 程序开发方法、程序开发支援装置及程序安装方法
CN1193151A (zh) Ic卡系统及ic卡系统的安全方法
US9531535B2 (en) Secure memories using unique identification elements
CN114153376A (zh) 安全闪存控制器
CN109471809B (zh) 一种芯片的flash加密保护方法、装置、flash控制器及芯片
CN1405678A (zh) 集成电路外挂软件的加密方法
CN104517650B (zh) 使用唯一标识元件的安全存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070720

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070720

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KONINKL PHILIPS ELECTRONICS NV

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20111028

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111028

Address after: Delaware

Patentee after: Apple Technology Co.,Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

CF01 Termination of patent right due to non-payment of annual fee