CN1711573A - 一种驱动显示板的电路 - Google Patents
一种驱动显示板的电路 Download PDFInfo
- Publication number
- CN1711573A CN1711573A CNA2003801028752A CN200380102875A CN1711573A CN 1711573 A CN1711573 A CN 1711573A CN A2003801028752 A CNA2003801028752 A CN A2003801028752A CN 200380102875 A CN200380102875 A CN 200380102875A CN 1711573 A CN1711573 A CN 1711573A
- Authority
- CN
- China
- Prior art keywords
- row
- circuit
- pixel
- pixel value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种驱动显示板(3)的电路(1),该显示板包括像素(Pij)矩阵,该像素矩阵包括多个行(i)和列(j),该电路包括:a)一个接收输入信号(V1)的输入端,该输入信号包括用于通过至少一些像素(Pij)在将要显示的一帧中的多行(i)的像素值(sij),每个像素值(sij)确定一个像素(Pij)的光输出;b)一个用来存储接收到的像素值(sij)的存储器(9);c)处理电路(10),用来分析多个行(i)中的每一行的像素值(sij)并且用来产生行定时信号(Hsync2),该行定时信号(Hsync2)基本上在一个行时间(trow2 (i))的持续时间内为多个行(i)的子集寻址;d)一个视频输出端,用来提供包括输出像素值的输出信号(V2)到被寻址的行(i)的子集中的像素(Pij)。该处理电路(10)根据来自多个像素值(sij)的至少一个像素值(sij),为在所述行时间(trow2 (i))中被寻址的行(i)的子集确定每个行时间(trow2 (i))。
Description
本发明涉及一种驱动显示板的电路,该显示板包括像素矩阵,该像素矩阵包括多个行和列。
本发明还涉及一种显示装置,该显示装置包括一个显示板,该显示板包括像素矩阵,该像素矩阵包括多个行和列,其中该显示装置还包括上述电路。
本发明还涉及一种驱动显示板的方法,该显示板包括像素矩阵,该像素矩阵包括多个行和列。
上述电路、方法和显示板的实施例可以从US6 121 941中获得。已知的矩阵显示器显示由对应于图像信息的激活部分(activeportion)和非激活部分(inactive portion)组成的视频信号。图像元件的驱动(触发和控制同样如此)是逐行地执行。触发控制矩阵显示器的信号处理电路的时钟频率是通过将执行信号处理算法的时间周期延长几个时间周期而减小的,在该时间周期内从发送器或存储装置传送的视频信号不包含图像信息。
在已知的电路装置和方法中,只能通过提供更多的驱动诸如提供更大的电压到该行的像素的发光元件来增加某一行的像素的光输出,这会缩短诸如发光二极管显示器中的像素的寿命。缺点就是为了防止寿命的缩短使得光输出受到限制。
本发明的第一个目的就是提供如开头一段所描述的电路,该电路能够在显示图像时从像素中产生增强的光输出。
要实现第一个目的,就要提供一种驱动显示板的电路,该显示板包括像素矩阵,该像素矩阵包括多个行和列,该电路包括:
-一个接收输入信号的输入端,该输入信号包括用于通过至少一些像素在将要显示的一帧中的多行的像素值,每个像素值确定一个像素的光输出;
-一个用来存储接收到的像素值的存储器;
-处理电路,用来分析多个行中的每一行的像素值并且用来产生行定时信号,该行定时信号基本上在一个行时间的持续时间内为多个行的子集寻址,该行时间为对一行寻址的时间周期;和
-一个视频输出端,用来提供包括输出像素值的输出信号到被寻址的行的子集中的像素,
其中处理电路根据来自多个像素值的至少一个像素值,在所述行时间中为被寻址的行的子集确定每个行时间。
每个子集可以包括单独一行,或者包括被同时寻址从而其中的像素被同时驱动的多个行。通常来说,术语“帧”用来表示一系列图像中的一幅。然而,在隔行扫描的显示板中,本发明也能够被应用到,诸如奇数场或偶数场,其中,通过连续地显示奇数场和偶数场来显示一幅图像。更为通常地是,术语“帧”用来表示一个完整的图像,而术语“场”代表帧的一部分。
通过根据一个子集的像素值为该子集的一行或多行设定行时间,该电路能够将更长的行时间用在其中高像素值将被显示的子集上。这能够为该子集中的像素增强光输出,因为在其发光时,所察觉的光输出随着时间而增加。
应当注意,US 6 057 809公开了一种电路,将像素值流从阴极射线管(CRT)格式转换成平板液晶显示器(LCD)格式。对每个CRT帧产生4个LCD像素帧。通过在从一个CRT帧产生的一个FRC周期内开和关多帧内的像素,在上述多帧内帧速率循环(frame rate cycling)(FRC)用于产生灰度等级。调制的行脉冲发生器通过行脉冲信号连接到平板显示器上。它在像素的水平线的末端产生被发送到平板显示器的行脉冲。该行脉冲有一个调制的时间周期,该调制的时间周期对于不同的水平线是不同的。调制模式(pattern)被存储在含有4个值的寄存器中。多路复用器在周期的4个值中依次选择不同的值。由于重复调制模式,对于4个LCD帧的每个周期来说,任何行都有相同的总“开”时间。
在这个已知电路中,行的行时间不依赖于该行的至少一个像素值,而依赖于存储在寄存器中的值。另外,每列提供的子信号仅仅在它将那一列的像素开或关的意义上确定像素的强度(intensity)。显示CRT帧中像素的最大强度是固定的,正如最大总“开”时间对于LCD帧的每个周期是固定的,并且驱动信号的值只能是1或者0,即开或者关。该已知的电路依赖这样的事实,即像素中存在固有记忆效应,因此在产生光时,这种信息仍存在于显示器中。其他类型显示器,例如发光二极管显示器和场发射显示器都不具有固有记忆效应。
在本发明的一个实施例中,处理电路用来确定行时间,这样一帧中所有行的子集在一帧时间内被寻址,该一帧时间就是对一帧中多个行进行寻址的时间周期,并且该帧时间在多个连续帧上基本保持恒定。
因此在不改变帧速率的情况下增加光输出。这简化了电路,因为一次只需要分析一个帧,并且在分析期间被随后存储。
优选地,该电路根据像素值中的最大值,为在该行时间内被寻址的行的子集确定每个行时间的值。
通过这种方法,在光输出中可以获得最大可能的增强。根据每行中的最大像素值,用来显示帧的时间在行上可以被分割,这样,在同时寻址的行中的每一行或子集中,具有最大像素值的像素处于开状态以持续该行的整个行时间。
在一个优选实施例中,该电路通过视频输出端来提供脉宽调制信号形式的输出像素值。该处理电路可以包括产生具有时钟周期的时钟信号的子电路,脉宽调制信号的每个脉宽是多个时钟周期,其中布置该电路使得通过将帧时间除以最大像素值的和,从而为每个帧确定时钟周期。
从而避免了为每个子信号,将输入信号的像素值变换成输出像素值。这足够产生为每一行连续寻址的并具有各自行时间信息的子信号,并且足够产生具有为相关帧确定时钟周期的时钟信号。在每个像素开期间的时钟周期的数量,对于输出信号与输入信号来讲是相同的。时钟周期本身不同于以之为基础而初始确定像素值的那个时钟周期。行被寻址期间的时钟周期的数量也是不同的,并根据被寻址的行而变化。
本发明的第二目的是提供如开头一段所描述的显示装置,该显示装置能够显示具有像素的增强光输出的图像。
因此第二目的的实现在于该显示装置包括显示板,该显示板包括像素矩阵,该像素矩阵包括多个行和列,其中存在根据本发明的电路。
该显示装置的优点在于具有较高的光输出。另外,这可以通过增加像素开的时间来实现,而不增加驱动电压或电流。对于大多数显示板类型,这能够延长显示板的寿命。
本发明的第三个目的就是提供一种如开头一段所述的方法,该方法能够在显示图像时,从像素中产生增强的光输出。
实现该第三个目的在于一种驱动显示板的方法,该显示板包括像素矩阵,该像素矩阵包括多个行和列,该方法包括:
-接收输入信号,该输入信号包括用于通过至少一些像素在将要显示的一帧中的多行的像素值,每个像素值确定一个像素的光输出;
-将接收到的像素值存储在存储器中,
-分析多个行的每一行的像素值;
-产生行定时信号,在基本上对一行寻址的时间周期的行时间内对多个行的子集进行寻址,和
-将包括输出像素值的输出信号提供到被寻址的行的子集中的像素,
其中,在分析多个行的每一行的像素值的过程中,为在所述行时间中被寻址的行的子集,根据多个像素值中的至少一个像素值来确定每个行时间。
根据本发明的方法其优点在于,有可能增强一帧中的光输出。对于高像素值与输入信号一起被接收的行将比其它行以更长时间来进行寻址。因此相对于其他没有被同时寻址的行的像素发出的光输出,有可能增强从行中的相应像素发射的光输出,这可以由观看者感知。
本发明由独立权利要求来限定。从属权利要求定义了优选的实施例。
本发明的上述和其他方面将参考附图而变得更加明白,并通过附图来阐述本发明,其中:
图1是示意图,示意了根据本发明的显示装置的一些组成部分;
图2A是提供给根据本发明的电路实施例的输入信号的视图;并且
图2B是由根据本发明的电路实施例产生的输出信号的视图。
本发明提供了一种驱动显示装置的电路,该显示装置包括一个被逐行驱动的显示板。在该显示装置中,一条直线上(也称为一行)的图像元素(也被称为像素)被同时驱动,然后依次驱动每一行。这样,将多个子信号同时提供到显示板上,该多个子信号数量等于显示板中列的数量(即一行中像素的数量)。选择信号确定要被子信号驱动的像素行的次序。以这种方法驱动的显示板的例子包括聚合物发光二极管(polyLED)显示器、电致发光显示器、真空荧光显示器和场发射显示器。另外,该电路可以应用在一次寻址一行并且该显示器的像素在寻址期间发光的任何其他直接观看的显示板或投影显示器。
图1是描述根据本发明的连接到显示装置2的驱动电路1的示意图。在本发明的许多实施例中,驱动电路1,实际上是显示装置2的一部分,但是本实施例表明这并不总是这样。例如,驱动电路1可以是驱动外部显示装置2的显卡的一部分。该显示装置2包括显示板3。该显示板3是矩阵显示板,带有发光像素的行和列。像素Pij是一行和一列的一项。这里,i代表行数,j代表列数。在本说明书中,假设有m行n列。应当注意,行和列的标识和显示板3使用中的方向没有任何关系。例如,使用中,行可以被水平地使用也可以垂直地使用。
显示板3上的图像是一行一行地建立的。显示装置2包括数据驱动器4,该数据驱动器包括了与列数(即n)相同数目的输出级5。本例中的数据驱动器4接收合成输出视频信号V2,该合成输出视频信号V2包括n个子信号,每一列一个。串并转换器6(serial to parallel)将合成输出视频信号V2多路分解以检索n个子信号,每一列一个,这对于输出级5来说可以得到。在其中合成输出视频信号V2实际上包括n个子信号,该n个子信号通过独立的数据线并行的提供到显示装置2的实施例也是可能的。然后不再需要串并转换器6。选择驱动器7在定时控制电路8的控制下,确定哪一行要被数据驱动器4寻址。定时控制电路8接收3个定时信号,即来自驱动电路1的垂直同步信号Vsync、输出水平同步信号Hsync2、和输出像素时钟信号pix_clk2。这些信号能够让定时控制电路8来确定何时选择哪一行。
在该实施例中,一帧的数据包括m×n个像素值。出于简明的目的,本说明书假设显示装置2和合成输出视频信号V2适合于逐行扫描。这表示,该帧被一行一行地顺序构造。然而,使用隔行扫描的实施例属于本发明的范围。例如在这种实施例中,奇数行首先被依次寻址,然后是偶数行被依次寻址。
本说明书将进一步假设,只有一个数据驱动器4和选择驱动器7,因此合成输出视频信号V2包括m×n个像素Pij的整个一帧的像素值.显示器可以是包括例如红、绿和蓝色子像素的彩色显示器。这些红、绿和蓝色子像素可以在行的方向上以一种重复的模式被相邻放置,其中一行中的每个彩色子像素被连接到数据驱动器4的输出级5。本发明在带有包括彩色子像素的这样行的显示器中的效果与在单色显示器中的效果一样好。因此,为了简化说明,将描述基于单色显示器的实施例。本发明的其他实施例是可能的,其中有几个视频信号,每一个视频信号包括像素Pij的像素值,这些像素值形成一帧的一部分,并且其中有一些选择驱动器和数据驱动器同时运行。
应当指出,也可以想到相关实施例,其中行的子集(通常是2个)可以被同时扫描(多行扫描),子集的所有行被同时寻址。作为该实施例的一个例子,考虑一个双扫描显示板。这样的显示板被分成包括行的一半的部分和包括另一半的部分。将合成输出视频信号V2的两个子信号同时提供到2个相应列部分,一个提供到显示板第一部分的第j列,一个提供到显示板另一部分的第j列。同时寻址一对行(一半一个)。输出水平同步信号Hsync2为两行确定行时间,即,它们只能被同时寻址。本说明书不再详细描述本发明的多行扫描变化,因为本领域普通技术人员将认识创造性的概念,如在随后一个实施例中所述的一次寻址一行能够被轻松地应用到多行扫描显示板的驱动中。
输出水平同步信号Hsync2确定对每行寻址多长时间。输出水平同步信号Hsync2包括一连串的脉冲,每个脉冲发信号到定时控制电路8以指示选择驱动器7来选择下一行。应当注意到,一些显示装置可以仅仅在输出水平同步信号Hsync2的脉冲之间的间隔部分对每行寻址,剩下的部分作为水平消隐期。将两个连续脉冲之间的时间表示为输出行时间trow2。垂直同步信号Vsync也包括许多脉冲。这里,将两个连续脉冲之间的时间表示为帧时间tf。在本发明优选实施例中,一帧中所有行的行时间的总和等于帧时间tf。然而,总和较小的实施例也是可能的。差值构成了虚拟的消隐期。垂直同步信号Vsync中的每个脉冲向定时控制电路8发信号以指示选择驱动器7来选择显示板3中的第一行,从而开始构造新的一帧。
合成输出视频信号V2的子信号包括0到诸如256这样的最大值之间的离散像素值。这个值表示输出像素时钟信号pix-clk2中的时钟脉冲的数量,其中应当驱动一个像素即发光。这样,由输出级5提供到显示板3的信号是脉宽调制信号,而合成输出视频信号V2的子信号的值确定脉宽。在电流驱动的显示板3中,例如聚合物发光二极管(polyLED)显示板,输出级5提供脉宽调制电流;在电压驱动显示板3中,输出级5提供脉宽调制电压。本发明可以使用在任何一种情况中。
本发明实施例也可以是,由输出级5提供到显示板3的信号也可以是振幅调制的。在这种情况下,合成输出视频信号V2也可以包括确定每个像素应该被驱动的电平的子信号,或者也可以包括许多分别为每一列确定电平的子信号。
在图1中,驱动电路1接收作为输入信号的合成输入视频信号V1、输入水平同步信号Hsync1、垂直同步信号Vsync、和输入像素时钟信号pix_clk1。合成输入视频信号V1包括像素值,即单个像素的强度值。合成输入视频信号V1包括许多子信号,每个子信号确定特定列的像素值。该合成输入视频信号V1可以是子信号的多路复用,或者合成输入视频信号V1可以在单独数据线上以多个单独信号的形式被提供。上面所介绍的关于合成输出视频信号V2、输出水平同步信号Hsync2和输出像素时钟信号pix_clk2与合成输入视频信号V1、输入水平同步信号Hsync1和输入像素时钟信号pix_clk1相同地应用。本说明书将假设驱动电路1一次一帧的处理合成输入视频信号V1所包含的数据。
如合成输入视频信号V1的情况,合成输出视频信号V2的子信号包括0到诸如256的最高值的离散值。然而,与输出水平同步信号Hsync2相比,由输入水平同步信号Hsync1确定的行时间(即被称为输入行时间trow1)是常数,例如等于256个时钟脉冲。因此,如果将到驱动电路1的输入信号直接提供到显示装置2,那么输出级5能够驱动像素的最大时间将是固定的。然而,根据本发明的驱动电路1,允许增加最大行时间,这样能够让某些像素被驱动的时间比由输入水平同步信号Hsync1确定的行时间更长。
为了这个目的,驱动电路1包括帧缓冲器9和处理电路10。将合成输入视频信号V1所包括的即将到来的视频数据帧存储在帧缓冲器9中并且由处理电路10进行分析。然后电路10计算新的行时间和新的像素时钟周期,这用来产生输出水平同步信号Hsync2和输出像素时钟信号pix_clk2。
让我们假设视频数据帧包括像素值sij,每一个像素值sij为像素矩阵中的像素pij确定发光强度。矩阵(包括m×n个像素值sij)被存储在帧缓冲器9中。电路10确定每行的最大像素值,从而确定矢量h,矢量h的每个元素hj由下式定义:
随后,电路10确定最大像素值的总和S:
假设没有留下虚拟消隐期,输出像素时钟信号pix_clk2的时钟周期t_clk2由下式计算:
为每个行i计算行时间trow2(i):
trow2(i)=t_clk2·hi, i=1...m (4)
从方程(4)中,可以看出总帧时间与行的最大像素值成比例地在行上被分割。
应当注意,如果显示装置2是多行扫描类型的,矢量h将包括被同时寻址的行的子集中所有像素值中的最大像素值。替换地,对于多行扫描显示器的每一个部分,可以为每一行确定行时间。在那种情况下,对于每个部分,需要一组输出水平同步信号Hsync2。优点在于,对于一帧使用同样的输出像素时钟信号pix_clk2的每个部分来讲,保证了帧内每个像素的光输出的比率与输入合成视频信号V1的比率保持一致。
出于同样原因,例如,如果显示器以隔行扫描的方式被驱动,那么优选的是为整个帧计算时钟周期t_clk2并且为该帧内的每个场使用这个时钟周期t_clk2。
因此,带有最高最大像素值的行获得最长的行时间。当然,也可以分析许多连续帧,并且可以在每个帧的行时间上来分割用于这些帧的整个帧时间。然而,这会导致可变的帧速率,这对于观察者来说是很明显的。另外,这需要几个帧缓冲器9。
在一行中具有最大像素值的像素也被驱动了该行的整个行时间。因此,没有“浪费”任何时间。通过提供具有不同于输入像素时钟信号pix_clk1的时钟周期的输出像素时钟信号pix_clk2,帧缓冲器中的像素值不需要重新计算。它们仍然表示像素要被驱动的时钟脉冲的数量,但是因为已经增加了时钟脉冲的持续时间,所以净效应就是该像素被驱动更长时间。
根据到目前为止的叙述,本发明充分地利用了帧时间tf,从而在帧显示的任何时间内,被寻址的行的子集中至少有一个像素发光。然而,本发明的实施例也可以是,其中牺牲一些帧时间,从而有效地建立虚拟消隐期。
例如,为了简化逻辑电路10,例如为了避免处理浮点数,可以使用可能时钟周期的查找表。在这种情况下,逻辑电路10选择与根据方程(3)的值最接近的表中的值,并且同时该值低于计算的周期。
另一个实施例的优点在于避免快速改变两帧之间的时钟频率。在这个实施例中,驱动电路1用来将输出像素时钟信号pix_clk2的新的时钟周期设置为在许多连续帧上计算的时钟周期t_clk2的移动平均值。这意味着驱动电路1使用方程(3)为帧缓冲器9中的帧确定时钟周期。然后,该输出像素时钟信号pix_clk2的新的时钟周期被设置成该时钟周期和根据方程(3)为以前帧计算的许多时钟周期的平均值。当使用这样的平滑滤波器时,一帧的行时间的总和可能超过帧时间tf。如果需要,可以通过从帧时间中减去虚拟消隐期和为方程(3)的帧时间tf替换该结果来避免这种情况。
本发明的优点在于,允许增加光输出,而不提高从输出级5提供到像素Pij的信号的振幅。通过增加脉宽调制信号的脉宽来增加光输出。可以回忆起,脉宽调制信号是其中值由其脉宽等于时钟周期t_clk2的预定整数倍的脉冲所确定的信号。在另一个实施例中,驱动电路1用来产生一个或更多确定将被提供到像素的信号振幅值的子信号。该一个或多个子信号确定信号的振幅,即,脉冲的高度,因此脉宽对于每个像素来说可以保持常数。替换的,可以使用脉宽和脉冲高度调制的结合。在这种情况下,在允许脉宽中的增加能够降低最大振幅,从而保持相同的光输出,同时延长显示板3的寿命。该特征能够进一步根据自适应算法来设置整个帧的整个亮度。优选地,在合成输入视频信号V1被提供到驱动电路1之前,可以根据该自适应算法处理合成输入视频信号V1。该自适应算法能够考虑到根据本发明驱动电路1所做的相对强度的调整。
一个简化的例子将用来进一步解释本发明。表1显示了具有三个行i=1,2,3和四个列j=1,2,3,4的(假定)帧的像素值。所有的值是在0到256的范围之内。图2A示出了驱动电路1的输入信号:输入像素时钟信号pix_clk1、输入水平同步信号Hsync1、和对于第一行即i=1来说包含在合成输入视频信号V1内的4个子信号的值(4列中每列一个)。假设帧时间tf是15ms,输入行时间trow1是5ms。输入行时间trow1等于256个输入像素时钟信号pix_clk1的周期。因此时钟周期是0.02ms。应当注意到,输入行时间trow1的值远远大于实际显示装置中的值,因为为了简化该实例已经大大减少了本实例中行的数量。
J=1 | J=2 | J=3 | J=4 | |
i=1 | 51 | 205 | 51 | 26 |
i=2 | 179 | 77 | 230 | 128 |
i=3 | 154 | 77 | 102 | 256 |
表1
表1中的值被存储在帧缓冲器9中。使用方程(1),逻辑电路10确定每行的最大像素值,即h=[205,230,256]。然后,确定最大像素值的总和,即S=205+230+256=691。输出时钟周期时间被确定为15ms/691=0.022ms。使用方程(4)来计算输出行时间trow2的值,分别等于4.45、4.99和5.56ms。
图2B进一步显示了存在于列j=1,2,3,4的用来驱动第一行的驱动电路1的输出信号,具有周期时间为0.022ms和输出行时间trow2的输出像素时钟pix_clk2。注意,现在输出行时间trow2少于时钟周期的数量。第一行中的第二像素P12(由第二列j=2驱动)在那一行的整个行时间trow2(1)中驱动。
本发明不限于上述的实施例,上述的实施例可以在附加的权利要求书的范围内变化。例如,驱动电路1能够是接收PAL、NTSC和SECAM形式的电视信号的更大电路的一个集成部分。在该实施例中,在以上述方法处理输入水平同步信号Hsync1、垂直同步信号Vsync和输入视频信号V1之前,首先从电视信号中提取输入水平同步信号Hsync1、垂直同步信号Vsync和输入视频信号V1。
应当注意,上述实施例不是为了限制本发明,本领域普通技术人员能够设计许多不背离附加权利要求书范围的替换实施例。在权利要求中,任何放置在括号中的附图标记不是用来限制权利要求。“包括”这个词不排除在权利要求中所列的元件和步骤之外的其他元件和步骤的存在。在元件之前的“一个”这个词不排除多个这样元件的情况。本发明可以通过包括几个独立元件的硬件来实现,也可以用适当编程的计算机来实现。在列举的几个装置的装置权利要求中,这些装置中的一些可以由一个硬件和相同数量的硬件实现。纯粹的事实在于,某些在不同从属权利要求中所引用的措施并不意味着这些措施的结合不具有优越性。
Claims (10)
1、一种驱动显示板(3)的电路(1),该显示板包括像素(Pij)矩阵,该像素矩阵包括多个行(i)和列(j),该电路包括:
-一个接收输入信号(V1)的输入端,该输入信号包括用于通过至少一些像素(Pij)在将要显示的一帧中的多行(i)的像素值(sij),每个像素值(sij)确定一个像素(Pij)的光输出;
-一个用来存储接收到的像素值(sij)的存储器(9);
-处理电路(10),用来分析多个行(i)中的每一行的像素值(sij)并且用来产生行定时信号(Hsync2),该行定时信号(Hsync2)基本上在一个行时间(trow2(i))的持续时间内为多个行(i)的子集寻址,该行时间为对一行寻址的时间周期;和
-一个视频输出端,用来提供包括输出像素值的输出信号(V2)到被寻址的行(i)的子集中的像素(Pij),
其中处理电路(10)根据来自多个像素值(sij)的至少一个像素值(sij),在所述行时间(trow2(i))中为被寻址的行(i)的子集确定每个行时间(trow2(i))。
2、根据权利要求1的电路(1),其中电路(10)用来确定行时间(trow2(i)),这样一帧中所有行(i)的子集在一帧时间(tf)内被寻址,该帧时间(tf)即是在一帧中对多个行(i)寻址的时间周期,并且该帧时间(tf)在多个连续帧上基本保持恒定。
3、根据权利要求1的电路(1),其中电路(10)根据像素值(sij)中的最大值(hj),为在该行时间(trow2(i))内被寻址的行的子集确定每个行时间(trow2(i))的值。
4、根据权利要求3的电路(1),其中电路(10)通过视频输出端来提供脉宽调制信号形式的输出像素值。
5、根据权利要求4的电路(1),处理电路(10)包括产生具有时钟周期的时钟信号(pix_clk2)的子电路,脉宽调制信号的每个脉宽是多个时钟周期,其中布置电路(10)使得通过将帧时间(tf)除以最大像素值(hj)的和(S),从而为每个帧确定时钟周期。
6、根据权利要求4的电路(1),电路(10)包括产生具有时钟周期的时钟信号(pix_clk2)的子电路(10),脉宽调制信号的每个脉宽是多个时钟周期;和可能时钟周期的查找表,其中电路(10)用来确定最大像素值(hj)的和(S),并且基于计算的和(S)从查找表中选择时钟周期。
7、根据权利要求4的电路(1),其中电路(10)包括产生具有时钟周期的时钟信号(pix_clk2)的子电路(10),脉宽调制信号的每个脉宽是多个时钟周期,其中电路(10)用来将一帧的时钟周期设置为由平均时钟周期确定的值,该平均时钟周期是为多个连续帧确定的。
8、根据权利要求1的电路(1),用来通过视频输出端产生对应于将被提供到像素(Pij)的信号的振幅的输出信号(V2)。
9、一种显示装置,该显示装置包括一个显示板(3),该显示板包括像素(Pij)矩阵,该像素矩阵包括多个行(i)和至少一列(j),其中存在根据权利要求1的电路(1)。
10、一种驱动显示板(3)的方法,该显示板包括像素(Pij)矩阵,该像素矩阵包括多个行(i)和列(j),该方法包括下列步骤:
-接收输入信号(V1),该输入信号包括用于通过至少一些像素(Pij)在将要显示的一帧中的多行(i)的像素值(sij),每个像素值(sij)确定一个像素(Pij)的光输出;
-接收到的像素值(sij)存储在存储器(9)中,
-分析多个行(i)的每一行的像素值(sij);
-产生行定时信号(Hsync2),在基本上对一行寻址的时间周期的行时间(trow2(i))内对多个行(i)的子集进行寻址,和
-将包括输出像素值的输出信号(V2)提供到被寻址的行(i)的子集中的像素(Pij),
其中,在分析多个行(i)的每一行的像素值(sij)的过程中,为在所述行时间(trow2(i))中被寻址的行的子集,根据多个像素值中的至少一个像素值来确定每个行时间(trow2(i))。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02079680.1 | 2002-11-08 | ||
EP02079680 | 2002-11-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1711573A true CN1711573A (zh) | 2005-12-21 |
Family
ID=32309419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2003801028752A Pending CN1711573A (zh) | 2002-11-08 | 2003-10-14 | 一种驱动显示板的电路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20060044220A1 (zh) |
EP (1) | EP1568002A1 (zh) |
JP (1) | JP2006505815A (zh) |
KR (1) | KR20050071664A (zh) |
CN (1) | CN1711573A (zh) |
AU (1) | AU2003267775A1 (zh) |
TW (1) | TW200421255A (zh) |
WO (1) | WO2004042688A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4194567B2 (ja) | 2004-02-27 | 2008-12-10 | キヤノン株式会社 | 画像表示装置 |
US20050254714A1 (en) * | 2004-05-13 | 2005-11-17 | Ramakrishna Anne | Systems and methods for data transfer with camera-enabled devices |
KR100846964B1 (ko) * | 2007-04-12 | 2008-07-17 | 삼성에스디아이 주식회사 | 전자방출표시소자 및 그의 구동방법 |
JP2013083826A (ja) * | 2011-10-11 | 2013-05-09 | Canon Inc | 液晶表示装置、液晶表示装置の制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4129459A1 (de) * | 1991-09-05 | 1993-03-11 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur ansteuerung von matrixdisplays |
US6057809A (en) * | 1996-08-21 | 2000-05-02 | Neomagic Corp. | Modulation of line-select times of individual rows of a flat-panel display for gray-scaling |
US6075510A (en) * | 1997-10-28 | 2000-06-13 | Nortel Networks Corporation | Low power refreshing (smart display multiplexing) |
JP3918536B2 (ja) * | 2000-11-30 | 2007-05-23 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 |
TW538407B (en) * | 2000-11-30 | 2003-06-21 | Koninkl Philips Electronics Nv | Device and method for subfield coding |
JP3729163B2 (ja) * | 2001-08-23 | 2005-12-21 | セイコーエプソン株式会社 | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
-
2003
- 2003-10-14 JP JP2004549419A patent/JP2006505815A/ja not_active Withdrawn
- 2003-10-14 WO PCT/IB2003/004561 patent/WO2004042688A1/en not_active Application Discontinuation
- 2003-10-14 EP EP03748470A patent/EP1568002A1/en not_active Withdrawn
- 2003-10-14 AU AU2003267775A patent/AU2003267775A1/en not_active Abandoned
- 2003-10-14 CN CNA2003801028752A patent/CN1711573A/zh active Pending
- 2003-10-14 US US10/533,719 patent/US20060044220A1/en not_active Abandoned
- 2003-10-14 KR KR1020057007937A patent/KR20050071664A/ko not_active Application Discontinuation
- 2003-11-05 TW TW092130937A patent/TW200421255A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20050071664A (ko) | 2005-07-07 |
WO2004042688A1 (en) | 2004-05-21 |
TW200421255A (en) | 2004-10-16 |
US20060044220A1 (en) | 2006-03-02 |
EP1568002A1 (en) | 2005-08-31 |
JP2006505815A (ja) | 2006-02-16 |
AU2003267775A1 (en) | 2004-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100549156B1 (ko) | 표시 장치 | |
CN1532885A (zh) | 显示装置 | |
US20040160527A1 (en) | Method and apparatus for processing video pictures, in particular for large area flicker effect reduction | |
CN1773338A (zh) | 液晶显示器及其驱动方法 | |
JP4684535B2 (ja) | 表示装置の制御方法及び制御装置 | |
CN1975855A (zh) | 图像显示设备以及其中使用的驱动电路和驱动方法 | |
CN1249656C (zh) | 控制显示期内矩阵显示光发射的方法及实现该方法的装置 | |
EP1801775A1 (en) | Method for displaying an image on an organic light emitting display and respective apparatus | |
CN1991962A (zh) | 显示器及其驱动方法 | |
CN1941062A (zh) | 具有提高的图像品质的液晶显示器 | |
CN1517961A (zh) | 优化显示设备亮度的方法及设备 | |
US20030006994A1 (en) | Display device | |
CN1841459A (zh) | 用于转换图像信号的帧频的显示单元 | |
CN1532786A (zh) | 用于等离子体显示板的图像显示方法和装置 | |
CN1187728C (zh) | 用于在子场中显示图像的方法和单元 | |
KR20040066731A (ko) | 화상표시장치 | |
JPH11231835A (ja) | 表示装置 | |
CN1386256A (zh) | 以子场显示图像的方法和装置 | |
EP1998310B1 (en) | Image display device and liquid crystal television | |
CN1425175A (zh) | 矩阵显示装置和方法 | |
CN1622154A (zh) | 用于处理显示装置中的灰度的装置和方法 | |
CN1717712A (zh) | 图像显示方法和图像显示装置 | |
CN1711573A (zh) | 一种驱动显示板的电路 | |
KR101686119B1 (ko) | 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판 | |
CN1744172A (zh) | 显示器及其驱动显示器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |