CN1710722A - 纵向量子点－浮栅尖端结构、制备方法和存储器 - Google Patents
纵向量子点－浮栅尖端结构、制备方法和存储器 Download PDFInfo
- Publication number
- CN1710722A CN1710722A CN 200510012184 CN200510012184A CN1710722A CN 1710722 A CN1710722 A CN 1710722A CN 200510012184 CN200510012184 CN 200510012184 CN 200510012184 A CN200510012184 A CN 200510012184A CN 1710722 A CN1710722 A CN 1710722A
- Authority
- CN
- China
- Prior art keywords
- quantum dot
- substrate
- dot
- sige
- polka
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 239000002096 quantum dot Substances 0.000 claims description 40
- 239000013078 crystal Substances 0.000 claims description 19
- 238000002360 preparation method Methods 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 230000005641 tunneling Effects 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 239000012528 membrane Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
纵向量子点－浮栅尖端结构、制备方法和存储器属于存储器设计技术领域。该结构特征是，在衬底上方还有一层SiGe量子点，多晶硅浮栅的下部为尖端结构。多晶硅浮栅下部的尖端与SiGe量子点的顶端是自对准的。该结构的制备方法包含：在Si衬底上制备SiGe量子点；在SiGe量子点上外延生长硅薄膜；干氧氧化，在量子点正上方形成与量子点纵向自对准的凹坑；在氧化层上淀积多晶硅浮栅，形成与SiGe量子点自对准的浮栅尖端结构。本发明还提出了采用了该结构的存储器。在施加相同电压时，该机构能提高隧穿电流密度。应用于半导体非挥发存储器，可在不减小氧化层厚度时降低工作电压，从而降低隧穿氧化层的平均电场，提高了存储器的可靠性。
Description
技术领域：
纵向量子点-浮栅尖端结构、制备方法和存储器属于存储器设计技术领域。
背景技术：
半导体非挥发存储器在集成电路产业占有十分重要的地位，2004年，半导体非挥发存储器的全球销售额超过300亿美元。F-N隧穿是半导体非挥发存储器中编程或擦除的核心过程，效率高于沟道热电子注入方式。但是F-N隧穿需要相对较高的电场，因此编程和擦除电压较高，导致隧穿氧化层不能按比例减小。同时，隧穿氧化层中较高的电场将导致隧穿氧化层的退化。因此，降低F-N隧穿的工作电压和隧穿氧化层中的平均电场是半导体非挥发存储器向下一代发展的关键问题。
经检索，现有公开文献中没有关于纵向量子点-浮栅尖端结构的相关文献报道。
发明内容：
本发明的目的在于，提出用于半导体非挥发存储器的量子点-浮栅尖端结构及其制备方法，并提出了一种采用该结构的非挥发存储器。
本发明所提出的结构含有：
P-Si衬底；
隧穿氧化层，位于P-Si衬底上方；
多晶硅浮栅，位于隧穿氧化层上方；
其特征在于，在所述P-Si衬底上方还有一层SiGe量子点，所述多晶硅浮栅的下部为尖端结构。
所述多晶硅浮栅下部的尖端与所述SiGe量子点的顶端是自对准的。
一种纵向自对准量子点-浮栅尖端结构的制备方法，其特征在于，依次含有以下步骤：
1)在Si衬底上制备SiGe量子点；
2)在制备好的SiGe量子点上外延生长硅薄膜；
3)进行干氧氧化，在量子点正上方形成与量子点纵向自对准的凹坑；
4)在所述干氧氧化得到的氧化层上淀积多晶硅浮栅，形成与所述SiGe量子点自对准的浮栅尖端结构。
上述方法中，所述第1)步在P-Si衬底上制备SiGe量子点，是采用超高真空化学气相淀积或分子束外延方法在沟道上自组织生长SiGe量子点。
所述第1)步在Si衬底上制备SiGe量子点，还可采用直接在Si衬底上外延SiGe薄膜，然后采用光刻和刻蚀的方法形成SiGe量子点。
一种采用如权利要求1或2所述结构的非挥发存储器，含有：
P-Si衬底；
隧穿氧化层，位于P-Si衬底上方；
多晶硅浮栅，位于隧穿氧化层上方；
控制氧化层，位于多晶硅浮栅上方；
控制栅，位于控制氧化层上方；
其特征在于，在所述P-Si衬底上方还有一层SiGe量子点，所述多晶硅浮栅的下部为尖端结构。
实验证明，本发明所提出的结构能够在施加相同电压的条件下，提高隧穿电流密度。应用于半导体非挥发存储器时，可以在不减小氧化层厚度的条件下，降低工作电压，从而降低了隧穿氧化层中的平均电场，提高了存储器的可靠性。
附图说明：
图1纵向量子点-浮栅尖端结构示意图；其中1为隧穿氧化层，2为多晶硅尖端浮栅，3为SiGe量子点；
图2纵向自对准量子点-浮栅尖端结构双向增强F-N隧穿示意图；
图3纵向自对准量子点-浮栅尖端结构的制备工艺图；
图4采用纵向自对准量子点-浮栅尖端结构的半导体非挥发存储器；其中1为隧穿氧化层，2为自对准多晶硅尖端浮栅，3为SiGe量子点，4为控制栅，5为控制氧化层。
具体实施方式：
本发明所提出的纵向量子点-浮栅尖端结构如图1所示。在P-Si衬底上方分布有SiGe量子点，在本实施例中，多晶硅浮栅的下部尖端与SiGe量子点的尖端是对准的。
如图2所示，电子从两个方向发生隧穿时，由于量子点和多晶硅浮栅尖端对电场的几何增强因子的作用，使量子点顶部和浮栅尖端附近的局部电场增强，使电子面对的势垒得到有效的变窄，从而发生增强F-N隧穿，可以在施加相同电压的条件下，可以得到更高的隧穿电流密度。因此，可以在较低的外加电压的条件下得到相同的隧穿电流密度。如果应用于半导体非挥发存储器，可以在不减小氧化层厚度的条件下，降低工作电压。由于降低了隧穿氧化层中的平均电场，还可以提高存储器的可靠性。
该结构具体的制备方法如下(图3)：
1)Si衬底上量子点的制备(3a)：可以采用超高真空化学气相淀积(UHV/CVD)或分子束外延(MBE)的方法在沟道上自组织生长SiGe量子点，也可以直接在Si衬底上外延SiGe薄膜，然后采用光刻和刻蚀的方法形成SiGe量子点。
2)外延生长Si薄膜(3b)：在制备好的SiGe量子点上外延硅薄膜。对于常规半导体非挥发存储器应用，该层Si薄膜的厚度约为5nm。外延硅薄膜的作用如下：如果直接在图3a的基础上进行氧化，那么得到如图3所示的自对准结构时，中间隧穿氧化层的厚度是一定的，而且这一厚度大约在3nm左右。这一厚度对于大多数应用来说是过小的。因此，通过第二步外延适当厚度的Si薄膜，可以得到合适的中间隧穿氧化层厚度。
3)干氧氧化(3c)：由于SiGe量子点的氧化速率小于Si的氧化速率，因此当隧穿氧化层达到一定厚度时会在量子点正上方形成凹坑，在此氧化层上淀积多晶硅浮栅，就形成自对准的浮栅尖端结构。
4)CVD多晶硅薄膜(3d)：淀积多晶硅薄膜，得到用于存储器的多晶硅浮栅，浮栅的尖端和沟道上方的量子点是自对准的。
将该结构用于半导体非挥发存储器(见图4)，具体的制备方法如下：
1)Si衬底上量子点的制备：采用超高真空化学气相淀积(UHV/CVD)在沟道上自组织生长SiGe量子点，生长工艺参数如下：硅烷流量2sccm，锗烷流量5sccm；生长温度：550℃，生长时间：40s，生长过程中反应室压力：10-3Pa。
2)外延生长Si薄膜：采用超高真空化学气相淀积(UHV/CVD)外延生长Si薄膜5nm。生长工艺参数如下：硅烷流量6sccm；生长温度：550℃，生长时间：60s，生长过程中反应室压力：10-3Pa。
3)干氧氧化：进行干氧氧化。氧化层厚度为15nm。
4)CVD多晶硅薄膜：淀积多晶硅薄膜，得到尖端和量子点纵向自对准的多晶硅浮栅。
5)在此结构的基础上进行其它标准半导体存储器的制作工艺，制作出如图4所示的双向增强F-N隧穿的半导体非挥发存储器。
该结构的半导体存储器在保持和传统非挥发存储器相同的编程和擦除速度的情况下，可以将工作电压从18V降低至12V。同时，降低了隧穿氧化层中的平均电场强度，改善了强电场下应力导致的隧穿氧化层退化的现象，提高了非挥发存储器的可靠性。
Claims (6)
1、纵向量子点-浮栅尖端结构，含有：
P-Si衬底；
隧穿氧化层，位于P-Si衬底上方；
多晶硅浮栅，位于隧穿氧化层上方；
其特征在于，在所述P-Si衬底上方还有一层SiGe量子点，所述多晶硅浮栅的下部为尖端结构。
2、如权利要求1所述的纵向自对准量子点-浮栅尖端结构，其特征在于，所述多晶硅浮栅下部的尖端与所述SiGe量子点的顶端是自对准的。
3、一种纵向自对准量子点-浮栅尖端结构的制备方法，其特征在于，依次含有以下步骤：
1)在Si衬底上制备SiGe量子点；
2)在制备好的SiGe量子点上外延生长硅薄膜；
3)进行干氧氧化，在量子点正上方形成与量子点纵向自对准的凹坑；
4)在所述干氧氧化得到的氧化层上淀积多晶硅浮栅，形成与所述SiGe量子点自对准的浮栅尖端结构。
4、如权利要求3所述的一种纵向自对准量子点-浮栅尖端结构的制备方法，其特征在于，所述第1)步在P-Si衬底上制备SiGe量子点，是采用超高真空化学气相淀积或分子束外延方法在沟道上自组织生长SiGe量子点。
5、如权利要求3所述的一种纵向自对准量子点-浮栅尖端结构的制备方法，其特征在于，所述第1)步在Si衬底上制备SiGe量子点，是采用直接在Si衬底上外延SiGe薄膜，然后采用光刻和刻蚀的方法形成SiGe量子点。
6、一种采用如权利要求1或2所述结构的非挥发存储器，含有：
P-Si衬底；
隧穿氧化层，位于P-Si衬底上方；
多晶硅浮栅，位于隧穿氧化层上方；
控制氧化层，位于多晶硅浮栅上方；
控制栅，位于控制氧化层上方；
其特征在于，在所述P-Si衬底上方还有一层SiGe量子点，所述多晶硅浮栅的下部为尖端结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100121844A CN100356585C (zh) | 2005-07-15 | 2005-07-15 | 纵向量子点－浮栅尖端结构、制备方法和存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100121844A CN100356585C (zh) | 2005-07-15 | 2005-07-15 | 纵向量子点－浮栅尖端结构、制备方法和存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1710722A true CN1710722A (zh) | 2005-12-21 |
| CN100356585C CN100356585C (zh) | 2007-12-19 |
Family
ID=35706928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100121844A Expired - Fee Related CN100356585C (zh) | 2005-07-15 | 2005-07-15 | 纵向量子点－浮栅尖端结构、制备方法和存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100356585C (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319300B1 (ko) * | 2000-03-23 | 2002-01-04 | 윤종용 | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 |
| KR100408520B1 (ko) * | 2001-05-10 | 2003-12-06 | 삼성전자주식회사 | 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법 |
| US7022571B2 (en) * | 2003-05-01 | 2006-04-04 | United Microelectronics Corp. | Quantum structure and forming method of the same |
| CN1291497C (zh) * | 2004-11-19 | 2006-12-20 | 清华大学 | 一种基于纵向双势垒共振隧穿结构的量子点存储器 |
-
2005
- 2005-07-15 CN CNB2005100121844A patent/CN100356585C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100356585C (zh) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1060590C (zh) | 快速电可擦可编程只读存储器单元及其制造方法 | |
| CN1118504A (zh) | 制造特快电可擦除和编程的只读存储器单元的方法 | |
| CN1761073A (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| CN101192532B (zh) | 电荷捕获层及其制造方法和电荷捕获型半导体存储装置 | |
| CN1512584A (zh) | 采用垂直纳米管的存储器件 | |
| CN101047188A (zh) | 具有未掺杂源极与汲极区的陷入储存快闪记忆胞结构 | |
| US20110140086A1 (en) | Nanostructured memory device | |
| CN1805146A (zh) | 一种快闪存储器结构及其制备方法 | |
| CN1967795A (zh) | 纳米晶硅量子点存储设备 | |
| CN102339833A (zh) | 具有高速低压操作的高可靠分裂栅非挥发性存储器结构 | |
| CN1091951C (zh) | 分裂栅型快速电可擦可编程只读存储器单元及其制造方法 | |
| Chang et al. | A distributed charge storage with GeO 2 nanodots | |
| CN1710722A (zh) | 纵向量子点－浮栅尖端结构、制备方法和存储器 | |
| CN103247669B (zh) | 双栅电荷俘获存储器及其制作方法 | |
| CN101079449A (zh) | 半导体器件及其制造方法 | |
| CN101330008A (zh) | 一种制作金属纳米晶非挥发性存储器的方法 | |
| KR20090044577A (ko) | 비휘발성 반도체 소자 및 그 제조 방법 | |
| CN100483744C (zh) | 基于双层纳米硅结构的非挥发性浮栅存储器及制备方法 | |
| CN2819480Y (zh) | 自对准量子点增强f－n隧穿的半导体非挥发存储器 | |
| CN1263147C (zh) | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 | |
| CN1359540A (zh) | 隧道触点及其制造方法 | |
| CN101369607B (zh) | 闪存单元结构及其制作方法 | |
| CN1224104C (zh) | 非易失性内存及其制作工艺 | |
| CN1178293C (zh) | 电可擦可编程只读存储器单元及其制造方法 | |
| Liu et al. | SONOS memories with embedded silicon nanocrystals in nitride |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20100715 |