CN1701388A - 多级单元存储器结构 - Google Patents

多级单元存储器结构 Download PDF

Info

Publication number
CN1701388A
CN1701388A CN02812165.1A CN02812165A CN1701388A CN 1701388 A CN1701388 A CN 1701388A CN 02812165 A CN02812165 A CN 02812165A CN 1701388 A CN1701388 A CN 1701388A
Authority
CN
China
Prior art keywords
word
memory cell
array
multilevel
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02812165.1A
Other languages
English (en)
Other versions
CN100505096C (zh
Inventor
S·塔尔雷亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1701388A publication Critical patent/CN1701388A/zh
Application granted granted Critical
Publication of CN100505096C publication Critical patent/CN100505096C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一种多级单元存储器，它使用的一种结构是，不同字的各个二进制位被存入同一多级存储器单元。这可以改进存取时间，因为在该字被输出以前不必读出两个单元。因此，可以通过消除存取链的串行元件而改善存取时间。

Description

多级单元存储器结构
背景技术
本发明一般涉及存储设备，具体地涉及具有多级单元结构的存储设备。
多级单元存储器由多级单元组成，每个单元能够存储多个充电状态或电平。每个充电状态(Charge state)与存储元件位模式相联系。
闪速EEPROM存储单元，以及其它型式的存储单元可存储多个门限电平(Vt)。例如，在能够每单元存储两位的存储单元中，使用4个门限电平(Vt)。因此，为每个门限电平指定两个二进制位。
在一个实施例中，多级单元可以存储四个充电状态。电平3比电平2具有较高的电荷(higher charge)，电平2比电平1具有较高的电荷，电平1比电平0具有较高的电荷。参考电压可以使不同的充电状态分开。例如，第一参考电压可以使电平3和电平2分开，第二参考电压可以使电平2和电平1分开，第三参考电压可以使电平1和电平0分开。
根据充电状态的数量，多级单元存储器能够存储多于一位的数据。例如，一个能存储4种充电状态的多级单元存储器可以存储两位数据，一个能存储八种充电状态的多级单元存储器可以存储三位数据，一个能存储十六种充电状态的多级单元存储器可以存储4位数据。对于n位多级单元存储器的每一个，不同存储元件位模式与不同充电状态的每一个相关联。
不过，能够在多级单元中存储的充电状态的数目不仅限于2的幂。例如，具有三种充电状态的多级单元存储1.5位数据。当这种多级单元和附加的解码逻辑相组合并连接到第二类似多级单元的时候，三位数据可以作为两单元组合的输出来提供。各种其它多单元组合也是可能的。
当前，多级单元存储器的信息检索普遍比单一位单元存储器的检索慢，因为多级单元存储器的读出时间较长。这主要是因为读出多于一位比读出一位所花费的时间要多。
通常，对于常规的多级单元设计，一个字可以由多个二进制位组成。第一组字的两个二进制位可以存储在同一单元中(例如，在一个2位多级单元中)，然后，下一组两个二进制位可以存储在同一单元中，从而存储了整个字。然后，在解码以后，为了访问字，单元的第一和第二两个二进制位被读出。仅当两个二进制位已经被读出的时候，输出才是可访问的。实际上，输出必须等待第一和第二两个二进制位被读出。
因此，有必要提供一种方法以减少多级单元存储器的访问时间。
附图说明
图1是根据本发明的一个实施例的方块图；
图2是根据本发明的一个实施例的存储器结构的原理图；
图3是根据现有技术的存储器结构的原理图；
图4是根据本发明的一个实施例的流程图；
图5是根据现有技术的一个流程图。
具体实施方式
参见图1，一个处理器100通过总线102连到多级单元存储器104。存储器104包括一个接口控制器105，一个写入状态机106和一个多级单元存储器阵列150。在本发明的一个实施例中，处理器100通过总线102连到接口控制器105和存储器阵列150两者上。
接口控制器105提供对多级单元存储器阵列150的控制。写入状态机106与接口控制器105和存储器阵列150通信。接口控制器105把要写入阵列150的数据传递到状态机106，状态机106执行事件序列来把数据写入阵列150。在一个实施例中，接口控制器105，写入状态机106和多级单元存储器阵列150位于一个单独的集成电路小片上。
虽然结合每单元存储两位的存储器阵列150对各实施例进行了描述，但是，例如通过增加门限电平的数目，任何数目的位可以存储在单一单元中而不偏离本发明的精神和范围。
虽然本发明的实施例结合闪速单元的存储器阵列150进行了描述，其它单元，例如只读存储器(ROM)，可擦可编程只读存储器(EPROM)，常规的电可擦可编程只读存储器(EEPROM)，或动态随机存取存储器(DRAM)可以替代，而不脱离本发明的精神和范围。
参见图2，存储在存储器阵列150中的两个字10和12分别包括多个二进制位14和16。在图2描述的结构中，不是把同一字的各相邻位安排在同一存储器单元18中，而是同一字10或12中的相邻位14被安排在不同的多级存储器单元18中。例如，字10的位14a和字12的位16a一起存储而形成一个单元18a。同样，每个字10或12的其它各位14被存储，使得阵列150中的每个存储器单元18包括不同字10或12的位14。
虽然在本发明的一个实施例中，两个字的每一个的一位和两个字的另一个的一位配对，但是各种其它安排可以被利用。通过把同一字的各个位安排在不同的单元中，相对于在输出整个字以前读出两个字，存储器阵列150的存取时间可以改进。
通过比较图2的实施例和图3所示现有技术的结构中可以更好地理解本发明的某些实施例的优点。在图3中，字20和22具有二进制位14和16，如上所述。不过，按照常规的方法，在同一字10或12中的相邻的二进制位14或16(例如二进制位14a和14b)是存储在同一多级存储器单元中(例如，单元20a)。
结果，为了从现有技术的存储器阵列中存取信息，必须首先解码，然后成功地读出第一二进制位，例如二进制位14a。其次，必须成功地读出第二二进制位，例如二进制位14b，最后输出该信息。对单元20的访问时间，是解码，读出第一和第二二进制位和最后输出所读信息的时间的总和。
和图2所示的实施例相比，第一个字的存取时间是解码时间连同读出第一二进制位的时间加上输出时间的一个函数。换言之，该存取时间是可以和常规的单一位存储器的存取时间进行比较的。第二个字的存取时间是读第二位的时间和输出时间的总和，因为第二次，解码是不必要的。
因此，在本发明的一个实施例中，信息写入阵列150是通过，例如，写入状态机106中的硬件和存储在其中的微代码控制的。不过，基于全部软件或全部硬件的方法也可以被使用。
在一个实施例中，读出码122最初可能使解码产生，如方块24中所示。接着，第一个字被读出，如方块26中所示。然后，第一个字被输出，如方块28中所示。
接着，第二个字被读出，如方块30中所示，第二个字被输出，如方块32中所示。图3下面的程序与图2所示的一致。
参见图5，根据现有技术的存取代码122a开始解码，如方块24中所示，然后读出第一个字，如方块26所示。然后现有技术方法读出第二个字，如方块30中所示，最后，在读出第一和第二两个字以后，输出第一和第二两个字，如方块34中所示。显然，第一个字的存取时间明显慢于使用图4例中所述技术的存取时间。
虽然本发明结合有限的几个实施例进行了描述，本领域技术人员将从中领会到有许多修改和变化。意图在于所附权利要求包括所有这些修改和变化，这些修改和变化落在本发明的精神和范围之中。

Claims (20)

1.一种方法，包括：
通过在所述存储器阵列中只存取多个存储器单元的每一个的一位而从多级单元存储器阵列中存取一个字；和
在输出第一个字以后，通过读出所述多个存储器单元的每一个的第二位而存取第二个字。
2.权利要求1的方法，包括在同一多级存储器单元中存储两个不同字的一位。
3.权利要求2的方法，包括，在n个不同的多级存储器单元中存储一个具有n位的字。
4.权利要求3的方法，包括把两个字的所有位存储在存储每个字的一位的多级存储器各单元中。
5.权利要求1的方法，包括，通过解码，读出第一个字，输出第一个字而存取一个字，此后读出第二个字并输出第二个字。
6.权利要求1的方法，包括，从多个存储器单元的每一个中读出至少两个二进制位之一直到整个字被读出，然后从同一多个存储器单元的每一个中读出第二个二进制位。
7.权利要求6的方法，包括，在第一组存储器单元中存入一个字，并在同一多个存储器单元中存入另一个字作为第二位。
8.权利要求1的方法，包括，从多级存储器阵列中读出一个字，所用的时间基本上与从一个非多级存储器阵列中读出一个字的时间相同。
9.一种存储器，包括：
一个多级存储器单元阵列，所述多级存储器单元的每一个存储至少两个二进制位；和
上述存储器单元的至少一个，存储第一个字的第一位，和第二个字的第二位。
10.权利要求9的存储器，包括一个接口控制器和一个写入状态机。
11.权利要求10的存储器，其中所述写入状态机执行事件序列，把数据写入所述存储器阵列，以使不同字的各个位存储在同一多级存储器单元中。
12.权利要求9中的存储器，包括把两个不同字的数据写入同一存储器单元中的设备。
13.一种存储器，包括：
一个包括一个第一组多级存储器单元的多级存储器单元的阵列；和
一个控制器，输出第一组的第一个字，然后存取所述第一组的第二个字。
14.权利要求13的存储器，包括，与所述阵列连接的写入状态机，所述写入状态机存储微代码，使两个不同字的数据写入同一多级存储器单元。
15.权利要求13的存储器，其中所述存储器是一个闪速存储器。
16.一个产品，包括一种介质，使所说介质存储使处理机进行如下工作的指令：
通过在存储器阵列中存取多个存储器单元的每一个的第一位而从多级存储器阵列输出一个字；
在输出第一个字以后，通过读出所述多个存储器单元中的第二位来存取第二个字。
17.权利要求16的产品，存储指令，所说指令使处理器把两个不同字的每一个的二进制位存入同一多级存储器单元。
18.权利要求16的产品进一步存储指令，所说指令使处理器把具有n位的一个字存入n个不同的多级存储器单元中。
19.权利要求18的产品，进一步存储指令，所说指令使处理器把两个字的所有二进制位存入多级存储器单元，这些单元存储每个字的至少一位。
20.权利要求16的物品，进一步存储指令，所说指令使处理器读出第一个字，输出第一个字，之后读出第二个字并输出第二个字。
CNB028121651A 2001-06-18 2002-04-19 用于多级单元存储器的方法与系统 Expired - Fee Related CN100505096C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/883,803 US6483743B1 (en) 2001-06-18 2001-06-18 Multilevel cell memory architecture
US09/883,803 2001-06-18

Publications (2)

Publication Number Publication Date
CN1701388A true CN1701388A (zh) 2005-11-23
CN100505096C CN100505096C (zh) 2009-06-24

Family

ID=25383364

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028121651A Expired - Fee Related CN100505096C (zh) 2001-06-18 2002-04-19 用于多级单元存储器的方法与系统

Country Status (4)

Country Link
US (2) US6483743B1 (zh)
CN (1) CN100505096C (zh)
TW (1) TWI275088B (zh)
WO (1) WO2002103704A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6857099B1 (en) * 1996-09-18 2005-02-15 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
US7038944B2 (en) * 2004-07-06 2006-05-02 Oki Electric Industry Co., Ltd. Non-volatile memory device
US7493457B2 (en) * 2004-11-08 2009-02-17 Sandisk Il. Ltd States encoding in multi-bit flash cells for optimizing error rate
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
KR100648285B1 (ko) * 2005-06-24 2006-11-23 삼성전자주식회사 멀티 레벨 셀 플래시 메모리의 액세스 방법 및 장치
US7272041B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Memory array with pseudo single bit memory cell and method
US8625345B2 (en) 2011-07-27 2014-01-07 Micron Technology, Inc. Determining and transferring data from a memory array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515317A (en) 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
JP2689948B2 (ja) 1995-04-28 1997-12-10 日本電気株式会社 多値メモリセルを有する半導体記憶装置
US5754566A (en) * 1996-09-06 1998-05-19 Intel Corporation Method and apparatus for correcting a multilevel cell memory by using interleaving
US6023781A (en) 1996-09-18 2000-02-08 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
US5937423A (en) * 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
JP3530421B2 (ja) 1999-05-28 2004-05-24 Ｎｅｃマイクロシステム株式会社 半導体記憶装置
US6707713B1 (en) 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
US6424566B1 (en) * 2001-02-08 2002-07-23 Advanced Micro Devices, Inc. Program reconnaissance to eliminate variations in vt distributions of multi-level cell flash memory designs

Also Published As

Publication number Publication date
TWI275088B (en) 2007-03-01
US6483743B1 (en) 2002-11-19
CN100505096C (zh) 2009-06-24
WO2002103704A1 (en) 2002-12-27
US20030031050A1 (en) 2003-02-13
US6587373B2 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
KR100634333B1 (ko) 멀티레벨 메모리를 제공하는 방법, 이 방법을 프로세서기반 시스템으로 하여금 수행하도록 하는 인스트럭션을저장하는 매체를 포함하는 제품 및 멀티레벨 메모리
CN1101048C (zh) 用于快速存储器的比特映象寻址方案
CN1589480A (zh) 级可变存储器
EP1298670B1 (en) Method for storing and reading data in a multilevel nonvolatile memory with a non-binary number of levels, and architecture therefor
CN101308698B (zh) 存储装置
CN1140315A (zh) 闪速存储器卡
CN1568522A (zh) 动态列块选择
CN101512668A (zh) 对于快闪存储器中的循环效应的伪随机及命令驱动位补偿及其方法
US5668974A (en) Memory with variable levels of interleaving and associated configurator circuit
CN1104727C (zh) 一种具有分层位线的存储装置
US20100325342A1 (en) Memory controller and nonvolatile storage device using same
CN1701388A (zh) 多级单元存储器结构
EP1125301A1 (en) Memory address decoding circuit for a simultaneous operation flash memory device with a flexible bank partition architecture
CN1124608C (zh) 用于多位存储单元的数据读出器件和方法
US20040088502A1 (en) Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit
EP1290694A1 (en) Eeprom memory chip with multiple use pinouts
CN1123811C (zh) 具有低功耗存储器的信号处理系统
CN1475915A (zh) 多组态多端口存储器的装置与设计方法
CN113241106B (zh) 行解码结构及存储器
CN102110462B (zh) 寻址一存储集成电路的方法与装置
CN2577355Y (zh) 具有内容识别功能的随机存储器
JPH08235871A (ja) 多値データ記憶再生方法及び多値データ記憶再生装置
CN114627932A (zh) 一种nand flash存储芯片坏区检测管理方法
CN1606092A (zh) 交叉配置记忆空间的方法
CN1148216A (zh) 显示器的控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20150419

EXPY Termination of patent right or utility model