CN2577355Y - 具有内容识别功能的随机存储器 - Google Patents

Abstract

具有内容识别功能的随机存储器，它涉及一种计算机硬件，具体涉及一种计算机的随机存储器。IC₁的每个查询信号输出端分别对应连接查询线驱动芯片反相电路(2)的一个信号输入端，地址线译码器IC₅的每个地址信号输出端分别对应连接一个并行逆向查询电路(1)的P₄端，编码器IC₃的每个字段值信号输入端分别对应连接一个并行逆向查询电路的字段值信号输出P₃端，每个并行逆向查询电路的信号连接P₁端、P₂端分别与相邻的并行逆行查询电路的信号连接P₂端、P₁端相连接。本实用新型提高了数据库的查询速度；不需要建立索引文件，使数据库占用存储空间减少，可以对任意字段进行检索查询，大大加宽了数据库查询的入口；而且使检索查询变得更全面、更彻底。

Description

具有内容识别功能的随机存储器

技术领域：本实用新型涉及一种计算机硬件，具体涉及一种计算机的随机存储器。

背景技术：目前使用的半导体随机存储器，大多采用地址索引方式，在存储器中给每个存储单元编一个地址，只有被输入地址代码指定的那些存储单元才能与公共输入输出引脚接通，进行数据输入输出；它们只具备正向的读写功能，即输入存储单元地址，然后输入或输出地址指定的存储单元中的内容，不具备逆向查询功能。数据库系统是计算机最广泛的应用领域之一，用户建立数据库的主要目的是要随时从其中检索查询所需要的数据，但目前的串行查询不但速度慢，而且必须建立索引文件，索引文件也占用了大量的存储空间，而且查询受到索引文件的限制，即受到检索入口的限制，未建立索引文件的还不能进行检索。

实用新型内容：本实用新型设计了一种具有内容识别功能的随机存储器，它具有并行、逆向查询功能，极大的提高了数据库的查询速度，省略了索引文件，节省了数据库存储空间，可以对任意字段进行并行查询，加宽了数据库查询的入口。逆向查询是指向存储器输入要查询的存储单元的内容，存储器即可输出存有该内容的存储单元的地址。本实用新型包含了查询线驱动芯片IC₁、控制线驱动芯片IC₂、地址线译码器IC₅、数据线驱动芯片IC₄、编码器IC₃，它还包含了多个并行逆向查询电路1、查询线驱动芯片反相电路2、数据线驱动芯片反相电路3，IC₁的每个查询信号输出端分别对应连接查询线驱动芯片反相电路2的一个信号输入端，查询线驱动芯片反相电路2的每个信号输出端分别对应连接每个并行逆向查询电路1的一个查询信号输入端，控制线驱动芯片IC₂的每个控制信号输出端分别对应连接每个并行逆向查询电路1的一个控制信号输入端，地址线译码器IC₅的每个地址信号输出端分别对应连接一个并行逆向查询电路1的地址信号输入P₄端，数据线驱动芯片IC₄的每个信号输出端接分别对应连接的数据线驱动芯片反相电路3的一个信号输入端，数据线驱动芯片反相电路3的每个信号输出端分别对应连接每个并行逆向查询电路1的一个数据信号输入端，编码器IC₃的每个信号输入端分别对应连接一个并行逆向查询电路1的查询结果输出P₃端，每个并行逆向查询电路1的信号连接P₁端、P₂端分别与相邻的并行逆行查询电路1的信号连接P₂端、P₁端相连接。本实用新型可以实现数据库的并行查询，极大提高了数据库的查询速度；使用本实用新型不需要建立索引文件，使数据库占用存储空间减少，可以对任意字段进行检索查询，大大加宽了数据库查询的入口，省略了建立索引文件大量繁琐的工作；而且使检索查询变得更全面、更彻底，不会因为未建立索引文件而漏检。

附图说明：图1是本实用新型的结构示意图，图2是并行逆行查询电路1、查询线驱动芯片反相电路2、数据线驱动芯片反相电路3的电路结构示意图，图3是具体实施方式二中等于判断电路E₁、E₂、E₃、E₄的电路结构示意图。

具体实施方式一：本具体实施方式由查询线驱动芯片IC₁、控制线驱动芯片IC₂、地址线译码器IC₅、数据线驱动芯片IC₄、编码器IC₃、八个并行逆向查询电路1、查询线驱动芯片反相电路2、数据线驱动芯片反相电路3组成。查询线驱动芯片IC₁选用8286型号数据收发器，控制线驱动芯片IC₂选用8282型号地址锁存器，地址线译码器IC₅选用74LS138型号译码器，数据线驱动芯片IC₄选用8282型号地址锁存器，编码器IC₃选用74LS148型号编码器，IC₁的查询信号输出端16、17、18、19脚分别对应连接查询线驱动芯片反相电路2的一个信号输入端，查询线驱动芯片反相电路2的每个信号输出端分别对应连接每个并行逆向查询电路1的一个查询信号输入端，控制线驱动芯片IC₂的控制信号输出端18、17、16、15、14脚分别对应连接并行逆向查询电路1的一个控制信号输入端，地址线译码器IC₅的地址信号输出端15、14、13、12、11、10、9、7脚分别对应连接一个并行逆向查询电路1的地址信号输入P₄端，数据线驱动芯片IC₄的信号输出端19、18、17、16、15、14、13脚对应连接数据线驱动芯片反相电路3的一个信号输入端，数据线驱动芯片反相电路3的每个信号输出端分别对应连接每个并行逆向查询电路1的一个数据信号输入端，编码器IC₃的信号输入端13、12、11、10、4、3、2、1脚分别对应连接一个并行逆向查询电路1的查询结果输出P₃端，每个并行逆向查询电路1的信号连接P₁端、P₂端分别与相邻的并行逆行查询电路1的信号连接P₂端、P₁端相连接。所述查询线驱动芯片反相电路2由四个反相器M₁-M₄组成，反相器M₁、M₂、M₃、M₄的输入端分别与查询线驱动芯片IC₁的信号输出端16、17、18、19脚及并行逆向查询电路1的C₃、C₂、C₁、C₀端一一对应相连接，反相器M₁、M₂、M₃、M₄的输出端分别连接并行逆向查寻电路1的 C₃、 C₂、 C₁、 C₀端。所述的数据线驱动芯片反相电路3由七个反相器M₅-M₁₁组成，反相器M₅、M₆、M₇、M₈、M₉、M₁₀、M₁₁的输入端分别与数据线驱动芯片IC₄的信号输出端19、18、17、16、15、14、13脚及并行逆向查询电路1的D₃、D₂、D₁、D₀、D₄、D₅、D₆一一对应相连接，M₅、M₆、M₇、M₈、M₉、M₁₀、M₁₁的输出端分别连接并行逆向查寻电路1的D₃、D₂、D₁、D₀、D₄、D₅、D₆端。

具体实施方式二：如图2所示，本具体实施方式中并行逆向查询电路1由字段编码比较电路1-1、字段值比较电路1-2、字段值比较结果选择电路1-3、附加基本存储单元电路1-4组成，字段编码比较电路1-1由非门M₁₂、三个场效应管T₅、T₁₀、T₁₁、两个等于判断电路E₁、E₂组成。E₁、E₂的A₁、A₂端都接反相器M₁₂的输出端，M₁₂的输入端为P₄端，P₄端接地址线译码器IC₅的信号输出端15脚，E₁的A₇、A₃、A₆、A₁端分别接C₃、 C₃、D₃、 D₃端，E₂的A₇、A₃、A₆、A₄端分别接C₂、 C₂、D₂、 D₂端，E₁、E₂的A₅端分别接场效应管T₅、T₁₀的栅极，T₅的漏极接+Ec，T₅的源极接场效应管T₁₀的漏极，T₁₀的源极接T₁₁的漏极和字段值比较结果选择电路1-3的信号输入端，T₁₁的源极接地，T₁₁的栅极接控制线驱动芯片IC₂的控制线信号输出端18脚；字段值比较电路1-2由十个场效应管T₁₂、T₁₃、T₂₁、T₂₂、T₁₈、T₁₉、T₂₀、T₂₇、T₂₈、T₂₉、两个等于判断电路E₃、E₄、电阻R₁组成，E₃、E₄的A₁、A₂端都接反相器M₁₂的输出端，E₃的A₇、A₃、A₆、A₄端分别接C₁、 C₁、D₁、 D₁端，E₂的A₇、A₃、A₆、A₄端分别接C₀、 C₀、D₀、 D₀端，E₃、E₄的A₅端分别接场效应管T₁₈、T₂₇的栅极，E₃的A₉、A₈端分别接T₁₂、T₁₃的栅极，E₄的A₉、A₈端分别接T₂₁、T₂₂的栅极，场效应管T₁₂、T₁₃的源极接场效应管T₂₀的栅极，T₁₂的漏极接C₁端，T₁₃的漏极接 C₁端，T₂₁的漏极接C₀端，T₂₂的漏极接 C₀端，场效应管T₂₁、T₂₂的源极接场效应管T₂₉的栅极，T₁₈的漏极接+Ec，T₁₈的源极接场效应管T₁₉的漏极和T₂₈的栅极及T₂₇的漏极，T₁₉的源极接地，T₁₉的栅极接控制线驱动芯片IC₂的控制信号输出端18脚，场效应管T₂₀的源极接字段值比较结果选择电路1-3的信号输入端和电阻R₁的一端，R₁的另一端接地，场效应管T₂₈的漏极接C₀端，T₂₈的源极接场效应管T₂₉的漏极，T₂₉的栅极接场效应管T₂₁、T₂₂的源极，T₂₁的漏极接C₀端，T₂₇的漏极接T₂₈的栅极，T₂₇的源极接字段值比较结果选择电路1-3的信号输入端；字段值比较结果选择电路1-3由四个场效应管T₃₀-T₃₃、或非门K₁、电阻R₂组成，场效应管T₃₀的漏极接字段值比较电路1-2的信号输出端场效应管T₂₇的源极和电阻R₂的一端，R₂的另一端接地，T₃₀的栅极接控制线驱动芯片IC₂的控制信号输出端17脚，T₃₀的源极接场效应管T₃₃的漏极和T₃₁、T₃₂的源极，T₃₂的栅极接IC₂的控制信号输出端15脚，T₃₂的漏极接或非门K₁的信号输出端，K₁的信号输入端1脚接T₃₀漏极，K₁的信号输入端2脚接字段值比较电路1-2的信号输出端T₂₀的源极和场效应管T₃₁的漏极，T₃₁的栅极接IC₂的控制信号输出端16脚，T₃₃的栅极接字段编码比较电路1-1的信号输出端，T₃₃的源极接附加基本存储单元电路1-4的信号输入端；附加基本存储单元由非门M₁₃、三个基本存储单元Z₁-Z₃、十个场效应管T₃₄-T₄₅、电阻R₃组成，场效应管T₃₄、T₃₅的栅极接IC₂的控制信号输出端14脚，T₃₄的漏极接D₄端和T₃₆的漏极，T₃₅、T₃₇的漏极接 D₄端，T₃₄、T₃₆的源极接基本存储单元Z₁的D端，T₃₅、T₃₇的源极接Z₁的D端，T₃₆、T₃₇的栅极接反相器M₁₂的输出端，Z₁的D端接字段值比较结果选择电路1-3的信号输出端T₃₃的源极和T₄₂的栅极；场效应管T₃₈、T₃₉的栅极接M₁₂的输出端，T₃₈的漏极接D₅端，T₃₉的漏极接 D₅端，T₃₈的源极接基本存储单元Z₂的D端和场效应管T₄₀的栅极，T₄₀的漏极接+Ec，T₃₉的源极接Z₂的 D端和场效应管T₄₁的栅极，T₄₁的源极接T₄₀的源极和T₄₂的漏极，T₄₁的漏极接P₁端，T₄₂的源极接T₄₅的漏极和P₂端，T₄₃、T₄₄的栅极接反相器M₁₂的输出端，T₄₃的漏极接D₆端，T₄₄的漏极接 D₆端，T₄₃的源极接Z₃的D端和T₄₅的栅极，T₄₅的源极接电阻R₃的一端和非门M₁₃的输入端，R₃的另一端接地，M₁₃的输出端为P₃端，P₃端接IC₃的一个信号输入端13脚。所述的等于判断电路E₁、E₂、E₃、E₄结构均相同，如图3所示，E₁、E₂、E₃、E₄均由四个场效应管T₁-T₄、基本存储单元S组成，T₁、T₂的栅极分别为A₁、A₂端，T₁、T₂、T₃、T₄的漏极分别为A₆、A₄、A₇、A₃端，T₁、T₂的源极分别接基本存储单元S的D、D端，T₃、T₄的源极相连接后为A₅端，基本存储单元S的D、D端分别为A₈、A₉端。

工作原理：首先CPU为要查询的字段编码，并将要查询的字段的字段编码和字段值分组调入各存储单元，再将查询条件逐个送入查询数据总线，各存储单元并行地自动地对查询数据总线上的数据进行核对，若与自己所存内容相符，则在存储单元的查询结果输出端T₄₂的栅极输出高电平，并能在整个查询过程中保持该高电平，因此本实用新型在每个存储单元内增加一位基本存储单元，用于保存该存储单元的查询结果。当一个存储单元组中所有存储单元的均输出高电平，则在存储单元组的输出端输出高电平，否则该存储单元组中若有一个存储单元查询结果为低电平，则该存储单元组输出为低电平。这样，一个存储单元组输出高电平的条件是其中所有存储单元所存内容都与查询条件相符。最后各存储单元组的输出给M₁₃送至优先编码器，优先编码器按照优先级顺序对查询成功的存储单元组进行编码。CPU送完查询条件后，就从优先编码器的输出端取走第一个查询成功的存储单元组的编码，然后用读写电路将该存储单元组中最后一个存储单元中的用于保存查询结果的附加基本存储单元清零，则该存储单元组的输出变为0，优先编码器上的输出变为第二个查询成功的存储单元组的编码。重复上述过程，CPU可将查询成功的存储单元组编码逐个取走，并根据存储单元组的编码计算出相应的计录号。

工作过程为：设等于判断电路E₁、E₂、E₃、E₄中的基本存储单元分别为S₃、S₂、S₁、S₀。

基本存储单元S₃和S₂用于存放字段编码，基本存储单元S₁和S₀用于存放字段值，D₀、D₁、D₂、D₃、D₄、D₅、D₆为数据总线，C₀、C₁、C₂、C₃为查询数据总线，其中C₃、C₂用于查询字段编码，C₀、C₁用于查询字段值。字段编码比较电路1-1中，E₁、E₂为等于判断电路。

当S₃＝1，T₃导通，T₄截止，T₅的栅极经T₃与C₃相连，T₅的导通条件为C₃＝1。

当S₃＝0，T₃截止，T₄导通，T₅的栅极经T₄与C₃相连，T₅的导通条件为 C₃＝1，即C₃＝0。

所以T₅导通的条件为C₃＝S₃。同理，T₁₀导通的条件为C₂＝S₂。只有T₅和T₁₀全都导通，正电源+Ec才能经T₅、T₁₀传到T₃₃的栅极，即此点就是字段编码比较电路1-1的输出端。在每次送查询数据前，IC₂的18脚上加一个正脉冲，让T₁₁导通片刻以释放T₃₃栅极上可能积累的电荷。这样在查询中，只有T₅、T₁₀全部导通，字段编码比较电路的输出才为高电平，否则为低电平。

T₃₃控制着字段值比较电路1-1的输出，因此只有指定字段的字段值比较结果才能T₃₃输出到附加基本存储单元1-4中T₄₂的栅极。

字段值比较电路1-2由等于判断电路，大于判断电路和小于判断电路组成，分别用于判断查询数据中的字段值是否等于、大于、或小于存储单元中所存的字段值，若相等输出高电平，若不等则输出低电平。

字段值的等于判断电路的工作原理与字段编码比较电路1-1相同，电阻R₂的作用是当T₁₈和T₂₇不全导通时，使T₂₇的源极输出低电平。

字段值大于判断电路用于判断查询数据中的字段值是否大于存储单元中所存字段值，若大于输出高电平，若不大平输出低电平，判断大于的方法如下：先比较最高位，若最高位不等，停止继续比较，按最高位的比较结果输出。若最高位相等，再比较次高位，仍遵循不等就停止继续比较并输出结果，相等则再比较下一位的原则，从最高位到最低位逐位比较，若所有位都相同，则输出低电平。

T₁₂、T₁₃、T₂₀组成C₁大于S₁的判断电路。

当S₁＝1，T₁₃导通，T₁₂截止，T₁₂的源极经T₁₃与C₁相连，T₁₂的源极为高电平的条件为 C₁＝1，即C₁＝0。

当S₁＝0，T₁₃截止，T₁₂导通，T₁₂的源极经T₁₂与C₁相连，T₁₂的源极为高电平的条件为C₁＝1。因此，T₁₂的源极为高电平的条件为S₁不等于C₁。T₂₀的栅极与T₁₂的源极相连，因此T₂₀的导通条件为S₁不等于C₁，若T₂₀导通则C₁经T₂₄传至大于判断电路的输出端T₂₀的源极。

T₂₀导通时S₁不等于C₁，若S₁＝0，则C₁＝1，T₂₀的源极端为高电平，此时C₁大于S₁，若S₁＝1则C₁＝0，T₂₀的源极端为低电平，此时C₁小于S₁。因此当C₁大于S₁时，大于判断电路输出高电平，当C₁小于S₁时，大于判断电路输出低电平，这正好符合判断方法中若最高位不相等时直接输出高位比较结果的要求。

T₁₉、T₂₁、T₂₂、T₂₈、T₂₉组成C₀大于S₀的判断电路。其中T₂₁、T₂₂、T₂₉的工作原理与T₁₂、T₁₃、T₂₀相同，这里多了T₁₉和T₂₈。T₂₈的栅极与C₁等于S₁的判断电路的输出端相连，则T₂₈的导通条件为C₁＝S₁，即只有前面的位相等，T₂₈才导通。除最高位外的所有位的大于判断电路均包含具有T₂₈功能的半导体开关。由于T₂₈与T₂₉串连，T₂₈截止，T₂₉无法工作，这正符合大于判断方法中对高位若不相等时低位的大于判断电路停止工作的要求。

T₁₉的作用是保证在高位不相等时T₂₈可靠截止。在字段编码比较电路1-1说明中曾说过，在每次送查询数据前在IC₂的18脚端加一个正脉冲，使T₁₁导通片刻，以放掉T₃₃栅极上可能积累的电荷，T₁₉的栅极也与IC₂的18脚相连，因此在IC₂的18脚加正脉冲时，T₁₉同时导通，将T₂₈栅极上可能积累的电荷释放掉，以防止T₂₈积累电荷误导通。

若C₁＝S₁，则T₁₈导通，T₂₈导通，由T₂₁、T₂₂、T₂₉组成C₀大于S₀的判断电路，其结果同样输出到T₂₀的源极端。

若C₁＝S₁，C₀＝S₀时，T₂₉、T₂₀截止，两位大于判断电路均不能工作，由于电阻R₁的作用，T₂₀的源极端为低电平，这正符合大于判断方法中对当所有位都相同时输出低电平的要求。

字段值小于判断电路；将大于判断电路和等于判断电路的输出进行或非，即得到小于判断电路的输出，如或非门K₁所示。

字段值比较结果选择电路；字段值比较结果选择电路由场效应管T₃₀、T₃₁、T₃₂组成，当IC₂的17脚为1时，T₃₀导通，字段值等于判断电路的输出端T₃₀的漏极端与字段值比较电路的输出端T₃₀源极端相通。

当IC₂的16脚为1时，T₃₁导通，字段值大于判断电路的输出端T₃₁的漏极端与T₃₃的漏极端相通。

当IC₂的15脚为1时，T₃₂导通，字段值小于判断电路的输出端T₃₂的漏极端与T₃₃的漏极端相通。

因此通过提供IC₂的17、16、15脚可选择查询字段值与存储单元中存放的字段值的比较方式。在进行查询时，除向查询数据总线送查询数据外，还应根据查询条件的要求，同时提供相应的控制信号。

附加基本存储单元电路1-3中，Z₁用于保存存储单元所存内容与查询数据的比较结果，因为在一次查询过程中要查询的字段可能不止一个，当查询其它字段时，此存储单元的编码比较电路将输出低电平，则T₃₃截止，T₃₃的源极的比较结果有可能丢失，因此增设Z₁，来保存存储单元的比较结果。Z₁一般置初值为1，Z₁设置初值的方式有两种：一种利用存储单元写电路逐个设置，另一种利用控制信号IC₂的14脚给所有存储单元中的Z₁设置相同的初值，Z₁有两个选通端，一个接反相器M₁₂的输出端，另一个接IC₂的控制信号输出端14脚。新增基本存储单元Z₂、Z₃用于控制存储单元分组，P₁和P₂间为存储单元的存储单元组比较结果通出能道，正电源+Ec经首存储单元的T₄₀接入存储单元组比较结果输出通道，经尾存储单元的T₄₅输出。当存储单元为一组的首存储单元时，Z₂置1，T₄₀导通，+Ec经T₄₀接入存储单元组比较结果输出通道，T₄₁断开，以防止+Ec传向前面的存储单元组。当存储单元为一组的尾存储单元时，Z₃置1，T₄₅导通，存储单元组比较结果经T₄₅传至M₁₃的输入端，电阻R₃的作用是在存储单元组输出通道不通的时候输出低电平。当存储单元为中间存储单元时，Z₃、Z₂清零，T₄₀、T₄₅截止，T₄₁导通，P₁至P₂间通道由T₄₂控制，T₄₂即为存储单元比较结果输出开关。

Claims (5)

1、具有内容识别功能的随机存储器，它包含了查询线驱动芯片IC₁、控制线驱动芯片IC₂、地址线译码器IC₅、数据线驱动芯片IC₄、编码器IC₃，其特征在于它还包含了多个并行逆向查询电路(1)、查询线驱动芯片反相电路(2)、数据线驱动芯片反相电路(3)，IC₁的每个查询信号输出端分别对应连接查询线驱动芯片反相电路(2)的一个信号输入端，查询线驱动芯片反相电路(2)的每个信号输出端分别对应连接每个并行逆向查询电路(1)的一个查询信号输入端，控制线驱动芯片IC₂的每个控制信号输出端分别对应连接每个并行逆向查询电路(1)的一个控制信号输入端，地址线译码器IC₅的每个地址信号输出端分别对应连接一个并行逆向查询电路(1)的地址信号输入P₄端，数据线驱动芯片IC₄的每个信号输出端接分别连接对应的数据线驱动芯片反相电路(3)的一个信号输入端，数据线驱动芯片反相电路(3)的每个信号输出端分别对应连接每个并行逆向查询电路(1)的一个数据信号输入端，编码器IC₃的每个信号输入端分别对应连接一个并行逆向查询电路(1)的查询结果输出P₃端，每个并行逆向查询电路(1)的信号连接P₁端、P₂端分别与相邻的并行逆行查询电路(1)的信号连接P₂端、P₁端相连接。

2、根据权利要求1所述的具有内容识别功能的随机存储器，其特征在于所述的查询线驱动芯片反相电路(2)由四个反相器M₁-M₄组成，反相器M₁、M₂、M₃、M₄的输入端分别与查询线驱动芯片IC₁的信号输出端16、17、18、19脚及并行逆向查询电路(1)的C₃、C₂、C₁、C₀端一一对应相连接，反相器M₁、M₂、M₃、M₄的输出端分别连接并行逆向查寻电路(1)的 C₃、 C₂、C₁、 C₀端。

3、根据权利要求1所述的具有内容识别功能的随机存储器，其特征在于所述的数据线驱动芯片反相电路(3)由七个反相器M₅-M₁₁组成，反相器M₅、M₆、M₇、M₈、M₉、M₁₀、M₁₁的输入端分别与数据线驱动芯片IC₄的信号输出端19、18、17、16、15、14、13脚及并行逆向查询电路(1)的D₃、D₂、D₁、D₀、D₄、D₅、D₆一一对应相连接，M₅、M₆、M₇、M₈、M₉、M₁₀、M₁₁的输出端分别连接并行逆向查寻电路(1)的 D₃、 D₂、 D₁、 D₀、D₄、 D₅、 D₆端。

4、根据权利要求1所述的具有内容识别功能的随机存储器，其特征在于并行逆向查询电路(1)由字段编码比较电路(1-1)、字段值比较电路(1-2)、字段值比较结果选择电路(1-3)、附加基本存储单元电路(1-4)组成，字段编码比较电路(1-1)由非门M₁₂、三个场效应管T₅、T₁₀、T₁₁、两个等于判断电路E₁、E₂组成。E₁、E₂的A₁、A₂端都接反相器M₁₂的输出端，M₁₂的输入端为P₄端，P₄端接地址线译码器IC₅的信号输出端15脚，E₁的A₇、A₃、A₆、A₄端分别接C₃、 C₃、D₃、 D₃端，E₂的A₇、A₃、A₆、A₄端分别接C₂、 C₂、D₂、 D₂端，E₁、E₂的A₅端分别接场效应管T₅、T₁₀的栅极，T₅的漏极接+Ec，T₅的源极接场效应管T₁₀的漏极，T₁₀的源极接T₁₁的漏极和字段值比较结果选择电路1-3的信号输入端，T₁₁的源极接地，T₁₁的栅极接控制线驱动芯片IC₂的控制线信号输出端18脚；字段值比较电路(1-2)由十个场效应管T₁₂、T₁₃、T₂₁、T₂₂、T₁₈、T₁₉、T₂₀、T₂₇、T₂₈、T₂₉、两个等于判断电路E₃、E₄、电阻R₁组成，E₃、E₄的A₁、A₂端都接反相器M₁₂的输出端，E₃的A₇、A₃、A₆、A₄端分别接C₁、 C₁、D₁、 D₁端，E₂的A₇、A₃、A₆、A₄端分别接C₀、 C₀、D₀、 D₀端，E₃、E₄的A₅端分别接场效应管T₁₈、T₂₇的栅极，E₃的A₉、A₈端分别接T₁₂、T₁₃的栅极，E₄的A₉、A₈端分别接T₂₁、T₂₂的栅极，场效应管T₁₂、T₁₃的源极接场效应管T₂₀的栅极，T₁₂的漏极接C₁端，T₁₃的漏极接 C₁端，T₂₁的漏极接C₀端，T₂₂的漏极接 C₀端，场效应管T₂₁、T₂₂的源极接场效应管T₂₉的栅极，T₁₈的漏极接+Ec，T₁₈的源极接场效应管T₁₉的漏极和T₂₈的栅极及T₂₇的漏极，T₁₉的源极接地，T₁₉的栅极接控制线驱动芯片IC₂的控制信号输出端18脚，场效应管T₂₀的源极接字段值比较结果选择电路(1-3)的信号输入端和电阻R₁的一端，R₁的另一端接地，场效应管T₂₈的漏极接C₀端，T₂₈的源极接场效应管T₂₉的漏极，T₂₉的栅极接场效应管T₂₁、T₂₂的源极，T₂₁的漏极接C₀端，T₂₇的漏极接T₂₈的栅极，T₂₇的源极接字段值比较结果选择电路(1-3)的信号输入端；字段值比较结果选择电路(1-3)由四个场效应管T₃₀-T₃₃、或非门K₁、电阻R₂组成，场效应管T₃₀的漏极接字段值比较电路(1-2)的信号输出端场效应管T₂₇的源极和电阻R₂的一端，R₂的另一端接地，T₃₀的栅极接控制线驱动芯片IC₂的控制信号输出端17脚，T₃₀的源极接场效应管T₃₃的漏极和T₃₁、T₃₂的源极，T₃₂的栅极接IC₂的控制信号输出端15脚，T₃₂的漏极接或非门K₁的信号输出端，K₁的信号输入端1脚接T₃₀漏极，K₁的信号输入端2脚接字段值比较电路(1-2)的信号输出端T₂₀的源极和场效应管T₃₁的漏极，T₃₁的栅极接IC₂的控制信号输出端16脚，T₃₃的栅极接字段编码比较电路(1-1)的信号输出端，T₃₃的源极接附加基本存储单元电路(1-4)的信号输入端；附加基本存储单元由非门M₁₃、三个基本存储单元Z₁-Z₃、十个场效应管T₃₄-T₄₅、电阻R₃组成，场效应管T₃₄、T₃₅的栅极接IC₂的控制信号输出端14脚，T₃₄的漏极接D₄端和T₃₆的漏极，T₃₅、T₃₇的漏极接 D₄端，T₃₄、T₃₆的源极接基本存储单元Z₁的D端，T₃₅、T₃₇的源极接Z₁的 D端，T₃₆、T₃₇的栅极接反相器M₁₂的输出端，Z₁的D端接字段值比较结果选择电路(1-3)的信号输出端T₃₃的源极和T₄₂的栅极；场效应管T₃₈、T₃₉的栅极接M₁₂的输出端，T₃₈的漏极接D₅端，T₃₉的漏极接 D₅端，T₃₈的源极接基本存储单元Z₂的D端和场效应管T₄₀的栅极，T₄₀的漏极接+Ec，T₃₉的源极接Z₂的 D端和场效应管T₄₁的栅极，T₄₁的源极接T₄₀的源极和T₄₂的漏极，T₄₁的漏极接P₁端，T₄₂的源极接T₄₅的漏极和P₂端，T₄₃、T₄₄的栅极接反相器M₁₂的输出端，T₄₃的漏极接D₆端，T₄₄的漏极接 D₆端，T₄₃的源极接Z₃的D端和T₄₅的栅极，T₄₅的源极接电阻R₃的一端和非门M₁₃的输入端，R₃的另一端接地，M₁₃的输出端为P₃端，P₃端接IC₃的一个信号输入端13脚。

5、根据权利要求1所述的具有内容识别功能的随机存储器，其特征在于所述的等于判断电路E₁、E₂、E₃、E₄结构均相同，E₁、E₂、E₃、E₄均由四个场效应管T₁-T₄、基本存储单元S组成，T₁、T₂的栅极分别为A₁、A₂端，T₁、T₂、T₃、T₄的漏极分别为A₁、A₂、A₇、A₃端，T₁、T₂的源极分别接基本存储单元S的D、D端，T₃、T₄的源极相连接后为A₅端，基本存储单元S的D、D端分别为A₈、A₉端。