CN1700179A - 用于编码数据的电路和方法以及数据记录器 - Google Patents

用于编码数据的电路和方法以及数据记录器 Download PDF

Info

Publication number
CN1700179A
CN1700179A CN200510072645.7A CN200510072645A CN1700179A CN 1700179 A CN1700179 A CN 1700179A CN 200510072645 A CN200510072645 A CN 200510072645A CN 1700179 A CN1700179 A CN 1700179A
Authority
CN
China
Prior art keywords
data
algorithm operating
storer
operating unit
error correcting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510072645.7A
Other languages
English (en)
Other versions
CN100342345C (zh
Inventor
冈本实幸
夫马正人
富泽真一郎
野吕聪
妹尾秀满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1700179A publication Critical patent/CN1700179A/zh
Application granted granted Critical
Publication of CN100342345C publication Critical patent/CN100342345C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

提出了一种数据编码电路，能够通过减少访问存储器的次数，甚至在低操作时钟频率的存储器中，确保记录操作的实时性，并同时降低功率消耗和存储器成本。在PI方向的纠错编码之前，在PO算法操作电路(105)执行PO方向的纠错编码，并将获得的PO码添加到相应数据上，并写入存储器(101)。之后，按照PI方向、从存储器(101)向PI算法操作电路(110)逐行读取数据，并将数据顺序输出到调制电路(200)。因此，能够忽略当从存储器(101)向调制电路(200)读取数据时的存储器访问和当PI算法操作电路将纠错码写入存储器时的存储器访问。结果，能够降低存储器的操作时钟频率。

Description

用于编码数据的电路和方法以及数据记录器
技术领域
本发明涉及一种用于编码数据的电路和方法、以及一种数据记录器。具体地，本发明适合于在通过对行(PI)和列(PO)方向进行乘积编码而添加纠错码时使用。
背景技术
当将数据记录在数字通用盘(DVD)上时，针对每个ECC块添加纠错码。利用乘积码来执行此纠错。将行(PI)和列(PO)方向的纠错码添加到分布在存储器中的一个ECC块的数据上。
图6示出了向其添加了纠错码的ECC块的结构。如图中所示，一个ECC块包括208行和181列的数据。在第192到第208行和第172到第181列中分别添加PO和PI码。其中，向每行的数据(扇区中的数据)添加PI码，并向每列的数据(扇区中的数据)添加PO码。换句话说，针对每行的数据计算PI码，并针对每列的数据计算PO码。将计算出的PI和PO码添加到要存储在存储器中的相应数据上。
将与PI码区的每列相对应的PO码存储在PI和PO码区的重叠部分中。这是对PI方向进行处理之后执行对PO方向的处理的情况。然而，相反地，由于乘积码的特性，即使当在对PI方向进行处理之后执行对PI方向的处理时，PI和PO码区的重叠部分显示出相同的纠错操作。
图7示出了纠错编码电路100的构造实例(传统实例)，其中通过向数据添加纠错码来构成ECC块。在图中，存储器101包括SDRAM等。EDC算法操作单元102计算纠错码并将其添加到数据。加扰算法电路103对已经向其添加了纠错码的数据进行加扰。PI算法操作电路104计算PI方向(行方向)的纠错码并将其添加到已加扰数据上。PO算法操作电路105计算PO方向(列方向)的纠错码并将其添加到已加扰数据上。
在图7所示的传统纠错编码电路100中，首先，在将一个ECC块的数据从主机写入存储器101中之后(图8A)，由EDC算法操作电路102读取一个扇区的数据，添加包含扇区ID等的报头，然后，添加检错码(EDC)(图8B)。之后，通过加扰算法操作电路103对已经添加了检错码的一个扇区的数据进行加扰(图8C)，随后，将一个扇区的已加扰数据写回到存储器101中。
之后，从存储器101将数据逐行读取到PI算法操作电路104中，并针对每行计算PI码。将获得的PI码添加到要写入存储器101中的相应数据上(图8D)。之后，当针对所有行完成PI码的计算和添加时，接下来逐列读取数据，针对每个PO码计算PO码。将获得的PO码添加到要写入存储器101中的相应数据上(图8E)。因此，在存储器101中构成了图6中所示的ECC块。
因此，在已经构成ECC块之后，针对每行读取数据，并输出到调制电路200(图8F)。调制电路200对该输入数据执行预定调制，以产生记录信号。通过光学拾波器300将这种记录信号顺序地记录在盘上。
附带地，在图7所示的纠错编码电路100中，当执行纠错编码时，频繁进行从每个电路到存储器101的访问。换句话说，当处理一个ECC块的数据时，针对存储器101执行以下处理：
(1)从主机写数据(W)；
(2)由EDC算法操作电路102读取数据(R)；
(3)由加扰算法操作电路103写数据(W)；
(4)由PI算法操作电路104读取数据(R)；
(5)由PI算法操作电路104写PI码(W)；
(6)由PO算法操作电路105读取数据(R)；
(7)由PO算法操作电路105写PO码(W)；以及
(8)将数据读取到调制电路200(R)。
另一方面，当以乘1的速度记录数据时，与DVD标准的关系需要11.08Mbps，作为记录期间的用户数据传送速率。将此表示为0.6925兆字/秒，以字(16比特)为单位。
在图7所示的纠错编码电路100中，假设以16比特来处理对存储器101的访问，将处理(1)到(8)中所示的访问存储器101的次数乘以用户数据传送速率0.6925兆字/秒(以字来表示)，以获得存储器访问所需的操作时钟的频率。这里，如果(5)的访问次数约为0.2，因为(5)的访问是用于写PI码，而(7)的访问次数约为0.3，因为(7)的访问是用于写PO码，则通过以下等式获得操作存储器101所需的时钟频率CL1。
CL1＝6.5×0.6925＝4.5MHz                      ...(1)
此时钟频率是以乘1的速度进行记录的情况。当速度乘16时，用以下等式来表示时钟频率CL16。
CL16＝4.5×16＝72MHz                          ...(2)
此外，当估计存储器访问的开销约为1.3到1.5时，用以下等式来表示时钟频率。
CL16＝94到108MHz                              ...(3)
实际上，需要除处理(1)到(8)之外的存储器访问。因此，存储器的操作时钟必须更高得多。
然而，如此高的时钟频率的存储器是昂贵的。因此，当将存储器安装在DVD记录器等上时导致了成本问题。此外，存储器的高操作时钟频率引起了存储器的耗电量的增加问题。另一方面，如果降低存储器的操作时钟频率，则不能及时完成编码，引起了对失去记录操作的实时性的担心。
JP 2001-298371A描述了通过同时执行PI和PO算法操作来减少访问存储器的次数的技术。
发明内容
本发明已经解决了上述问题，且本发明的目的是通过降低访问存储器的次数来确保记录操作的实时性，即使在低操作时钟频率的存储器的情况下，并同时实现耗电量和存储器成本的降低。
根据本发明的第一方面，提出了一种数据编码电路，包括：存储器，用于以ECC块为基础存储数据；PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
根据本发明的第二方面，提出了一种数据编码电路，包括：EDC算法操作单元，用于将检错码添加到数据上；加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据进行加扰；存储器，用于存储由加扰算法操作单元进行了加扰的数据；PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
根据本发明的第三方面，提出了一种编码数据的方法，包括：PI算法操作步骤，将PI方向的纠错码添加到存储在用于以ECC块为基础存储数据的存储器中的数据上；以及PO算法操作步骤，将PO方向的纠错码添加到存储在存储器中的数据上，其中，PI算法操作步骤和PO算法操作步骤之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作步骤和PO算法操作步骤中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
根据本发明的第四方面，提出了一种编码数据的方法，包括：EDC算法操作步骤，将检错码添加到数据上；加扰算法操作步骤，对已经通过EDC算法操作步骤向其添加了检错码的数据进行加扰，并将所述数据写入存储器；PI算法操作步骤，将PI方向的纠错码添加到存储在存储器中的数据上；以及PO算法操作步骤，用于将PO方向的纠错码添加到存储在存储器中的数据上，其中，PI算法操作步骤和PO算法操作步骤之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作步骤和PO算法操作步骤中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
根据本发明的第五方面，提出了一种具有用于将纠错码添加到所记录的数据上的数据编码电路的数据记录器，所述数据编码电路包括：存储器，用于以ECC块为基础存储数据；PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
根据本发明的第六方面，提出了一种具有用于将纠错码添加到所记录的数据上的数据编码电路的数据记录器，所述数据编码电路包括：EDC算法操作单元，用于将检错码添加到数据上；加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据进行加扰；存储器，用于存储由加扰算法操作单元进行了加扰的数据；PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
根据本发明的每个方面，当从存储器中、按照PI或PO方向读取数据时添加PI或PO方向的纠错码，并将这些代码顺序输出到随后级的处理单元等中。因此，能够忽略当从存储器向随后级的处理单元等读取数据时的存储器访问和当由按照与用于将数据从存储器输出到随后级的处理电路中的数据读取方向相一致的方向执行处理的PI算法操作单元或PO算法操作单元添加纠错码和将数据写入存储器时的存储器访问。因此，能够降低存储器的操作时钟频率。
例如，如果将本发明应用于DVD记录器(在按照PI方向从存储器中读取数据并随后输出到随后级的处理电路中的同时，执行PI编码)，根据等式(1)到(3)，在速度乘1的情况下，存储器的操作时钟频率表示如下。
CL1＝5.3×0.6925＝3.67MHz
在速度乘16的情况下，操作时钟频率表示如下。
CL16＝3.67×16＝58.7MHz
此外，当预期存储器访问开销为1.3到1.5时，操作时钟频率表示如下。
CL16＝76到88MHz
此外，根据本发明，PI或PO方向的纠错码并未写入存储器。因此，可以节省针对纠错码所需的存储器容量。可选地，可以使用由于PI码或PO码并未写入存储器的事实而创建的空闲存储器区域，作为针对另一处理的工作区域。
附图说明
在阅读以下结合附图的实施例时，本发明的上述、其它目的和独创特征将变得更为显而易见，其中
图1示出了根据本发明的实施例1的盘记录器的配置；
图2是根据实施例1的纠错编码处理的流程图；
图3A是实施例1的纠错编码处理的概念图；
图3B是实施例1的纠错编码处理的概念图；
图4示出了根据本发明的实施例2的盘记录器的配置；
图5是根据实施例2的纠错编码处理的流程图；
图6是示出了ECC块的结构的图；
图7示出了传统实例的盘记录器的配置；
图8A是传统实例的纠错编码处理的概念图；
图8B是传统实例的纠错编码处理的概念图；
图8C是传统实例的纠错编码处理的概念图；
图8D是传统实例的纠错编码处理的概念图；
图8E是传统实例的纠错编码处理的概念图；以及
图8F是传统实例的纠错编码处理的概念图。
具体实施方式
将参照附图来描述本发明的实施例。此实施例示出了当将本发明应用到DVD记录器时的配置实例。
(实施例1)
图1示出了根据此实施例的盘记录器的配置。用相同的参考数字来表示与图7中类似的部分。
存储器101包括SDRAM等。EDC算法操作单元102计算纠错码并将其添加到数据。加扰算法电路103对已经向其添加了纠错码的数据进行加扰。PO算法操作电路105计算PO方向(列方向)的纠错码并将其添加到已加扰数据。PI算法操作电路110将PI码添加到从存储器101输入的数据，并将该数据输出到调制电路200。调制电路200对输入的数据执行预定调制以产生记录信号。光学拾波器300施加与从调制电路200输入的记录信号相对应的激光束，以将数据写入光盘。
此外，根据此实施例，在PI方向的纠错编码之前，在PO算法操作电路105处执行PO方向的纠错编码，并将获得的PO码添加到相应的数据上。之后，从存储器101向PI算法操作电路110按照PI方向、逐行读取数据，将PI码添加到该数据，并将该数据直接输出到调制电路200。
图2是示出了针对一个ECC块的数据的纠错编码处理的流程图。
当将一个ECC块的数据从主机写入存储器101(S100)时，将一个扇区的数据(扇区数据)读入EDC算法操作电路110时(S101)。在将包含扇区ID等的报头添加到扇区数据之后，进行检错码计算(S102)。将此处计算出的EDC码添加到扇区数据并输入到加扰算法操作电路103(S103)。加扰算法操作电路103对输入的扇区数据执行加扰(S104)。然后，将已加扰扇区数据写入存储器101中(S105)。重复步骤S101到S105的处理，直到已经将一个ECC块的数据写入存储器101中为止(S106)。
因此，在已经将一个ECC块的数据写入存储器101之后，从存储器101向PO算法操作电路105读取一列上的数据(S107)，然后，PO算法操作电路105对该数据执行纠错码计算(PO码计算)。将获得的PO码添加到数据上并写入存储器101(S108)。重复此处理，直到针对全部列上的数据完成为止(S109)。
然后，从存储器101向PI算法操作电路110读取一行上的数据(S110)，且PI算法操作电路110对该数据执行纠错码计算(PI码计算)。将获得的PI码添加到数据上并输出到调制电路200(S111)。调制电路200顺序调制该数据，并由光学拾波器300将其记录在盘上。重复步骤S110和S111的处理，直到针对全部行上的数据完成为止(S112)。从而，将一个ECC块的数据记录在盘上。
图3A和3B概念地示出了步骤S110到S112的处理。从首行开始顺序读取存储器101中、步骤S100到S109中所建立的数据(图3A)，同时将PI码添加到该数据上(图3B)。然后，将该数据顺序输出到随后级的调制电路200，并将其记录在盘上。
根据此实施例，能够忽略当从存储器101向调制电路200读取数据时的存储器访问、和当PI算法操作电路添加PI方向的纠错码和将PI方向的纠错码写入存储器时的存储器访问。结果，能够降低存储器101的操作时钟频率。
此外，由于PI码并未写入存储器，可以节省针对PI码所需的存储器容量。可选地，可以使用由于PI码并未写入存储器的事实而创建的空闲存储器区域，作为针对另一处理的工作区域。例如，在包括其数量如图6所示的行和列的数据的ECC块中，PI码区域具有大约相当于一个扇区的数据量，通过其，可以节省存储器容量。
(实施例2)
通过如下改变纠错编码电路100的配置，能够进一步减少访问存储器101的次数。
图4示出了这种情况下的配置实例。在此配置实例中，从主机向EDC算法操作电路111输入所记录的数据。每次输入一个ECC块的数据时，EDC算法操作电路111计算纠错码并添加到数据，并向加扰算法操作电路112输出此数据。加扰算法操作电路112对从EDC算法操作电路111输入的一个ECC块的数据执行加扰，并将该数据顺序写入存储器101中。
图5是示出了纠错编码电路100处的处理流程的流程图。步骤S107到S112与图2所示相同。
当将一个扇区的数据(扇区数据)从主机输入到EDC算法操作电路111时(S121)，将包含扇区ID等的报头添加到扇区数据，之后计算纠错码(S122)。这里，将计算出的EDC码添加到扇区数据上，并输入加扰算法操作电路112(S123)。加扰算法操作电路112对输入的扇区数据执行加扰(S124)。然后，将已加扰扇区数据写入存储器101中(S125)。重复步骤S121到S125的处理，直到已经将一个ECC块的数据写入存储器101中为止(S126)。
在此配置示例中，在从主机将数据写入存储器101之前，将该数据输入到EDC算法操作电路111和加扰算法操作电路112进行处理，并将已加扰数据从加扰算法操作电路112写入存储器101。因此，除了前述实施例之外，还能够忽略当从主机将数据写入存储器时的存储器访问、和当从存储器向EDC算法操作电路读取数据时的存储器访问。结果，能够进一步降低存储器101的操作时钟频率。
上文中，已经参照实施例描述了本发明。然而，本发明并不限于上述实施例。
应当注意，在上述实施例中，由于将PI方向设置为当从存储器向调制电路输出数据时从存储器读取数据的方向，所以首先执行PO方向的处理，接着在按照PI方向读取数据的同时，执行PI编码和将数据输出到调制电路200。然而，如果将PO方向设置为当从存储器向调制电路输出数据时从存储器读取数据的方向，则首先执行PI方向的处理，接着在按照PO方向读取数据的同时，执行PO编码和将数据输出到调制电路200。
在所附权利要求的范围内描述的技术思想内，可以对本发明进行各种适当的修改。

Claims (6)

1、一种数据编码电路，包括：
存储器，用于以ECC块为基础存储数据；
PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及
PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，
其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
2、一种数据编码电路，包括：
EDC算法操作单元，用于将检错码添加到数据上；
加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据进行加扰；
存储器，用于存储由加扰算法操作单元进行了加扰的数据；
PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及
PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，
其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
3、一种编码数据的方法，包括：
PI算法操作步骤，将PI方向的纠错码添加到存储在用于以ECC块为基础存储数据的存储器中的数据上；以及
PO算法操作步骤，将PO方向的纠错码添加到存储在存储器中的数据上，
其中，PI算法操作步骤和PO算法操作步骤之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作步骤和PO算法操作步骤中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
4、一种编码数据的方法，包括：
EDC算法操作步骤，将检错码添加到数据上；
加扰算法操作步骤，对已经通过EDC算法操作步骤向其添加了检错码的数据进行加扰，并将所述数据写入存储器；
PI算法操作步骤，将PI方向的纠错码添加到存储在存储器中的数据上；以及
PO算法操作步骤，用于将PO方向的纠错码添加到存储在存储器中的数据上，
其中，PI算法操作步骤和PO算法操作步骤之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作步骤和PO算法操作步骤中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
5、一种具有用于将纠错码添加到所记录的数据上的数据编码电路的数据记录器，所述数据编码电路包括：
存储器，用于以ECC块为基础存储数据；
PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及
PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，
其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
6、一种具有用于将纠错码添加到所记录的数据上的数据编码电路的数据记录器，所述数据编码电路包括：
EDC算法操作单元，用于将检错码添加到数据上；
加扰算法操作单元，用于对已经通过EDC算法操作单元向其添加了检错码的数据进行加扰；
存储器，用于存储由加扰算法操作单元进行了加扰的数据；
PI算法操作单元，用于将PI方向的纠错码添加到存储在存储器中的数据上；以及
PO算法操作单元，用于将PO方向的纠错码添加到存储在存储器中的数据上，
其中，PI算法操作单元和PO算法操作单元之一首先按照不同于用于将数据从存储器输出到随后级的处理电路中的数据读取方向的方向对数据执行处理，以便将纠错码写入存储器，以及在按照数据读取方向从存储器中读取数据的同时，PI算法操作单元和PO算法操作单元中的另一个接着对数据执行处理，以向其添加纠错码，并将数据顺序输出到随后级的处理电路中。
CNB2005100726457A 2004-05-21 2005-05-17 用于编码数据的电路和方法以及数据记录器 Expired - Fee Related CN100342345C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004152517A JP2005332544A (ja) 2004-05-21 2004-05-21 データ符号化回路、データ符号化方法およびデータ記録装置
JP2004152517 2004-05-21

Publications (2)

Publication Number Publication Date
CN1700179A true CN1700179A (zh) 2005-11-23
CN100342345C CN100342345C (zh) 2007-10-10

Family

ID=35476253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100726457A Expired - Fee Related CN100342345C (zh) 2004-05-21 2005-05-17 用于编码数据的电路和方法以及数据记录器

Country Status (4)

Country Link
US (1) US20050283512A1 (zh)
JP (1) JP2005332544A (zh)
CN (1) CN100342345C (zh)
TW (1) TWI275930B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477186B2 (en) * 2005-10-11 2009-01-13 Sony Ericsson Mobile Communications Ab Memory systems with column read to an arithmetic operation circuit, pattern detector circuits and methods and computer program products for the same
US11256617B2 (en) * 2020-04-01 2022-02-22 Micron Technology, Inc. Metadata aware copyback for memory devices
US11327884B2 (en) 2020-04-01 2022-05-10 Micron Technology, Inc. Self-seeded randomizer for data randomization in flash memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044415A1 (fr) * 1997-04-02 1998-10-08 Matsushita Electric Industrial Co., Ltd. Equipement servant a ajouter des informations de detection d'erreurs
JP2000010807A (ja) * 1998-06-25 2000-01-14 Hitachi Ltd ディジタルデータ再生装置
US6662335B1 (en) * 2000-01-25 2003-12-09 Mediatek Inc. Method and apparatus for accessing DVD data
JP2001298371A (ja) * 2000-04-14 2001-10-26 Nec Corp 積符号の符号化装置、符号化方法および符号化のプログラムを記録した記録媒体
TW468158B (en) * 2000-06-16 2001-12-11 Ali Corp Disc decoding method and system
KR100416057B1 (ko) * 2000-08-23 2004-01-31 주식회사 대우일렉트로닉스 고밀도 디브이디에서 단연집 오류정정을 위한 인터리빙 방법
US20020078416A1 (en) * 2000-12-01 2002-06-20 Hitachi, Ltd. Method of recording/reproducing digital data and apparatus for same
CN1180424C (zh) * 2001-02-09 2004-12-15 扬智科技股份有限公司 光盘解码系统及其解码方法
TWI227869B (en) * 2002-11-04 2005-02-11 Mediatek Inc Data coding method and system
CN1329911C (zh) * 2003-02-19 2007-08-01 威盛电子股份有限公司 扰频方法、写入数据产生方法及重复数据写入方法
CN1265362C (zh) * 2003-03-11 2006-07-19 威盛电子股份有限公司 错误检测码产生方法和对多个区段产生错误检测码的方法

Also Published As

Publication number Publication date
JP2005332544A (ja) 2005-12-02
CN100342345C (zh) 2007-10-10
TW200604791A (en) 2006-02-01
TWI275930B (en) 2007-03-11
US20050283512A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
CN1220208C (zh) 解码方法及其装置
CN1299292C (zh) 记录和再现设备、信号解码电路、纠错方法及迭代解码器
CN1122998C (zh) 数据记录/重放装置及其方法
CN1779838A (zh) 执行可变数量的纠错重复的数字信号处理方法和装置
JP2004348824A (ja) Ｅｃｃエンコード方法、ｅｃｃエンコード装置
US7624330B2 (en) Unified memory architecture for recording applications
CN1169141C (zh) 数字数据记录再现方法及其装置
CN1747039A (zh) 数字数据编码装置、数字通用盘记录装置及其方法
CN100342345C (zh) 用于编码数据的电路和方法以及数据记录器
CN1265362C (zh) 错误检测码产生方法和对多个区段产生错误检测码的方法
CN100339833C (zh) 用于编码数据的电路和方法以及数据记录器
CN1145956C (zh) 光盘装置以及数据读取方法
CN1801376A (zh) 纠错处理装置和纠错处理方法
CN1700333A (zh) 用于编码数据的电路及方法和数据记录器
CN1542813A (zh) 检查码产生方法、写入数据产生方法及重复数据写入方法
CN1485848A (zh) 代数解码器和用于纠正任意组合的突发和随机错误的方法
CN1670853A (zh) 编码装置
CN1288658C (zh) 数据处理装置
CN1444221A (zh) 盘驱动器读写通道中的Turbo编码和解码方法和设备
CN1490811A (zh) 用于在光盘系统中逐字加扰和解扰数据的装置和方法
CN1484238A (zh) 具有替换部件的记录/再现装置和替换突发差错的方法
CN1591658A (zh) 纠错码产生电路及其方法
CN1140901C (zh) 软盘的解码系统及其方法
CN1489145A (zh) 地址数据调制和解调装置及方法、调制地址数据记录介质
CN1797585A (zh) 检测由磁记录介质再现的码字中的错误事件的方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010