CN1697036A - 可校正相位的多相位波形产生器及相关的相位校正方法 - Google Patents

可校正相位的多相位波形产生器及相关的相位校正方法 Download PDF

Info

Publication number
CN1697036A
CN1697036A CN 200410043307 CN200410043307A CN1697036A CN 1697036 A CN1697036 A CN 1697036A CN 200410043307 CN200410043307 CN 200410043307 CN 200410043307 A CN200410043307 A CN 200410043307A CN 1697036 A CN1697036 A CN 1697036A
Authority
CN
China
Prior art keywords
signal
output signal
phase
module
leggy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410043307
Other languages
English (en)
Other versions
CN1320532C (zh
Inventor
徐哲祥
凃维轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CNB2004100433076A priority Critical patent/CN1320532C/zh
Publication of CN1697036A publication Critical patent/CN1697036A/zh
Application granted granted Critical
Publication of CN1320532C publication Critical patent/CN1320532C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明披露了一种可校正相位的多相位波形产生器及相关的相位校正方法。该多相位波形产生器包含有一多相位波形产生模块以及一校正模块。该多相位波形产生模块用来接收一输入讯号,并依据一延迟参数改变该输入讯号的相位以产生一输出讯号。该校正模块电连接于该多相位波形产生模块,用来产生对应于一第一、第二预定讯号的第一、第二参考值;依据该第一、第二参考值来决定对应一测试延迟参数的理想相位数值;以及,依据该理想相位数值来校正该多相位波形产生模块。

Description

可校正相位的多相位波形产生器 及相关的相位校正方法
技术领域
本发明涉及多相位波形产生器,特别是涉及一种可校正相位的多相位波形产生器以及进行相位校正的相关方法。
背景技术
随着科技的进步,各式各样具有不同应用的集成电路陆续被提出。一般在各种集成电路应用里面,常会有一些组件必须负责产生准确的多相位(multiphase)讯号,且各个不同的相位之间必须维持良好的线性关系,通常这样的装置称为「多相位波形产生器」(multiphase waveformgenerator)。举例来说,在光驱相关应用的芯片中,决定写入波形的「写入策略」(write strategy)就必须利用多相位波形产生器来产生具有特定分辨率(例如T/32或是T/64,T为一个位的时间长度)的多相位讯号输出(亦即输出讯号的相位变化的最小单位为T/32或是T/64),而各个相位之间的线性度会直接影响整个光盘片写入工作的效能(performance)。
请参阅图1,图1为已知技术一多相位波形产生器的示意图。图1中的多相位波形产生器100用来接收一输入讯号SIN,依据一延迟参数n来改变输入讯号SIN的相位以产生一输出讯号SOUT。图1中的多相位波形产生器100包含有一延迟模块110以及一选择模块130。延迟模块110中包含有多个串联的延迟单元(delay unit)115,用来延迟输入讯号SIN以产生多个延迟讯号(此处共有M个延迟单元115,故总共能产生M个延迟讯号,依序为D1、D2、D3、.....DM)。选择模块130包含有一控制讯号产生器135以及一多工器140。控制讯号产生器135可依据延迟参数n来产生用以控制多工器140的控制讯号CTRL(由于此处共有M个延迟讯号输入至多工器140,故控制讯号CTRL亦可具有M种不同的状态,分别是CTRL1、CTRL2、xCTRL3、.....CTRLM,其中,CTRLX用来控制多工器140依据延迟讯号DX来产生输出讯号SOUT),控制讯号CTRL可适当地对多工器140进行讯号切换,最后多相位波形产生器100就会产生与输入讯号SIN具有不同的相位的输出讯号SOUT。换句话说,通过多工器140的切换工作,多相位波形产生器100所产生的输出讯号SOUT的下降缘(或上升缘)相对于输入讯号SIN的下降缘(或上升缘)要落后一希望的时间长度,而这希望的时间长度则由选择适当的延迟参数n的值而决定。
假设图1中的多相位波形产生器的相位变化的最小单位是T/32(T是输入讯号SIN中每一个位的时间长度),则延迟参数n可以具有32个不同的值(以光驱为例,写入策略会依据输入讯号SIN的数据型样来决定延迟参数n的值),此处分别以n0、n1、n2、......、n30、n31来表示延迟参数的32个值。当接收到延迟参数nK(K为介于0与31之间的整数)之后,控制讯号产生器135会产生出对应的控制讯号CTRLJ(一般而言,控制讯号产生器135中可存有一对照表,该对照表中记录了延迟参数n的每一个值所对应到的控制讯号CTRL的状态),控制多工器140依据延迟讯号DJ来产生输出讯号SOUT,理想上而言,此时输出讯号SOUT中的下降缘(或上升缘)应该要比输入讯号SIN中的下降缘(或上升缘)延迟K/T的时间。
然而,随着制程的变异或是环境参数(例如温度)的改变,延迟模块110中延迟单元115所产生的延迟时间可能会变的与设计时所假设的理想状态不同,此时若使用控制讯号产生器135中预设的对照表来依据延迟参数n决定控制讯号CTRL,则可能无法产生出具有正确相位的输出讯号SOUT。另外,如先前所述,多相位波形产生器110的每一个不同相位间必须具有不错的线性关系存在。因此,若对多相位波形产生器100的输出讯号SOUT的相位线性度有严格的要求时,则最好的方法就是设计特殊的电路,或使用特别的方法,来对多相位波形产生器进行相位校正的工作。
发明内容
因此本发明的一个目的是提供一种可校正相位的多相位波形产生器及相关的相位校正方法。
根据以下的实施例,本发明所提出的多相位波形产生器包含有一多相位波形产生模块以及一校正模块。该多相位波形产生模块用来接收一输入讯号,并依据一延迟参数改变该输入讯号的相位以产生一输出讯号。该校正模块则电连接于该多相位波形产生模块,用来产生对应于一第一、第二预定讯号第一、第二参考值;依据该第一、第二参考值来决定对应一测试延迟参数的理想相位数值;以及,依据该理想相位数值来校正该多相位波形产生模块。
另外,根据以下的实施例,本发明所提出的校正方法则用来对一多相位波形产生器进行相位校正的工作。该多相位波形产生器用来接收一输入讯号,并依据一延迟参数改变该输入讯号的相位以产生一输出讯号,该方法则包含有以下步骤:产生对应于一第一预定讯号的第一参考值;产生对应于一第二预定讯号的第二参考值;依据该第一、第二参考值来决定对应一测试延迟参数的理想相位数值;以及,依据该理想相位数值来校正该多相位波形产生器。
附图说明
图1为已知技术一多相位波形产生器的示意图。
图2为本发明的多相位波形产生器的第一实施例示意图。
图3为依据二参考电压来决定各延迟参数所对应的理想电压值的示意图。
图4为本发明的多相位波形产生器的第二实施例示意图。
图5为本发明的多相位波形产生器相位校正方法的一实施例流程图。
附图符号说明
100、200、400    多相位波形产生器
110、210、410    延迟模块
115、215、415    延迟单元
130、230、430    选择模块
135、235、435    控制讯号产生器
140、240、440    多工器
250、450         校正模块
260、460         相位量测模块
262、266、462    平均电路
264              反相器
268              减法器
270、470         模拟至数字转换器
280、480         控制模块
310               理想的电压对延迟参数关系线
具体实施方式
请参阅图2,图2为本发明的多相位波形产生器的第一实施例示意图。本实施例中的多相位波形产生器200包含有一延迟模块210、一选择模块230、以及一校正模块250。延迟模块210类似于图1中的延迟模块110,选择模块230则类似于图1中的选择模块130(不同之处在于图2中的选择模块230可以被校正,校正的方式则将于后文中说明,在此不多作赘述)。另外,为了说明上的方便,以下将以T/32作为相位变化的最小单位为例来说明本实施例中的多相位波形产生器200。
本实施例中的校正模块250包含有一相位量测模块260以及一控制模块280。由于所产生的值与所接收到的讯号的相位状况有对应的关系,故此处以「相位量测模块」(phase measuring module)来作为图2中装置260的名称,图2例子中相位量测模块260包含有一平均电路262(平均电路262可以是一低通滤波器)、一反相器264、一平均电路266(平均电路266亦可是一低通滤波器)、一减法器268、以及一模拟至数字转换器(analog todigital converter,ADC)270。
在进行校正工作时,首先,挑选具有明确相位的一第一预定讯号S1与一第二预定讯号S2,例如:数据形态(data pattern)为100100100......的讯号的相位就相当明确,周期性地包含有1周期的高状态与2周期的低状态;数据形态为110110110......的讯号的相位亦相当明确,周期性地包含有2周期的高状态与1周期的低状态。电路会先分别使用第一预定讯号S1与第二预定讯号S2作为输入讯号SIN,并控制选择模块230直接以输入讯号SIN作为输出讯号SOUT,量测此时减法器268所产生的模拟电压值VA(假设其值分别为一第一参考电压VR1与一第二参考电压VR2),将之转换为数字模式(亦即将第一参考电压VR1转换成一第一参考值、将第二参考电压VR2转换成一第二参考值)后存入控制模块280之中(当然亦可以直接使用模拟电路来处理VR1与VR2,只是此时的电路会较为复杂,但亦为本领域的技术人员所能设计出来的),以作为校正的基准。
假设第一预定讯号S1的数据形态(data pattern)为100100100......,则以其作为输入讯号SIN时,输入讯号SIN中就会周期性地包含有1T的高状态(电位为VH)与2T的低状态(电位为VL)(当然,高低状态可以相反,此处仅用作举例说明,并非本发明的限制条件);假设第二预定讯号S2的数据形态为110110110......,则以其作为输入讯号SIN时,输入讯号SIN中就会周期性地包含有2T的高状态(电位为VH)与1T的低状态(电位为VL)。理想上来讲,在上述两种情形下,第一参考电压VR1应该等于(VL-VH)/3,第二参考电压VR2则应该等于(VH-VL)/3。
此时,使用第一参考电压VR1与一第二参考电压VR2作为基准,以内插的运算方式,就可以决定出在使用第一预定讯号S1作为输入讯号SIN时,分别以n1、n2、......、n31这些值作为延迟参数时,减法器268所应产生的理想电压值V1、V2、......、V31,其个别输入ADC 270后的输出结果称为理想相位数值。各个理想电压值与相对应的延迟参数的关系如图3所示(当然,若使用外插的方式计算出图3中VR1与VR2两点所构成的线段延伸出各点的理想电压值,亦是一种可行的作法)。
量测出第一参考电压VR1与第二参考电压VR2,并计算出理想电压值V1、V2、......、V31之后,控制模块280即可开始对控制讯号产生器235进行校正。举例来说,在针对延迟参数nK(K为介于1与31之间的整数)进行校正时,电路可以使用第一预定讯号S1作为输入讯号SIN,并使用延迟参数nK来控制控制讯号产生器235利用内建的对照表产生出控制讯号CTRL(假设其初始状态为CTRLJ,则多工器240即会依据延迟讯号DJ来产生输出讯号SOUT),量测出此时减法器268所产生的实际电压VK’。理想上而言,此时输出讯号SOUT应该会周期性地包含有((32+K)/32)T的高状态与((64-K)/32)T的低状态,而实际电压VK’则应该等于理想电压VK(亦即VK’的点应该要落在图3所示理想的电压对延迟参数关系线310上)。
然而,实际上由于制程、温度等因素影响,控制讯号产生器235内建的对照表不见得是够准确的,也就是VK’与VK之间可能会有差异,若VK’大于VK,即表示第J个延迟单元215所产生的延迟讯号DJ落后于输入讯号SIN的延迟时间大于K×T/32(相反,若VK’小于VK,即表示延迟讯号DJ落后于输入讯号SIN的延迟时间小于K×T/32),亦即CTRLJ并不适合作为延迟参数nK所对应的控制讯号,因而需要校正。此时,控制模块280即可修正储存于控制讯号产生器235中的对照表,改变延迟参数nK所对应到的控制讯号CTRL的状态,直到减法器268所产生的实际电压VK’最接近于理想电压VK为止。举例来说,当VK’大于VK时,控制模块280可以将控制讯号CTRL的状态自CTRLJ依序改变为CTRLJ-1、CTRLJ-2、CTRLJ-3......,以依序依据延迟讯号DJ-1、DJ-2或DJ-3......来产生输出讯号SOUT,直到实际电压VK’最接近理想电压VK为止(当然,也可以不用一个个延迟单元215依序尝试,电路亦可直接依据VK’与VK之间的差距,直接以比率换算,将控制讯号CTRL改变成最可能的状态),并将最终让实际电压VK’最接近理想电压VK的控制讯号CTRL的状态(假设是CTRLJ-3)储存在控制讯号产生器235中对照表内(此处是储存于延迟参数nK所对应到的字段),等到电路开始正常操作时,当控制讯号产生器235接收到延迟参数nK时,其即会产生CTRLJ-3作为控制讯号来控制多工器240。
除了可以针对每一个不同的延迟参数n分别进行校正之外,在延迟模块210中每一个延迟单元215的一致性很好时(亦即每一个延迟单元215所造成的延迟时间都相同),系统亦可以先对单一个延迟参数进行校正,再以此为基础开始进行对其他延迟参数的校正程序,如此一来可以更加减少校正所需的时间。举例来说,若校正的结果显示延迟参数n1所对应的控制讯号应该要是CTRL5(亦即,必须利用延迟讯号D5来产生下降缘(或上升缘)落后于输入讯号SIN的下降缘(或上升缘)T/32时间的输出讯号SOUT),则对应于另一个延迟参数nW(其中W=2~31)而言,CTRL5×W很可能就是延迟参数nW所该对应到的控制讯号,此时系统可以直接以CTRL5×W来作为控制讯号,并检查减法器268所产生的实际电压VW’是否就是最接近于理想电压VW的值。若结果为「是」,则控制模块280即可将CTRL5×W储存在控制讯号产生器235中的对照表内(此处是储存于延迟参数nW所对应到的字段);若结果为「否」,控制模块280则可以视VW’与VW之间的差异状况,从CTRL5×W为起点开始修改控制讯号的状态,直到VW’最接近于VW为止。
请参阅图4,图4为本发明的多相位波形产生器的第二实施例示意图。本实施例中的多相位波形产生器400与图2所示的多相位波形产生器200具有大致上相同的电路架构,不同点则在于:图4中的相位量测模块460中仅包含有一平均电路462(可以是一低通滤波器)以及一模拟至数字转换器470,除此之外,图2与图4两个电路的运作原理实际上是相同的。虽然图4的电路架构比较简单,但是相位量测模块460的量测结果(即模拟至数字转换器470的输出讯号)的噪声抗扰性(noise immunity)却会比图2所示的电路架构稍差。
而模拟电路并非实现相位量测模块的唯一作法,在数字电路运算的速度够快的情形下,使用数字电路来作为相位量测模块亦是可行的作法。此时,电路设计者可以直接使用模拟至数字转换器以高的取样频率将输出讯号SOUT的电压转换成数字值,再使用数字式电路来依据模拟至数字转换器输出结果,计算出对应于输出讯号SOUT的平均电压的数字值即可。然而,此种作法的基本原理仍与前文对图2所做的叙述相似,故在此不多作赘述。
接下来请参阅图5,图5为本发明所提出的多相位波形产生器相位校正方法的一实施例流程图。为了说明上的方便,此处将配合图2所示的装置架构来详细说明图5中的各个步骤:
步骤510:量测对应于一第一预定讯号S1的第一参考值。此处是以第一预定讯号S1作为多相位波形产生器200的输入讯号SIN,并控制多工器240直接以第一预定讯号S1作为输出讯号SOUT。假设第一预定讯号S1的数据形态(data pattern)为100100100......,则输入讯号SIN中会周期性地包含有1T的高状态(电位为VH)与2T的低状态(电位为VL)(当然,高低状态可以相反,此处仅用作举例说明,并非本发明的限制条件),理想上减法器268所输出的第一参考电压VR1会等于(VL-VH)/3,该第一参考值为由模拟至数字转换器270所输出,对应于第一参考电压VR1的数字值。
步骤510:量测对应于一第二预定讯号S2的第二参考值。此处是以第二预定讯号S2作为多相位波形产生器200的输入讯号SIN,并控制多工器240直接以第二预定讯号S2作为输出讯号SOUT。假设第二预定讯号S2的数据型样为110110110......,则输入讯号SIN中会周期性地包含有2T的高状态(电位为VH)与1T的低状态(电位为VL),理想上减法器268所输出的第二参考电压VR2会等于(VH-VL)/3,该第二参考值为由模拟至数字转换器270所输出,对应于第二参考电压VR2的数字值。
步骤530:依据该第一、第二参考值,决定出对应于各个延迟参数的理想相位数值。举例来说,若以第一预定讯号S1作为输入讯号SIN,且以nK作为测试延迟参数,则由减法器268所输出的理想电压VK应该等于[(32-K)×VR1+K×VR2]/32,因此,对应于延迟参数nK的理想相位数值可以设为对应于理想电压VK的数字值(亦即模拟至数字转换器270所应输出的数字值)。
步骤540:使用所述理想相位数值来校正该多相位波形产生器。举例来说,在对测试延迟参数nK进行校正时,可以使用第一预定讯号S1来作为多相位波形产生器200的输入讯号SIN,并以测试延迟参数nK来控制选择模块230修改输入讯号SIN的相位,此时由减法器268所输出的实际电压为VK’,由模拟至数字转换器270所输出对应于实际电压VK’的数字值则为此时的实际相位数值。假设在未校正前的情形下,控制讯号产生器235会对应延迟参数nK产生控制讯号CTRLJ来控制多工器240,多工器240则依据第J个延迟讯号DJ来产生输出讯号SOUT,并由控制模块280来检测该理想相位数值与该实际相位数值的差异状况,以对控制讯号产生器235进行校正。若该理想相位数值不等于该实际相位数值的原因是因为VK’大于VK,则控制模块280可以将控制讯号CTRL的状态自CTRLJ依序改变为CTRLJ-1、CTRLJ-2、CTRLJ-3......,以依序依据延迟讯号DJ-1、DJ-2或DJ-3......来产生输出讯号SOUT(即相当于修改输出讯号SOUT的下降缘落后于输入讯号SIN的下降缘的延迟时间),直到该实际相位数值最接近该理想相位数值为止(当然,也可以不用一个个延迟单元215依序尝试,本方法亦可直接依据VK’与VK之间的差距,直接以比率换算,将控制讯号CTRL改变成最可能的状态),并将最终让实际电压值VK’最接近理想电压值VK的控制讯号CTRL的状态(假设是CTRLJ-3)储存于控制讯号产生器235中对照表内(此处是储存于延迟参数nK所对应到的字段),等到电路开始正常操作时,当控制讯号产生器235接收到延迟参数nK时,其即会产生CTRLJ-3作为控制讯号来控制多工器240。
虽然在前文中是结合图2的装置架构来说明图5流程图中的各个步骤,然而,以其它类型的装置架构亦可以用来实现本发明所提出的方法,因此本发明所提出的方法不应受特定的装置架构限制其专利范围。
以上所述仅为本发明的较佳实施例,凡依本发明的权利要求所做的均等变化与修饰,皆应属本发明专利的涵盖范围。

Claims (18)

1.一种多相位波形产生器,其包含有:
一多相位波形产生模块,用来接收一输入讯号,并依据一延迟参数改变该输入讯号的相位以产生一输出讯号;以及
一校正模块,电连接于该多相位波形产生模块,用来产生对应于一第一、第二预定讯号的第一、第二参考值;依据该第一、第二参考值来决定对应一测试延迟参数的理想相位数值;以及,依据该理想相位数值来校正该多相位波形产生模块。
2.如权利要求1所述的多相位波形产生器,其中该多相位波形产生模块包含有:
一延迟模块,用来延迟该输入讯号以产生多个延迟讯号;以及
一选择模块,电连接于该延迟模块,用来依据该测试延迟参数,自该多个延迟讯号中选择出一测试延迟讯号,并依据该测试延迟讯号来产生一测试输出讯号。
3.如权利要求2所述的多相位波形产生器,其中在产生该第一、第二参考值时,该选择模块直接以该第一、第二预定讯号作为该输出讯号。
4.如权利要求2所述的多相位波形产生器,其中该校正模块包含有:
一相位量测模块,电连接于该选择模块以接收该输出讯号,用来产生该第一、第二参考值与一实际相位数值;以及
一控制模块,电连接于该相位量测模块,用来依据该第一、第二参考值来决定对应该测试延迟参数的理想相位数值,并比较该理想相位数值与该实际相位数值以校正该测试延迟参数所对应的实际延迟时间;
其中,在该选择模块以该第一预定讯号作为该输出讯号时,该相位量测模块产生对应该第一预定讯号的第一参考值;在该选择模块以该第二预定讯号作为该输出讯号时,该相位量测模块产生对应该第二预定讯号的第二参考值;在该选择模块以该测试输出讯号作为该输出讯号时,该相位量测模块产生对应该测试输出讯号的实际相位数值。
5.如权利要求4所述的多相位波形产生器,其中该相位量测模块包含有:
一平均电路,电连接于该选择模块,用来量测该输出讯号的平均电压;以及
一模拟至数字转换器,电连接于该平均电路与该控制模块,用来依据该输出讯号的平均电压产生该第一、第二参考值与该实际相位数值;
其中,该第一参考值对应于该第一预定讯号的平均电压;该第二参考值对应于该第二预定讯号的平均电压;该实际相位数值对应于该测试输出讯号的平均电压。
6.如权利要求5所述的多相位波形产生器,其中该平均电路为一低通滤波器。
7.如权利要求4所述的多相位波形产生器,其中该相位量测模块包含有:
一反相器,电连接于该选择模块,用来产生该输出讯号的反相讯号;
一第一平均电路,电连接于该选择模块,用来产生该输出讯号的平均电压;
一第二平均电路,电连接于该反相器,用来产生该反相讯号的平均电压;以及
一减法器,电连接于该第一、第二平均电路,用来产生该输出讯号的平均电压与该反相讯号的平均电压间的电压差;以及
一模拟至数字转换器,电连接于该减法器与该控制模块,用来依据该输出讯号的平均电压与该反相讯号的平均电压间的电压差产生该第一、第二参考值与该实际相位数值;
其中,在该选择模块以该第一预定讯号作为该输出讯号时,该模拟至数字转换器产生该第一参考值;在该选择模块以该第二预定讯号作为该输出讯号时,该模拟至数字转换器产生该第二参考值;在该选择模块以该测试输出讯号作为该输出讯号时,该模拟至数字转换器产生该实际相位数值。
8.如权利要求7所述的多相位波形产生器,其中该第一与该第二平均电路皆为低通滤波器。
9.如权利要求1所述的多相位波形产生器,其中该第一预定讯号的每N个位中包含有X个对应于一第一逻辑值的位;该第二预定讯号的每N个位中包含有X+1个对应于该第一逻辑值的位。
10.一种校正一多相位波形产生器的方法,该多相位波形产生器用来接收一输入讯号,并依据一延迟参数改变该输入讯号的相位以产生一输出讯号,该方法包含有:
产生对应于一第一预定讯号的第一参考值;
产生对应于一第二预定讯号的第二参考值;
依据该第一、第二参考值来决定对应一测试延迟参数的理想相位数值;以及
依据该理想相位数值来校正该多相位波形产生器。
11.如权利要求10所述的方法,其中,依据该理想相位数值来校正该多相位波形产生器的步骤包含有:
以一测试输入讯号作为该输入讯号,使用该多相位波形产生器依据该测试延迟参数将该测试输入讯号的至少一边缘延迟一实际延迟时间以产生一测试输出讯号;
产生对应该测试输出讯号的实际相位数值;以及
比较该实际相位数值与该理想相位数值以校正该多相位波形产生器。
12.如权利要求11所述的方法,其中,比较该实际相位数值与该理想相位数值以校正该多相位波形产生器的步骤包含有:
改变该测试延迟参数所对应的实际延迟时间,直到对应该测试输出讯号的实际相位数值最接近该理想相位数值为止。
13.如权利要求11所述的方法,其中:
该第一参考值对应于该第一预定讯号的平均电压;
该第二参考值对应于该第二预定讯号的平均电压;以及
该实际相位数值对应于该测试输出讯号的平均电压。
14.如权利要求11所述的方法,其中:
该第一参考值对应于一第一电压差,其中,该第一电压差为该第一预定讯号的平均电压与其反相讯号的平均电压之间的电压差;
该第二参考值对应于一第二电压差,其中,该第二电压差为该第二预定讯号的平均电压与其反相讯号的平均电压之间的电压差;以及
该实际相位数值对应于一实际电压差,其中,该实际电压差为该测试输出讯号的平均电压与其反相讯号的平均电压之间的电压差。
15.如权利要求11所述的方法,其中:
在产生该第一参考值的步骤中,该方法使用该第一预定讯号作为该输出讯号,并量测该输出讯号的平均电压所对应的数字值作为该第一参考值;
在产生该第二参考值的步骤中,该方法使用该第二预定讯号作为该输出讯号,并量测该输出讯号的平均电压所对应的数字值作为该第二参考值;以及
在产生该实际相位数值的步骤中,该方法量测该测试输出讯号的平均电压所对应的数字值作为该实际相位数值。
16.如权利要求12所述的方法,其中:
在产生该第一参考值的步骤中,该方法使用该第一预定讯号作为该输出讯号,产生该输出讯号与其反相讯号的第一与第二平均电压,并量测该第一、第二平均电压之间的电压差所对应的数字值作为该第一参考值;
在产生该第二参考值的步骤中,该方法使用该第二预定讯号作为该输出讯号,产生该输出讯号与其反相讯号的第三与第四平均电压,并量测该第三、第四平均电压之间的电压差所对应的数字值作为该第二参考值;以及
在产生该实际相位数值的步骤中,该方法产生该测试输出讯号与其反相讯号的第五与第六平均电压,并量测该第五、第六平均电压之间的电压差所对应的数字值作为该实际相位数值。
17.如权利要求11所述的方法,其中,该测试输入讯号等于该第一预定讯号。
18.如权利要求10所述的方法,其中该第一预定讯号的每N个位中包含有X个对应于一第一逻辑值的位;该第二预定讯号的每N个位中包含有X+1个对应于该第一逻辑值的位。
CNB2004100433076A 2004-05-14 2004-05-14 多相位波形产生器及校正多相位波形产生模块的方法 Expired - Fee Related CN1320532C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100433076A CN1320532C (zh) 2004-05-14 2004-05-14 多相位波形产生器及校正多相位波形产生模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100433076A CN1320532C (zh) 2004-05-14 2004-05-14 多相位波形产生器及校正多相位波形产生模块的方法

Publications (2)

Publication Number Publication Date
CN1697036A true CN1697036A (zh) 2005-11-16
CN1320532C CN1320532C (zh) 2007-06-06

Family

ID=35349722

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100433076A Expired - Fee Related CN1320532C (zh) 2004-05-14 2004-05-14 多相位波形产生器及校正多相位波形产生模块的方法

Country Status (1)

Country Link
CN (1) CN1320532C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101448074B (zh) * 2007-11-26 2010-08-11 晨星半导体股份有限公司 多切割的水平同步讯号的产生装置与方法
WO2021258751A1 (zh) * 2020-06-24 2021-12-30 苏州浪潮智能科技有限公司 相位自纠正电路
CN116805868A (zh) * 2023-06-27 2023-09-26 上海合频电子科技有限公司 一种任意波形发生器脉冲波形畸变的实时校正系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678541B2 (ja) * 1997-06-12 2005-08-03 富士通株式会社 位相補正回路、位相補正dll回路、多位相クロック生成dll回路及び半導体装置
CN1400586A (zh) * 2001-07-26 2003-03-05 迪维安公司 用于增进可刻录光盘刻录优良率的方法及装置
US6597202B1 (en) * 2001-12-28 2003-07-22 Intel Corporation Systems with skew control between clock and data signals
JP3761858B2 (ja) * 2002-10-16 2006-03-29 株式会社半導体理工学研究センター クロック信号発生回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101448074B (zh) * 2007-11-26 2010-08-11 晨星半导体股份有限公司 多切割的水平同步讯号的产生装置与方法
WO2021258751A1 (zh) * 2020-06-24 2021-12-30 苏州浪潮智能科技有限公司 相位自纠正电路
US11979149B2 (en) 2020-06-24 2024-05-07 Inspur Suzhou Intelligent Technology Co., Ltd. Phase self-correction circuit
CN116805868A (zh) * 2023-06-27 2023-09-26 上海合频电子科技有限公司 一种任意波形发生器脉冲波形畸变的实时校正系统及方法

Also Published As

Publication number Publication date
CN1320532C (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US8477052B2 (en) Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US7479914B2 (en) A-D converter and A-D convert method
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
TWI509997B (zh) 資料轉換電路及其方法
CN1725646A (zh) 模拟数字转换装置及校正方法
US20080218393A1 (en) A-d converter and a-d convert method
JP4987990B2 (ja) アナログ−デジタルコンバータ
CN109150183B (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
JP2009118488A (ja) Da変換装置およびad変換装置
CN1647388A (zh) 用于a/d转换器的比较器偏移校准
CN1320824A (zh) 用于半导体测试系统的电源电流测量单元
JPWO2007122950A1 (ja) 半導体装置、半導体試験装置、及び半導体装置の試験方法
CN112751565B (zh) 一种自校准片内基准电压模块
CN110995264A (zh) Cdac的电容失配的校准系统和逐次逼近型adc
CN1320532C (zh) 多相位波形产生器及校正多相位波形产生模块的方法
CN114614821A (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN1967277A (zh) 集成电路测试器
US20230412182A1 (en) Ad converter
JP3591730B2 (ja) A/dコンバータ
CN2810032Y (zh) 一种数模信号转换装置
CN112491420B (zh) 一种基于时间交织的高速高分辨率da转换电路
CN109600139B (zh) 模拟至数字转换装置及其模拟至数字转换器校正方法
CN1642013A (zh) 相位差检测器及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20190514