CN1695313A - 用于数字通信接收机中的信道估计的基于存储器的设备与方法 - Google Patents

Abstract

一种类型的扩频数字通信接收机，包括存储输入信号(y(k))的样本的输入存储缓冲器(16)和生成再生的用户代码的代码发生器电路(30)，该接收机并入估计信道延迟分布的设备(24)，它包括：基本相关器(32)，具有用于从输入存储缓冲器(16)的一个存储位置顺序读取所述输入信号(y(k))的多个样本的第一输入端(41)；用于从代码发生器电路(30)接收再生的用户代码的第二输入端(43)；以及，通过所述输入信号的多个样本和再生用户代码之间的相关运算，生成信道延迟分布能量的第一值(DP(1))的输出端；以及存储器控制电路(36)，用于寻址所述存储缓冲器(16)，使得所述存储缓冲器(16)的若干存储位置的内容被连续馈送到所述基本相关器(32)的第一输入端(41)，每次寻址操作对应于基本相关器(32)计算所述信道延迟分布能量的一个新值(DP(l))的一次新的相关运算。

Description

用于数字通信接收机中的信道估计的 基于存储器的设备与方法

技术领域

本发明涉及通信系统，更具体地说，涉及用于码分多址(CDMA)系统的数字接收机。本发明还涉及用于在数字通信接收机中估计信道延迟分布(profile)的设备与方法。

当前，CDMA接入技术由于其相对于其它接入技术的较高频谱效率而在第三代移动通信系统(例如，UMTS，CDMA 2000)中得到广泛应用。

在CDMA系统中，用具有较宽频谱宽度的伪噪声码(以下称为“PN码”)来扩频数据序列。这些系统的效率高度依赖于接收机持续保持接收的和本地生成的PN码之间的精确相位同步的能力。

事实上，没有接收的和本地生成的代码之间的精确相位同步，关于信号与噪声和干扰比(SNIR)，接收机的性能损失处于几个dB的量级，即使对于半个码片周期的失配。

通常以两个步骤完成相位同步处理：代码捕获和代码跟踪。代码捕获是使本地生成的代码的相位落在输入代码的码片持续时间(T_C＝1/F_C)以内的初始搜索处理。代码跟踪是实现和保持输入的和本地生成的代码之间的码片边界的精细对准的处理。

特别是，本发明涉及代码捕获。

CDMA接收机通常以Rake接收机的形式来实现，上述Rake接收机从不同的多径分量收集信号能量并且相干地组合它们的贡献。基本上，Rake接收机由许多被称为“支路”的独立接收单元组成，每一个被调谐到发射信号的不同复本(replica)上。只有当正确估计不同多径分量的时延和振幅时，Rake接收机才能良好地工作。

因此，在Rake接收机的各功能模块内，有必要考虑估计输入信号的不同多径分量的时延和振幅的特定模块。多径分量的检测，或者简称为“路径检测”将影响到CDMA系统的容量，因为误检测或故障检测增加了获得期望的服务质量(QoS)所需的发射功率。

背景技术

下面，我们说明在CDMA接收机中，用于信道延迟分布估计的某些已知的方法。根据所使用的特定体系结构，这些方法可以被分为两个不同的组。我们可以考虑基于代码延迟体系结构(CDA，CodeDelayed Architecture)的方法，或者基于数据延迟体系结构(DDA，Data Delayed Architecture)的方法。

在CDA延迟分布估计器中，在接收机生成PN序列的一个复本，并且直接与接收数据相关联。在后续相关运算中，PN序列的相位被循环改变以便扫描接收搜索窗口的其它位置(即延迟)。

在DDA延迟分布估计器中，接收数据的相位(即延迟)被循环改变，而PN序列的相位保持固定。通常通过将接收信号的样本存储在一个延迟线中并且循环地从延迟线的不同位置取出用于相关运算的样本而获得接收数据的移位。

在已知方法的描述中，各种信号被表示为复数包络的形式，因此可以用两个分量：同相(I)和正交(Q)来表示每一个信号。用u(n)来表示由发射机生成的信息序列，式中，n为与信息符号周期T_S有关的离散时间下标。

        u(n)＝u(n·T_S)            n＝0，1，2…

PN码序列S(k)被表示为

     S(k)＝S(k·T_C)＝S_I(k)+j·S_Q(k)

                                 k＝0，1，2，...

式中，k为与码片周期T_C有关的离散时间下标。PN序列是周期性的，其周期为SF个码片(SF为扩频因子)，并且向每个用户分配不同的序列，以便使共享同一信道的各用户之间的交叉干扰最小化。

         S(k)＝S(k+SF)k ≥0

如下通过将每个信息符号乘以PN码序列S(k)而扩频信息序列u(n)，上述PN码序列S(k)由SF个后续码片构成

     x(k)＝x_I(k)+j·x_Q(k)＝u(k div SF)·S(k)

其结果是，码片周期T_C比符号周期T_S小SF倍，并且，在扩频运算之后，信息序列的信号带宽增加了SF倍。并且，通过下列表达式

                 n＝k div SF

信息序列的离散时间下标n被表示为码片序列的离散时间下标k的函数，式中，k div SF为k和SF之间的商的整数部分。

然后，信号x(k)被滤波，并且在传播信道上发送。在发射机和接收机之间只有一条直接路径的传播信道特例中，从接收机前端到达Rake接收机的输入端的基带信号被表示为y(k)，并且它可以被表示为

       y(k)＝x(k)·c(k)+n(k)

           ＝u(k div SF)·S(k)·c(k)+n(k)

式中，c(k)＝c_I(k)+j·c_Q(k)，表示由传播信道(由于快速衰落和多普勒效应)引入的失真，并且n(k)＝n_I(k)+j·n_Q(k)表示热噪声加干扰的效应。

信道延迟分布被表示为h(l)＝h_I(l)+j·h_Q(l)，式中，l为跨越信道延迟扩展的变量。我们假定信道的时间扩展被限定为最强接收信号复本之前的H个码片和该复本之后的T个码片。其结果是，变量l的跨越范围为

                    -H≤l≤T

值l＝0对应于最强的信号复本的时间位置，该最强信号复本通常被用来作为接收机同步的参考。因此，Rake接收机能够捕获接收的多径分量的能量的接收搜索窗口具有H+T+l个码片的长度。

    最后，我们将信道延迟分布能量DP(l)定义为

                DP(l)＝h_I ²(l)+h_Q ²(l)

现在，我们说明用于信道分布估计的下列方法：

●  串行相关器(CDA)

●  相关器组(CDA)

●  串行相关器(DDA)

●  匹配滤波器(DDA)

用于信道分布估计的第一种方法是基于CDA的串行相关器，其结构示于图1。

接收信号y(k)被乘以PN序列的复共轭S^*(k-1)，并且其结果在NC个后续码片的积累窗口上累积，上述NC例如可以等于SF。在积累之后，通过取两个信号分量的平方和来计算信道分布的能量。

根据下列方程式来计算信道分布

$h\left(l\right)=\underset{i=k}{\overset{k+\mathrm{NC}-1}{\mathrm{\Σ}}}y\left(i\right)\·S^{*}(i-1)$

然后，由下式给出分布能量

       DP(l)＝{Re[h(l)]}²+{Im[h(l)]}²

l(-H≤l≤T)的每个值对应于所述码序列的一个特定延迟，并且对应于信道分布的一点。延迟分布的一个点的计算需要NC个码片的时间间隔，并且，一般来说，对于(H+T+l)个点的延迟分布，分布计算所需的时间等于

       t_profile＝(H+T+l)·NC    [码片]

为了缩短分布计算所需的时间，可以使用一个串行相关器组，其中，将PN码序列的不同复本馈送给每个相关器。例如，通过使用(H+T+l)个相关器，由于并行计算所述分布的所有点，所以分布计算所需的时间缩短为NC个码片。

           t_profile＝NC  [码片]

基于CDA解决方案的串行相关器组合的方框图示于图2。通过使用将码值写入存储缓冲器的单个代码发生器来获得PN码序列的不同复本S^*(k+H)，S^*(k+H-l)…S^*(k-T)。可以从存储缓冲器2的不同位置同时读取PN码的不同复本，如图3所示。

串行相关器DDA相对于串行相关器CDA来说，代表一种双重解决方案。在DDA解决方案中，PN码的相位保持固定，而接收数据的相位被改变。这通过将接收的样本存储在延迟线4中，并且循环地从延迟线的不同位置取出样本用于相关运算来实现。串行相关器DDA的方框图示于图4。

根据下列方程式来计算信道分布

$h\left(l\right)=\underset{i=k}{\overset{k+\mathrm{NC}-1}{\mathrm{\Σ}}}y(i+1)\·S^{*}\left(i\right)$

而由下式给出分布能量

         DP(l)＝{Re[h(l)]}²+{Im[h(l)]}²

用于计算分布的一个点所需的时间与CDA解决方案相同，并且它等于NC个码片。其结果是，用于计算(H+T+l)个点的完整分布所需的时间等于

         t_profile＝(H+T+l)·NC    [码片]

通过使用匹配滤波器，可以缩短用DDA解决方案来计算信道延迟分布所需的时间。匹配滤波器是这样一种滤波器，其频率响应被设计成精确地匹配输入信号的频谱。在CDMA系统中，匹配滤波器被调谐为匹配预期将出现在进入接收机的数字样本内的码序列。例如，在UMTS系统的情况下，适用于上行链路信道延迟分布估计的信道是专用物理控制信道(DPCCH)。

匹配滤波器是相对于用于CDA的串行相关器组的双重解决方案。所述滤波器匹配于PN序列，并且因此借助于下列表达式而获得滤波器系数f_coeff(j)

        f_coeff(j)＝S^*(NC-j)     l≤j≤NC

匹配滤波器的方框图示于图5。

匹配滤波器检测输入数据流中PN码序列的存在；匹配滤波器的输出可以被看成是表示与码序列的匹配的计分值。高的计分值表示输入数据与PN码序列之间的良好相关。

根据下列方程式来计算匹配滤波器的输出

$h\left(l\right)=\underset{i=k}{\overset{k+\mathrm{NC}-1}{\mathrm{\Σ}}}y(i+1)\·S^{*}(i-k)$

分布能量由下式给出

      DP(l)＝{Re[h(l)]}²+{Im[h(l)]}²

匹配滤波器计算信道延迟分布所需时间等于搜索窗口长度，即(H+T+l)个码片加上用输入样本填充滤波器延迟线所需的(NC-1)个码片。

       t_profile＝H+T+l+(NC-1)    [码片]

匹配滤波器(DDA)以及相关器组(CDA)提供了比其它解决方案更快的路径检测，但是它们呈现出高的复杂性和功耗。

在R.L.Pickholtz，D.L.Shilling，L.B.Milstein等1982年5月发表于《IEEE Transactions and Communications》卷COM-30，第5期的题为“Theory of Spread Spectrum Communications-A Tutorial”的文章中，说明了在扩频接收机中相关器组(CDA)或匹配滤波器(DDA)计算信道延迟分布而执行的运算所依据的理论。

在US 5,715,276中，讨论了降低匹配滤波器的体系结构的复杂性的问题。这份专利涉及用作扩频接收机的一部分的匹配滤波器(DDA)，其中，滤波器长度被分割为长度各为N/2的两半，这里，N为匹配滤波器上的抽头数目。

虽然在US 5,715,276中所描述的匹配滤波器与传统匹配滤波器相比，需要更少的逻辑门，但是这种滤波器的总体硬件实施是成比例的。

同样众所周知的是，Rake接收机的体系结构通常并入一个存储缓冲器，用于暂时存储输入数据流(DDA)，或者本地生成的PN码(CDA)。

在WO 00/25437中公开的体系结构是配有被实施为双端口RAM的输入存储缓冲器的Rake接收机(DDA)体系结构的一个实例。在Rake接收机输入端的I/Q样本通过第一端口被存储在RAM存储器中，而第二端口用于以读取方式访问同一存储器。

在H.Lasse，N.Jari在2001年3月20-23日在台湾桃园发表于关于无线通信中的信号处理进展的第三届IEEE信号处理工作组会议上的题为“A Flexible Rake Receiver Architecture for WCDMAMobile Terminals”的文章中，公开了另一种并入输入存储缓冲器的现有技术Rake接收机体系结构(DDA)。

这种体系结构并入了一个输入存储缓冲器，用于存储Rake接收机的输入端的I/Q样本对，该输入存储缓冲器被实施为一个输入流缓冲器，可以被理解为被分为3部分的时间滑动窗口：允许写入到缓冲器的写入窗口，允许在不与写入窗口重叠的前提下进行读取访问的一个前置窗口和一个后置窗口。读取和写入访问在时间上交错，以避免需并发的存储器访问。一个相关器引擎从流缓冲器中读取多径样本，并顺序地进行多径分量的解扩。

在U.Grob，A.L.Welti，E.Zollinger，R.Kung和H.Kauffman等1990年6月发表于《IEEE Journal on Selected Areas inCommunications》第8卷的题为“Microcellular Direct-SequenceSpread-Spectrum Radio System Using N-Path RAKE Receiver”的文章中，公开了并入用于PN码序列的不同相位的输入存储缓冲器的另一种现有技术Rake接收机体系结构(CDA)。

本申请人已经抓住了进一步降低Rake接收机中的信道延迟分布估计单元的整体复杂性和硅需求的问题。

本申请人观察到，在Rake接收机中，总是需要一个RAM缓冲器而与选择接收机体系结构无关。在DDA体系结构的情况下，所述RAM缓冲器被用于存储从接收机前端到达的数据，而在CDA体系结构的情况下，用于存储从代码发生器电路到达的数据。

本申请人已经观察到，在前面所述的利用匹配滤波器(DDA)的技术中，匹配滤波器的延迟线部分地重复用于存储从接收机前端到达的数据的RAM缓冲器的功能。事实上，延迟线和RAM缓冲器二者存储相同的数据。

类似地，本申请人已经观察到，在前面所述的利用相关器组(CDA)的技术中，生成PN序列的不同相位所需的延迟线部分地重复用于存储不同的PN码复本的Rake接收机的RAM缓冲器的功能。事实上，延迟线和RAM缓冲器二者存储相同的数据。

综上所述，本发明的一个目的是，提供一种用于在数字通信接收机中估计信道延迟分布的方法与设备，它允许降低Rake接收机的硬件复杂性，从而减小在其上集成本系统的芯片的硅区域。

发明内容

本申请人已经发现，在具有DDA体系结构的Rake接收机中，用于存储从接收机前端到达的数据的输入存储缓冲器可以被一个信道延迟分布估计单元用作输入延迟线。根据本发明的第一方面，一个基本相关器从Rake接收机的输入存储缓冲器顺序地读取数据，将它们与再生的用户代码相关联，并将结果存储在一个累积存储器中。

在其第二方面中，本发明涉及一种用于具有CDA体系结构的Rake接收机的信道延迟分布估计单元。所述CDA体系结构使用一个存储缓冲器来存储从代码发生器电路到达的PN码值。基本相关器从存储缓冲器中顺序地读取再生的码元，将它们与接收的数据相关联，并将结果存储在累积存储器中。

本申请人已经证实，相对于现有技术的体系结构，可以显著地降低Rake接收机的硬件复杂性，还证实，计算时间的轻微增加已经被大大降低的复杂性所抵消。

附图说明

图1是根据现有技术的串行相关器CDA的方框图；

图2是根据现有技术的串行相关器组CDA的方框图；

图3说明根据现有技术，将PN码样本写入存储缓冲器的单个PN码发生器；

图4是根据现有技术的用于DDA的串行相关器的方框图；

图5是根据现有技术的匹配滤波器相关器DDA的方框图；

图6是根据本发明的第一方面实现的DDA体系结构的Rake接收机的方框图；

图7示出用于图6的Rake接收机的延迟分布估计单元；

图8示出根据本发明实现的Rake接收机中使用的基本相关器的详细结构；

图9是根据本发明的第二方面实现的Rake接收机的方框图；以及

图10示出图9的Rake接收机中使用的延迟分布估计单元。

具体实施方式

图6示出根据本发明的第一方面(DDA体系结构)实现的数字通信接收机的方框图。Rake接收机10从接收机前端(图中未示出)接收以N倍码片频率F_C采样的输入信号y(k)。将尺寸等于(H+T+l)个码片的信道延迟扩展的输入信号y(k)馈送给随机存取存储器16和延迟分布估计单元24。

延迟分布估计单元24计算每个接收的多径分量的时延和振幅，并且它提供信道分布能量DP(l)作为输出，其中，l是跨越信道延迟扩展的变量。

从功能的观点来看，Rake接收机10是由被命名为支路18的多个独立接收单元(其中的每个被调谐到发射信号的不同复本)构成的模块化设备。每一个支路F1...Fn都对输入信号的各码片执行解扰、解扩和累积操作。为了分配必要的支路数目，延迟分布估计单元24定期地计算信道延迟分布。延迟分布的主峰值被分配给Rake支路18。由于所测量的延迟分布受到噪声、干扰和衰落的影响，通常被称为支路分配单元的适当模块26补偿这些损害，并选择分配的支路的最佳位置和数目。

通过合并器22来合并各支路18的输出，合并器的输出14可以被连接到后续模块，诸如在图6中没有示出的去交织器和信道解码器。

图7详细地示出了根据本发明的第一方面实现为串行相关器DDA的延迟分布估计单元24。一个基本相关器32(下面将参照图8对其结构进行详细说明)从Rake接收机的输入存储缓冲器(RAM)16读取数据，并将它们和代码发生器单元30所提供的再生用户代码相关联。相关运算的结果，即信道分布能量DP(l)被存储在例如被命名为分布累积存储器(PAM，Profile Accumulation Memory)34的RAM存储器的存储器中。

输入存储缓冲器(RAM)16和分布累积存储器(PAM)34均由存储器控制器36寻址，因此，基本相关器32在存储器16和34中的读取和写入操作均由所述存储器控制器控制。

例如，输入信号y(k)的样本可以在作为循环缓冲器的存储缓冲器16中进行读取和写入。特别是，可以通过独立的指针(以缓冲器的大小H+T+l为模递增)来执行写入和读取操作。

存储器控制器36每NC个码片(其中，NC等于积累窗口大小)更新存储缓冲器16中的读取指针，以便计算信道延迟分布能量的下一个点。

当基本相关器32已经处理了第一组NC个码片时，获得信道分布能量DP(k)的第一点，并存储到PAM存储器34中。其后，基本相关器32分别改变其在存储器16和34中的读取和写入位置，并且通过处理随后的NC个码片，计算信道分布能量的第二点DP(k+1)。

一种改进延迟分布估计的可靠性的直截了当的方法就是执行若干个延迟分布的非相干累积。非相干检测去除了由信道引入的相位旋转，并允许在不同时刻获得的各个延迟分布的能量之和。非相干累积可以用下列公式来表示

${\mathrm{DP}}_{\mathrm{acc}}\left(I\right)=\underset{i=1}{\overset{N_{\mathrm{acc}}}{\mathrm{\Σ}}}{\mathrm{DP}}_i\left(I\right)---\∀I$

式中，N_acc为累积的次数，DP_acc为非相干累积之后的分布，以及DP_i为第i个信道分布能量。

在不进行累积的情况下，延迟分布估计单元24在等于NC×(H+T+l)个码片的时间内，计算(H+T+l)个点的延迟分布。如果我们考虑，例如，128个点的延迟分布以及NC为256的积累窗口，则串行相关器为进行它的计算所需的时间等于32768个码片，这对应于，例如，UMTS系统的频分双工方式下的大约13个时隙。采用改进估计的延迟分布的可靠性所需的累积过程，计算时间将增加为N_acc倍。而且，如果信道延迟分布按照每个码片n个样本被采样，则由于待计算的点数为每个分布N×(H+T+l)个，所以计算时间将增加为n倍。

为了缩短估计延迟分布所需的计算时间，可以在码片频率F_C的倍频对基本相关器32进行时间复用。例如，在基本相关器在码片频率F_C的L倍进行复用的条件下，在等于

$t_{\mathrm{profile}}=N_{\mathrm{acc}}\·n\·\frac{\mathrm{NC}\·(H+T+l)}{L}$ [码片]

的时间内，可以计算按照每个码片n个样本被过采样并且累积N_acc次的(H+T+l)个码片的延迟分布。

另一方面，基本相关器的时间复用增加了对存储缓冲器16的访问频率。

图8的方框图详细地示出了基本相关器32的体系结构。基本相关器32具有接收对应于接收信号y(k)的NC个码片的复数序列(I和Q分量)的第一输入(数据)，以及接收图7所示的代码发生器单元30所生成的NC个码片的复数PN码序列的第二输入(代码)。

在运行于FDD方式的UMTS接收机的特例中，基本相关器32包括一个解扰和解扩单元40，用于数据与再生用户代码的复共轭之间的乘法运算，两个积累与转储单元42，用于执行解扰和解扩单元的输出端的NC个部分乘积的求和运算，以及两个平方单元44用于计算在积累与转储单元的输出端接收的符号的能量。然后，通过加法器46来组合两个信号分量的能量。

上述用于估计信道延迟分布的设备根据包括下列各步骤的方法进行操作：

a)从存储缓冲器16中顺序读取输入信号y(k)的第一组多个样本；

b)将所述输入信号的所述多个样本和再生用户代码相关联，以生成信道延迟分布能量DP(k)的第一值；

c)更新输入存储缓冲器16上的读取位置，以便读取输入信号y(k)的下一组多个样本；

d)将所述输入信号的所述下一组多个样本和再生用户代码相关联，以生成信道延迟分布能量的下一个值DP(k+1)；所生成的信道延迟分布能量DP(k+1)的值被存储在分布累积存储器34中；

e)重复步骤c)到d)，以便计算信道延迟分布的所有点。

参照图9，现在将说明根据本发明的第二方面实现的数字通信接收机。图9的方框图说明了一种基于代码延迟体系结构(CDA)的Rake接收机，它采用在图10中详细示出的延迟分布估计单元或串行相关器CDA64。由于测量的延迟分布受到噪声、干扰和衰落的影响，所以一个通常被称为支路分配单元的适当模块76补偿这些损害，并选择分配的支路的最佳位置和数目。

用代码延迟体系结构(CDA)实现的Rake接收机使用RAM存储缓冲器50来存储由代码发生器单元52在等于(H+T+l)个码片的整个信道延迟扩展的时间间隔生成的PN码序列的复共轭。在每一个支路78中，接收信号y(k)直接与通过访问图9所示的存储器RAM的不同位置获得的一个代码复本相乘。通过合并器72来合并各支路78的输出，合并器72的输出可以被连接到后续模块，诸如在图9中没有示出的交织器和信道解码器。类似于DDA体系结构，存储缓冲器50中的读取和写入操作可以例如被组成为一个循环缓冲器。

在图10所示的延迟分布估计单元中，由代码发生器单元52生成的再生用户代码序列被存储在所述接收机的RAM存储缓冲器50中，同时，接收的数据y(k)直接地送往基本相关器54。

基本相关器54从RAM存储缓冲器50中读取等于NC的多个后续PN码元，并将它们与接收数据y(k)相关联，以生成所述延迟分布的一个点。类似于前述的DDA解决方案，延迟分布能量值被存储在分布累积存储器PAM56中。

此后，对每NC个码片，基本相关器54更新它在RAM存储缓冲器50中的读取位置，并重复相关运算，计算信道延迟分布的下一个点。

由存储器控制器58来控制输入存储缓冲器(RAM)50和分布累积存储器(PAM)56的寻址操作。

如同上面参照DDA体系结构所说明的那样，基本相关器54的时间复用缩短了延迟分布的计算时间。

前面参照CDA体系结构说明的用于信道延迟分布估计的设备根据包括下列各步骤的方法进行操作：

a)从存储缓冲器50中顺序读取再生用户代码的第一组多个样本；

b)将所述再生用户代码的多个样本和输入信号y(k)相关联，以生成信道延迟分布能量DP(k)的第一值；

c)更新输入存储缓冲器50上的读取位置，以便读取再生用户代码的下一组多个样本；

d)将所述再生用户代码的所述下一组多个样本和输入信号y(k)相关联，以生成信道延迟分布能量的下一个值DP(k+1)，所生成的信道延迟分布能量DP(k+1)的值被存储在分布累积存储器56中；

e)重复执行步骤c)到d)，以便计算信道延迟分布的所有点。

在DDA体系结构或在CDA体系结构的Rake接收机中实施的根据本发明实现的延迟分布估计单元提供了相对于现有技术而言，特别是相对于匹配滤波器而言的若干优点。

虽然匹配滤波器的延迟线应当用级联的触发器来实现，但是用于延迟分布估计单元的串行相关器使用Rake接收机体系结构中存在的RAM存储缓冲器。而且，不同于匹配滤波器，串行相关器保留了接收机的模块性。事实上，专用于单个用户的串行相关器可以被看做Rake接收机内部的一个子系统。由此避免了由于在若干用户间共享滤波器的需求而带来的任何通信负担，例如更新匹配滤波器系数。

Claims (18)

1.一种扩频数字通信接收机，包括：

—用于存储输入信号(y(k))的样本的输入存储缓冲器(16)；

—用于生成再生用户代码的代码发生器电路(30)；

—用于估计信道延迟分布能量的设备(24)，用于计算所述输入信号(y(k))的每个接收的多径分量的时延和振幅；

—多个支路(18)；

—支路分配单元(26)，用于处理所述信道延迟分布能量，以便选择所述输入信号(y(k))的最强多径分量并把它们分配给所述支路(18)；

其特征在于，所述用于估计信道延迟分布能量的设备(24)包括：

—基本相关器(32)，具有用于从所述输入存储缓冲器(16)的存储位置顺序读取所述输入信号(y(k))的多个样本的第一输入端(41)；用于从所述代码发生器电路(30)接收再生的用户代码的第二输入端(43)；以及一个输出端，用于通过所述输入信号的所述多个样本和所述再生的用户代码之间的相关运算，生成所述信道延迟分布能量的值(DP(l))；

—存储器控制电路(36)，用于寻址所述输入存储缓冲器(16)，使得所述输入存储缓冲器(16)的各存储器位置的内容被连续地馈送到所述基本相关器(32)的第一输入端(41)，每次寻址操作对应于所述基本相关器(32)计算所述信道延迟分布能量的一个新值(DP(l))的一次新的相关运算。

2.根据权利要求1所述的接收机，其中，所述信道延迟分布能量的各个值(DP(l))逐渐多地存储在一个分布累积存储器(34)中。

3.根据权利要求2所述的接收机，其中，所述存储器控制电路(36)对所述分布累积存储器(34)进行寻址，使得由所述存储器控制电路(36)控制所述基本相关器(32)从所述输入存储缓冲器(16)的读取操作以及至所述分布累积存储器(34)的写入操作。

4.根据权利要求3所述的接收机，其中，所述存储器控制电路(36)每NC个码片更新所述输入存储缓冲器(16)和所述分布累积存储器(34)的寻址，改变所述基本相关器(32)的读取和写入位置，其中，NC等于积累窗口的大小。

5.根据权利要求3所述的接收机，其中，当到达所述输入存储缓冲器(16)以及所述分布累积存储器(34)的最后存储器位置时，所述寻址循环地在两个存储器(16，34)的第一位置重新开始。

6.根据权利要求3所述的接收机，其中，在所述输入存储缓冲器(16)和所述分布累积存储器(34)的多个存储位置之间，以码片频率(F_C)的倍数时间复用所述基本相关器(32)。

7.根据权利要求2所述的接收机，其中，通过累积若干延迟分布的能量(DP_i(l))来获得所述延迟分布能量(DP_acc(l))。

8. 一种用于在包括用于存储输入信号(y(k))的样本的输入存储缓冲器(16)和用于生成再生用户代码的代码发生器电路(30)的类型的扩频数字通信接收机中，估计信道延迟分布能量的方法，包括下列各步骤：

a)从存储缓冲器(16)中顺序读取输入信号(y(k))的第一组多个样本；

b)将所述输入信号的所述多个样本与所述再生的用户代码相关联，以生成信道延迟分布能量的第一值((DP(k))；

c)更新所述输入存储缓冲器(16)上的读取位置，以便读取输入信号(y(k))的下一组多个样本；

d)将所述输入信号的所述下一组多个样本与所述再生用户代码相关联，以生成信道延迟分布能量的下一值((DP(k+1))，所述信道延迟分布能量的生成值((DP(k+1))被存储在一个分布累积存储器(34)中；

e)重复执行步骤c)到d)，以便计算信道延迟分布的所有值。

9.根据权利要求8所述的方法，还包括将每一个生成的所述信道延迟分布能量值((DP(l))存储在分布累积存储器(34)中的步骤。

10.一种扩频数字通信接收机，包括：

—用于生成再生用户代码的代码发生器电路(52)；

—用于存储所述再生用户代码的样本的存储缓冲器(50)；

—用于估计信道延迟分布能量的设备(64)，用于计算所述接收机所接收的输入信号(y(k))的每个接收的多径分量的时延和振幅；

—多个支路(78)；

—支路分配单元(76)，用于处理所述信道延迟分布能量，以便选择所述输入信号(y(k))的最强多径分量并把它们分配给所述支路(78)；

其特征在于，所述用于估计信道延迟分布能量的设备(64)包括：

—基本相关器(54)，具有用于接收所述输入信号(y(k))的第一输入端(41)；用于从所述存储缓冲器(50)的一个存储位置顺序读取所述再生用户代码的多个样本的第二输入端(43)；以及一个输出端，用于通过所述输入信号和所述再生用户代码的所述多个样本之间的相关运算，生成所述信道延迟分布能量的值(DP(l))；

—存储器控制电路(58)，用于寻址所述输入存储缓冲器(50)，使得所述存储缓冲器(50)的各存储位置的内容被连续地馈送到所述基本相关器(54)的第二输入端(43)，每次寻址操作对应于所述基本相关器(54)计算所述信道延迟分布能量的一个新值(DP(l))的一次新的相关运算。

11.根据权利要求10所述的接收机，其中，所述信道延迟分布能量的值(DP(l))逐渐多地存储在一个分布累积存储器(56)中。

12.根据权利要求11所述的接收机，其中，所述存储器控制电路(58)对所述分布累积存储器(56)进行寻址，使得所述基本相关器(54)从所述存储缓冲器(50)的读取操作以及至所述分布累积存储器(56)的写入操作由所述存储器控制电路(58)控制。

13.根据权利要求12所述的接收机，其中，所述存储器控制电路(58)每NC个码片更新所述存储缓冲器(50)以及所述分布累积存储器(56)的寻址，改变所述基本相关器(54)的读取和写入位置，其中，NC为积累窗口的大小。

14.根据权利要求12所述的接收机，其中，当到达所述存储缓冲器(50)以及所述分布累积存储器(56)的最后存储器位置时，所述寻址循环地在两个存储器(50，56)的第一位置重新开始。

15.根据权利要求12所述的接收机，其中，在所述输入存储缓冲器(50)和所述分布累积存储器(56)的多个存储位置之间，以码片频率(F_C)的倍数时间复用所述基本相关器(54)。

16.根据权利要求12所述的接收机，其中，通过累积若干延迟分布能量(DP_i(l))来获得所述延迟分布能量(DP_acc(l))。

17. 一种用于在包括用于生成再生用户代码的代码发生器电路(52)和用于存储所述再生用户代码的样本的存储缓冲器(50)的类型的扩频数字通信接收机中，估计信道延迟分布能量的方法，包括下列各步骤：

a)从所述存储缓冲器(50)中顺序读取再生用户代码的第一组多个样本；

b)将所述再生用户代码的所述多个样本与输入信号(y(k))相关联，以生成信道延迟分布能量的第一值((DP(k))；

c)更新所述输入存储缓冲器(50)上的读取位置，以便读取再生用户代码的下一组多个样本；

d)将所述再生用户代码的所述下一组多个样本与输入信号(y(k))相关联，以生成信道延迟分布能量的下一个数值((DP(k+1))，所述生成的信道延迟分布能量值((DP(k+1))被存储在一个分布累积存储器(56)中；

e)重复执行步骤c)到d)，以便计算信道延迟分布的所有值。

18.根据权利要求17所述的方法，还包括将所述信道延迟分布能量的每一个生成的值((DP(l))存储在分布累积存储器(56)中的步骤。

Images