CN1694351A - 信号放大器 - Google Patents
信号放大器 Download PDFInfo
- Publication number
- CN1694351A CN1694351A CNA2005100689513A CN200510068951A CN1694351A CN 1694351 A CN1694351 A CN 1694351A CN A2005100689513 A CNA2005100689513 A CN A2005100689513A CN 200510068951 A CN200510068951 A CN 200510068951A CN 1694351 A CN1694351 A CN 1694351A
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- amplifier
- transistor
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 description 18
- 239000000872 buffer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
信号放大器具有:源极跟随器,用于接收输入信号;电压分配器,用于生成通过与输入信号不同的路径输入到源极跟随器的偏置电压;以及反相器,串联连接在源极跟随器的随后级中,并且具有可以补偿因制造参数引起的电压分配器的特性变化的特性。
Description
技术领域
本发明涉及一种信号放大器,特别涉及一种具有串联连接的非反向放大器和反向放大器的信号放大器。
背景技术
通常使用其中将源极跟随器和一般情况下为n沟道金属氧化物半导体(NMOS)的反相器串联连接的电压放大器来放大电荷耦合器件(CCD)等中的微电荷检测信号。不过,电压放大器与其中不放大电压时使用的将多个源极跟随器串联连接的缓存器等相比,具有较大的信号延迟,因此与高频段的高速信号不相容。由于近来需要减小CCD成像时间,因此越来越需要具有高速和高压信号增益的电压放大器。
下面参照图6来讲述现有电压放大器的结构。该电压放大器具有箝位电容器C1、反相器2和3以及箝位电路6,它们连接在信号输入端11和信号输出端12之间。为每一个器件提供了电源电压VDD。
将箝位电容器C1的一端连接到信号输入端11,并且将另一端连接到节点N5。节点N5为反相器2的输入端。箝位电容器C1阻断信号输入端11和节点N5之间的DC路径,并且将来自信号输入端11的输入信号Vin的AC分量传输给节点N5。
反相器2具有NMOS晶体管M3和M4。晶体管M3具有连接到电源VDD的漏极和栅极,和连接到节点N2的源极。晶体管M4具有连接到节点N2的漏极,连接到节点N5的栅极,和连接到地电压GND的源极。在反相器2中,晶体管M4为驱动晶体管,并且晶体管M3为负载晶体管。反相器2对来自节点N5的电压信号进行反相和放大,并且将其输出给节点N2,节点N2是随后级中反相器3的输入端。
反相器3具有晶体管M5和M6。晶体管M5具有连接到电源VDD的漏极和栅极,和连接到信号输出端12的源极。晶体管M6具有连接到信号输出端12的漏极,连接到节点N2的栅极,和连接到地电压GND的源极。在反相器3中,晶体管M6为驱动晶体管,并且晶体管M5为负载晶体管。反相器3对来自反相器2的电压信号输出进行反相和放大,并且将输出信号Vout输出给信号输出端12。
反相器3的驱动晶体管M6具有高于反相器2的驱动晶体管M4的阈值电压。晶体管M3和M5具有高于晶体管M4的阈值电压。
箝位电路6具有晶体管M12~M15。晶体管M12和M14的每一个都具有连接到电源VDD的漏极和栅极,和连接到节点N6的源极。组成电压分配器的晶体管M13具有连接到节点N6的漏极和栅极,和连接到地电压GND的源极。电压分配器的输出端或电压分配端是节点N6。晶体管M15具有连接到节点N5的源极和漏极中的一个,连接到节点N6的源极和漏极中的另一个,以及连接到箝位控制端13的栅极。
箝位电路6确定反相器2的输入偏移电压,其是节点N5的电压。晶体管M15为箝位开关晶体管,并且通过来自箝位控制端13的控制信号CLP来导通或截止。晶体管M13与反相器3的晶体管M6具有相同的阈值电压。晶体管M12和M13与反相器2的晶体管M4具有相同的阈值电压。晶体管M15可以具有任何阈值电压,只要它能够进行开关操作。
下面来讲述箝位电路6的箝位操作。来自信号输入端11的输入信号Vin通过箝位电容器C1进行AC耦合,并且输入到反相器2。进而,从箝位控制端13输入导通信号,以导通箝位开关晶体管M15,从而作为反相器2的输入端的节点N5的电压V5变得等于作为电压分配器的输出端的节点N6的电压V6。不过,由于在该状态下电压V5被固定为常数电平,因此输入到信号输入端11的电压信号的AC分量并没有被输入到反相器2。因此,当进行信号输入时,控制信号CLP为截止,以截止箝位开关晶体管M15,并且在偏移电压与电压V6相等的情况下,电压V5根据输入信号Vin的电压而变化。
下面参照图7来讲述反相器2和3的放大操作。图7示出了反相器2和3的输入和输出特性。在图7中,横轴表示输入电压,并且纵轴表示输出电压。虚线701和实线702分别示出了反相器2和反相器3的特性。反相器2的输入电压是节点N5的电压V5,并且反相器2的输出电压是节点N2的电压V2。反相器3的输入电压是节点N2的电压V2,并且反相器3的输出电压是信号输出端12的电压Vout。具有输入电压的恒定增益并且输出输出电压的区域被称为放大区域。
如果晶体管M4和M6的阈值电压分别为Vt1和Vt2,则晶体管M4和M6不会导通,并且因此反相器2和3不会执行反相和放大,直到反相器2和3的输入电压V5和V2分别达到电压电平Vt1和Vt2。当输入电压V5和V2超过电压电平Vt1和Vt2时,反相器2和3执行反相和放大。因此,输入的电压超过每一个驱动晶体管的阈值电压的区域为反相器的放大区域。
不过,如果输入电压超过图7的电压电平Vd1和Vd2,则由于晶体管M4和M6进入三极管区域,因此反相和放大停止,并且因此输出电压V2和Vout变为恒定。如图7所示,当驱动晶体管的阈值电压为高和低时,如果输入偏移电压相同,则在阈值电压较高时输出偏移电压较高;另一方面,如果对于较高的阈值电压输入偏移电压较高,则输出偏移电压与阈值电压为高和低时相同。
接下来参照图8来讲述当反相器2和3串联连接时的操作。图8示出了如图6中的结构那样串连连接的反相器2和3的输入和输出特性。在图8中,第一象限和第二象限分别示出了反相器2和反相器3的输入和输出特性。在第二象限中,虚线801和实线802分别示出了当驱动晶体管M6的阈值电压为Vt1和Vt2时的输入和输出特性。
施加箝位电压VC1使得其成为放大区域的中心。对叠加了箝位偏移电压VC5的输入电压V5进行放大,并且将输出电压V2传输给反相器3。如果反相器3的驱动晶体管M6的阈值电压为与反相器2的晶体管M4的阈值电压相同的Vt1,如虚线801所示,则部分或整个输入信号将超过Vd1。在这种情况下,诸如具有在第二象限中由虚线803所示的偏移电平VCout2的信号等超出放大区域的信号的部分没有被放大,并且输入信号没有被适当放大。另一方面,如果反相器3的驱动晶体管M6的阈值电压被设定为Vt2,如实线802所示,则可以将整个输入信号设定到放大区域之内。在这种情况下,诸如具有在第二象限中由实线804所示的偏移电平VCout的信号等输入信号被适当放大,以产生输出信号Vout。
当在实际的半导体器件中形成图6所示的电路时,通过制造诸如离子注入的不均匀量等参数变化可以改变晶体管的阈值电压。在图6的电路结构中,只有箝位电路6的晶体管M14和反相器3的晶体管M6是具有相同阈值电压的晶体管。因此,例如,即使在反相器3中发生了诸如由图7的实线702和虚线701所示的阈值电压变化,并且输入偏移电压根据特性变化而改变,则电压也总是处于反相器3的放大区域的中心附近。
例如在日本未核专利申请公开No.2001-211393、2003-017959和60-254904中讲述了现有电压放大器。
不过,本发明也认为上述现有电压放大器需要用于调整输入偏移电压的箝位电路6和箝位控制信号CLP,这导致该器件的驱动电路更为复杂。
此外,由于现有电压放大器使用了箝位电路6,因此需要有用于对信号输入端11进行AC耦合或DC削波的箝位电容器C1,以及反相器2的输入端的节点N5。从而诸如电容器C1的电容和线电阻等寄生阻抗增加,结果导致图6的电压放大器的输入电容更高。在具有图6的电路的电压放大器中,由于在诸如源极跟随器等箝位电路的前级中电路处于充电和放电的时间常数增加,因此整个电压放大器的速度(所使用的频段)降低。
此外,箝位电容器中的DC削波引起节点N5处的输入信号Vin的幅度或增益下降。这是因为电压信号被诸如节点N2的线电容、晶体管M4的栅极电容、栅极-漏极电容、栅极-源极电容、晶体管M15的漏极或源极中的扩散层电容和扩散层-栅极电容等电容器C1和节点N5的寄生电容所分配。特别是在电压放大器中,这样会妨碍高增益和高速操作的实现。
发明内容
根据本发明的一个方面,提出了用于放大输入信号的信号放大器,它包括非反向放大器,用于接收输入信号;偏置电压生成器,用于生成通过与输入信号不同的路径输入到非反向放大器的偏置电压,并且调整非反向放大器的输出偏移电压;以及反向放大器,串联连接于非反向放大器的随后级中,并且具有可以补偿因制造参数引起的偏置电压生成器的特性变化的特性。该信号放大器可以通过偏置电压生成器来调整非反向放大器的偏移电压。因此消除了对箝位电容器的需要,从而减小了电容对运行速度的影响,并且实现了高速操作。此外,由于设置非反向放大器的特性从而补偿了偏置电压生成器的特性变化,因此尽管制造有变化,仍能够稳定操作。
根据本发明的另一方面,提出了一种信号放大器,包括:源极跟随器电路,其包括根据输入信号来输出放大信号的第一驱动晶体管和作为负载的负载晶体管;反相器电路,与源极跟随器电路串联连接,该反相器电路包括根据输入信号来输出放大的信号的第二驱动晶体管;以及偏置电路,用于生成用于确定源极跟随器电路的偏移电压的偏置电压,该偏置电路包括垂直连接的第一和第二电压分配晶体管,并且将偏置电压从第一和第二电压分配晶体管的中间节点输出给负载晶体管,其中第二驱动晶体管和第一电压分配晶体管基本上具有相同的特性。该信号放大器可以通过偏置电路来调整源极跟随器的偏移电压。消除了对箝位电容器的需求,从而减小了电容对于操作速度的影响,实现了高速操作。此外,由于反相器的驱动晶体管和偏置电路的电压分配晶体管基本上具有相同特性,因此尽管制造有变化,仍能够稳定操作。
根据本发明的又一方面,提出了一种信号放大器,包括:源极跟随器,用于接收输入信号;反相器,用于接收源极跟随器的输出信号;以及推挽电路,用于接收源极跟随器的输出信号和反相器的输出信号。该信号放大器可以通过推挽电路,根据源极跟随器的输出信号以适当增益来放大反相器的输出信号。尽管信号放大器具有特性相同的晶体管,也可以增加增益,从而有效地实现了高速操作。
本发明提出了尽管在制造有变化的情况下也能够实现高速度、高频段操作、高增益和稳定操作的电压放大器。
附图说明
下面结合附图来更为详细地讲述本发明的上述和其他目的、优点和特征,其中:
图1为电路图,示出了本发明的电压放大器的结构;
图2示出了本发明的源极跟随器的输入和输出特性;
图3示出了在本发明的电压放大器中使用的多个放大器的输入和输出特性;
图4为电路图,示出了本发明的电压放大器的结构;
图5示出了在本发明的电压放大器中使用的多个放大器的输入和输出特性;
图6为电路图,示出了现有电压放大器的结构;
图7是示出了反相器的输入和输出特性的图;以及
图8是示出了在现有电压放大器中使用的多个放大器的输入和输出特性的图。
具体实施方式
下面参照解释性实施例来讲述本发明。本领域技术人员知道,在本发明讲义的启发下还可以实现许多可选的实施例,并且本发明并不限于用于解释目的的实施例。
第一实施例
参照图1,下面来讲述根据本发明第一实施例的电压放大器(信号放大器)的结构。在图1中,与图6相同的标号表示相同或类似元件。电压放大器包括源极跟随器(非反向放大器)1,反相器2和反相器3,它们串联连接在信号输入端11和信号输出端12之间;以及电压分配器4,用于将栅极电压(偏置电压)提供给源极跟随器1的负载晶体管。为每一个器件提供了电源电压VDD。
反相器3与图6中的结构相同。下面来讲述源极跟随器1、反相器2和电压分配器4。源极跟随器1具有晶体管M1和M2,分别用作驱动晶体管和负载晶体管。晶体管M1具有连接到电源VDD的漏极,连接到信号输入端11的栅极,以及连接到作为源极跟随器1的输出端的节点N1的源极。晶体管M2具有连接到节点N1的漏极,连接到作为电压分配器4的输出端的节点N3的栅极,以及连接到地电压GND的源极。反相器2与图6中的相同,除了其输入端为节点N1以外。
如后所述,电压分配器4为偏置电压生成器,它生成用于调整源极跟随器1的输出偏移电压的偏置电压,如后面所述。电压分配器4将电压提供给源极跟随器1的负载晶体管的栅极。电压分配器4使用三个晶体管M7、M8和M9来作为电压分配晶体管。晶体管M7具有连接到电源VDD的漏极和栅极,以及连接到作为电压分配器4的输出端(电压分配端)的N3的源极。晶体管M8和M9每个都具有连接到节点N3的漏极,连接到电源VDD的栅极,以及连接到地电压GND的源极。
在图1的功率放大器中,源极跟随器1的晶体管M1和M2、反相器2的晶体管M3和M4、反相器3的晶体管M5、以及电压分配器4的晶体管M7和M8具有相同的阈值电压Vt1。反相器3的驱动晶体管M6和电压分配器4的晶体管M9具有相同的阈值电压Vt2。这两个阈值电压满足:Vt1<Vt2。因此,驱动晶体管M6和晶体管M9具有相同的特性。设定反相器3(驱动晶体管M6)的特性,以补偿因制造参数而引起的电压分配器4(晶体管M9)的特性变化。
上述晶体管的阈值电压组合只是一个例子,最优组合取决于增益和电源电压等。优选情况下,用于在半导体器件上制造具有诸如Vt1和Vt2的不同阈值电压的多种晶体管的方法是当将离子注入到衬底的部分上以成为晶体管的沟道时,改变离子注入条件,或者通过诸如栅极氧化膜的形成时间等制造参数来改变阈值电压。不需要通过诸如栅极长度和栅极宽度等布局尺寸参数来改变阈值电压。
尽管当从电压分配端节点N3来看时,电压分配器4只是在GND侧具有带有不同的阈值电压的两种晶体管,但是根据阈值电压的变化方向或程度,电压分配器4可以具有其他结构。例如,电压分配器4在GND侧具有一种晶体管,并且在VDD侧具有带有不同阈值电压的两种晶体管。此外,还可以是在GND侧具有阈值电压为Vt2的一种晶体管,以及在VDD侧具有阈值电压为Vt1的一种晶体管。此外,还可以是在VDD侧和GND侧具有不同阈值电压的两种晶体管;此外,可以对它们进行分配。另外,尽管当从电压分配端节点N3来看时在电压分配器4的GND侧的两个晶体管的栅极连接到电源VDD,但是它们也可以连接到另外一个给定的电压或连接到电压分配器的输出端。
下面来讲述图1所示电压放大器的放大操作。来自信号输入端11的输入信号Vin被输入到源极跟随器1。源极跟随器1被用作为输出缓存或电平移动器。在保持输入信号Vin非反相的同时,源极跟随器1将输出电压V1输出到节点N1,它是下一级中的反相器2的输入端。随后级中的反相器2和3与有关技术中的反相器具有相同的结构。它们通过如图8所示的放大操作放大信号,并且从信号输出端12输出输出信号Vout。
由于该实例没有箝位电路,因此输入信号Vin的输入偏移电压VCin被原样输入到电压放大器。因此不可能通过箝位电压调整偏移以便在反相器3的放大区域中合适的输入信号。因此,在该实施例中,源极跟随器1的负载晶体管M2的栅极电压根据晶体管的制造条件而变化,从而调整反相器3的偏移电压,以便能够在放大区域进行操作。
下面来讲述该实施例的偏移调整原理。电压分配器4为源极跟随器1的负载晶体管M2的栅极提供电压,从而调整源极跟随器1的DC偏移电平。当从电压分配端的节点N3看时,电压分配器4在地电压GND侧具有两种晶体管,它们具有两个不同的阈值电压,晶体管M8的阈值电压为Vt1,并且晶体管M9的阈值电压为Vt2,而在电源VDD侧只有一个晶体管M7,其阈值电压为Vt1。
上述结构中只有晶体管M9的阈值电压Vt2由于制造变化而变化,其中上述结构具有从电压分配端节点N3来看时仅在GND侧具有阈值电压为Vt2的晶体管M9,则当阈值电压Vt2变高时,只有GND侧的电压分配电阻下降;因此,节点N3的分配电压V3变高。
参考图2来讲述当位于节点N3的电压发生变化时源极跟随器1的特性变化。图2示出了源极跟随器1的输入和输出电压特性。在图2中,横轴表示输入电压,并且纵轴表示输出电压。实线201和虚线202示出了当分配电压V3分别为低或高的情况。如果输入到源极跟随器1的偏移电压VCin为常数,由于较高的分配电压V3引起多的电流流入源极跟随器1的负载晶体管,因此源极跟随器1的输出电压V1就成为偏移电压VC1L,它低于当分配电压V3为低时的偏移电压VC1H。因此,如果晶体管M9的特性随着制造变化等变化,则分配电压改变,并且源极跟随器1的放大区域也相应地改变。
下面参考图3,来讲述当源极跟随器1、反相器2和3串联连接时其中阈值电压为Vt2的晶体管因制造变化等相对于阈值电压为Vt1的晶体管而变化时的偏移变化。作为偏移变化的例子,讲述了当阈值电压Vt2为正常以及高于正常的情况。图3的图的第四个象限示出了源极跟随器1的输入和输出特性,第一象限示出了反相器2的输入和输出特性,并且第二象限示出了反相器3的输出和输出特性。在图3中,实线301示出了当阈值电压Vt2为正常时的特性,并且虚线302示出了当阈值电压Vt2因制造变化而高于正常时的特性。
图3的图的第四个象限中的特性与图2中的一样。如果Vt2为正常,则输出偏移电压为VC1H,如实线301a所示,并且如果Vt2高于正常,则输出偏移电压为VC1L,如虚线302a所示。由于反相器2只有阈值电压为Vt1的晶体管,因此在第一象限的反相器2中没有发生特性变化。因此,在反相器2中,如果输入偏移电压为VC1H,则输出偏移电压为VC2L;另一方面,如果输入偏移电压为VC1L,则输出偏移电压为VD2H。偏移电压VC1H和VC1L被反相,并且在反相器2的输出被放大。因此,如果Vt2为正常时,反相器2输出VC2L,并且如果Vt2高于正常时,反相器2输出VC2H。在反相器3中,如果Vt2为正常,则VC2L被放大,如实线301b所示,以生成输出偏移电压VCout;如果Vt2高于正常,则VC2H被放大,如虚线302b所示,以生成与当Vt2为正常时一样的输出偏移电压VCout。
不过,由于制造变化所导致Vt变化而引起的反相器3的输出偏移电压的变化程度根据反相器2和3的增益而变化。在设计中改变反相器的增益,需要改变源极跟随器1中的输出偏移的差,即VC1H与VC1L之间的差。由于源极跟随器1的输出被随后级中的反相器所放大,因此如果反相器的增益高,则需要减小VC1H与VC1L之间的差,如果反相器增益低,则需要增加该差。因此有必要改变电压分配器4的分配输出电压V3的变化相对于Vt2的变化的程度。因此能够改变图2中的输出偏移的差。
该实施例放置了从电压分配器4的电压分配节点N3来看在GND侧具有不同阈值电压Vt1和Vt2的晶体管M8和M9。因此有可能改变晶体管M8和M9的导通电阻比(gm比),以便通过调整晶体管的栅极长度和栅极宽度等,在Vt2变化的同时来改变分配电压V3的电压变化比。这样能够调整VC1H与VC1L之间的差,从而即使反相器的增益发生改变,也能够使反相器3的输出偏移总保持稳定。
由于源极跟随器位于反相器的前级,因此能够在不包括现有技术中所需要的箝位电容器和箝位电路的情况下来配置电压放大器。这消除了箝位电容器和箝位电路的寄生电容,从而大大减小了输入电容。这减小了在其输出端为图1的信号输入端11的诸如源极跟随器的箝位的前级中的电路的输出负载电容,因此增加了在箝位的前级中的电路的速度。从而能够从总体上增加诸如CCD等电压放大器的速度。进而,该结构消除了对箝位控制信号的需要,因此简化了驱动电路。
另外,由于没有使用箝位电容器和箝位电路并且因此不需要进行DC削波,因此能够避免因来自寄生电容的电压分配而导致的增益下降,从而基本上增加了电压放大器的增益。此外,由于源极跟随器1的负载晶体管的栅极电压随着制造变化而变化,因此信号总是处于反相器的放大区域中,从而不论制造如何变化,都能够获得稳定的输出信号。
第二实施例
下面参考图4来讲述根据本发明第二实施例的电压放大器的结构。在图4中,与图1和图6中相同的标号表示相同或类似元件。电压放大器包括源极跟随器1、反相器2、非反向放大器5和反向放大器3,它们串联连接在信号输入端11和信号输出端12之间;电平移动器7,其连接在源极跟随器1的输出端和非反向放大器5的负载晶体管的栅极之间;以及电压分配器4,其为源极跟随器1的负载晶体管的栅极提供电压。为每一个器件提供电源VDD。
源极跟随器1、反相器2和电压分配器4具有与图1中相同的结构。下面来讲述非反向放大器5、电平移动器7和反向放大器3。非反向放大器5的结构与源极跟随器1相同,它具有晶体管M10和M11,分别作为源极跟随器的驱动晶体管和负载晶体管。晶体管M10具有连接到电源VDD的漏极,连接到作为反相器2的输出端的节点N2的栅极,以及连接到作为非反向放大器5的输出端的节点N4的源极。晶体管M11具有连接到节点N4的漏极,连接到作为电平移动器7的输出端的节点N7的栅极,以及连接到地电压GND的源极。
电平移动器7是非反相输出缓存器,例如包括源极跟随器等,尽管它可以具有任何结构。电平移动器7的输入端连接到作为源极跟随器1的输出端的节点N1,并且电平移动器7的输出端是节点N7。反相器3的结构与图1中相同,除了其输入端连接到作为非反向放大器5的输出端的节点N4之外。
尽管该实施例使用了在通常情况下是包括有源极跟随器等的非反相缓存器的电平移动器7,但是它并不限于这些,只要来自源极跟随器1的输出信号被保持非反相地输入给非反向放大器5的晶体管M11的栅极。因此可以去除电平移动器7,这取决于非反向放大器5的输入和输出操作区域。因此,节点N1可以被直接连接到晶体管M11的栅极。但是,优选情况下使用电平移动器作为用于防止速度降低的缓存器和用于匹配非反向放大器5的输入和输出操作区域的电平移动器。在图4的电路中,包括组成电平移动器7的晶体管在内的所有晶体管都具有相同的阈值电压。不过,可以根据需要使用具有不同阈值电压的多种晶体管。
该实施例将非反向放大器5放置在图1中直接串联连接的反相器2和3之间,并且通过电平移动器7将源极跟随器1的输出输入到非反向放大器5的晶体管M11的栅极。通常,在负载晶体管接受DC电压的情况下,由于源极跟随器的电压增益一般约为0.7~0.9,因此只使用非反向放大器5来做为源极跟随器会引起电压放大器增益的整体下降。为了避免这样,该实施例在通过反相器2对源极跟随器1的输出信号进行反相之前,通过电平移动器7将该信号输入到负载晶体管M11,从而驱动作为推挽放大器的非反向放大器5的源极跟随器。这将非反向放大器5的电压增益增加到大约1~1.5,从而防止因源极跟随器而引起的增益下降,甚至能够使增益增加。结果,该电压放大器比图1的电压放大器具有更高的增益。如果增益可以为较低,则可以去掉电平移动器7,并且电压放大器可以只具有源极跟随器。
此外,为了调节如图3和图8所示的放大区域,图1和图6的放大器将反相器3的驱动晶体管M6的阈值电压设置的比反相器2的晶体管的阈值电压高,因此需要具有不同阈值电压的两种晶体管。另一方面,通过将非反向放大器5加在反相器2和3之间,该实施例消除了使用具有不同阈值电压的多种晶体管的需要。因此可以用具有相同阈值电压晶体管构成电压放大器。电压放大器可以包括具有不同阈值电压的晶体管。
下面参考图5来讲述源极跟随器1的随后级中的电路输入和输出特性。在图5中,第一、第二和第三象限分别示出了反相器2、非反向放大器5和反相器3的输入和输出特性。在第一象限中,输入了源极跟随器1的输出信号(偏移电压VC1),使得其是反相器3的放大区域的中心。该信号被反相器2反相和放大,并且输出电压V2(输出偏移电压VC2)被传输到非反向放大器5。
如果没有放置非反向放大器5,并且没有将反相器3的驱动晶体管M6的阈值电压设置为高,则反相器3的输入电压V4等于V2(V4=V2),并且反相器3的输出信号Vout(偏移电压VCout2)在放大区域之外具有变形的波形,如图5的长短交替点划线501所示。另一方面,在反相器2和3之间放置非反向放大器5的情况如下所述。非反向放大器5能够通过增加如图2所示的负载晶体管M11的栅极电压来减少输出偏移电压VC4;因此,通过使非反向放大器5的输出信号V4位于反相器3的放大区域内这种方式,可以调整电平移动器7的输出偏移电压VC7。这样就可以将由实线502所示的反相器3的输出Vout进行无失真的正确反相和放大,并且输出偏移电压为VCout。
由于该实施例能够通过使用非反向放大器5来对放大区域进行调节,因此不需要使用具有不同阈值电压的晶体管。这就消除了诸如离子注入等额外半导体制造步骤以便制造出具有不同特性晶体管的需要,从而减化了制造工艺。因此,能够提高制造效率和减少制造成本。此外,由于该实施例消除了因不同晶体管类型引起的阈值电压等方面的制造变化,因此能够增加产量,并且易于设计。而且,该实施例能够通过驱动作为推挽放大器的非反向放大器5来增加增益。如果通过施加足够的电压使非反向放大器5还起缓存器的作用以便抑制在前级中的反相器2的速度下降,那么该实施例还能够增加电压放大器的速度。
其他实施例
尽管上述实施例讲述了其中反相器3的驱动晶体管M6和电压分配器4的晶体管M9具有相同阈值电压的情况,但是本发明并不限于这些。反相器2的驱动晶体管M4和电压分配器4的晶体管M7可以具有相同的阈值电压。
尽管在上述实施例中放置了两个反相器,但是也可以放置一个或任意个反相器。不过,如果反相器是一个时,经过反相的信号被输出。
尽管在上述实施例中,在电压放大器中的晶体管是NMOS晶体管,但是它们也可以是增强型或耗尽型(depression)PMOS晶体管。如果使用的是PMOS晶体管,则电源VDD和接地GND相反。
如前所述,本发明增加了在诸如CCD等固态成像设备中所包括的电压信号放大器的速度和流明灵敏度(信号增益),从而减少了成像时间。电压增益增加能够进行微小信号的处理。进而,由于尽管制造变化,电路结构都是稳定的,因此可以稳定地驱动和制造具有上述效果的半导体器件。此外,由于这减少了诸如离子注入等半导体工艺,因此可以减少制造成本。
很明显,本发明并不限于上述实施例,而是可以不偏离本发明的范围和精神地对其进行修改和变化。
Claims (17)
1.一种用于放大输入信号的信号放大器,包括:
非反向放大器,用于接收输入信号;
偏置电压生成器,用于生成通过与输入信号不同的路径输入到非反向放大器的偏置电压,并且调整非反向放大器的输出偏移电压;以及
反向放大器,串联连接于非反向放大器的随后级中,并且具有可以补偿因制造参数引起的偏置电压生成器的特性变化的特性。
2.如权利要求1所述的信号放大器,其中
非反向放大器包括第一驱动晶体管,根据输入信号来输出放大的信号,以及偏移电压调整器,用于调整非反向放大器的输出偏移电压,
输入信号被输入到第一驱动晶体管的控制端,并且
由偏置电压生成器生成的偏置电压被输入到偏移电压调整器。
3.如权利要求2所述的信号放大器,其中偏置电压生成器包括多个晶体管,其中包括有电压分配器,用于通过分配输入电压来生成偏置电压,并且
因制造参数而引起的特性变化是偏置电压生成器的多个晶体管的第一晶体管的特性变化。
4.如权利要求3所述的信号放大器,其中因制造参数而引起的特性变化是在基于第一晶体管的特性的非反向放大器的放大区域中的变化。
5.如权利要求3所述的信号放大器,其中
反向放大器包括第二驱动晶体管,用于根据输入信号来输出放大的信号,并且
第一晶体管和第二驱动晶体管基本上具有相同的特性。
6.如权利要求5所述的信号放大器,其中第一晶体管和第二驱动晶体管具有高于其他晶体管的阈值电压。
7.一种信号放大器,包括:
源极跟随器电路,它包括用于根据输入信号来输出放大的信号的第一驱动晶体管和作为负载的负载晶体管;
反相器电路,与源极跟随器电路串联连接,该反相器电路包括第二驱动晶体管,用于根据输入信号来输出放大的信号;以及
偏置电路,用于生成偏置电压,用于确定源极跟随器电路的偏移电压,该偏置电路包括垂直连接的第一和第二电压分配晶体管,并且将来自第一和第二电压分配晶体管的中间节点的偏置电压输出到负载晶体管,
其中第二驱动晶体管和第一电压分配晶体管基本上具有相同的特性。
8.如权利要求7所述的信号放大器,其中
第一电压分配晶体管具有高于第二电压分配晶体管的阈值电压;并且
第二驱动晶体管和第一电压分配晶体管基本具有相同的阈值电压。
9.如权利要求7所述的信号放大器,其中
第一驱动晶体管具有连接到第一电势的漏极,连接到输入节点的栅极,和连接到输出节点的源极,并且
负载晶体管具有连接到输出节点的漏极,接收由偏置电路生成的偏置电压的栅极,和连接到第二电势的源极。
10.如权利要求7所述的信号放大器,其中
反相器电路进一步包括作为负载的负载晶体管,并且
第二驱动晶体管具有高于反相器电路的负载晶体管的阈值电压。
11.如权利要求10所述的信号放大器,其中第一驱动晶体管、源极跟随器电路的负载晶体管、反相器电路的负载晶体管和第二电压分配晶体管具有相同的阈值电压。
12.如权利要求7所述的信号放大器,进一步包括推挽电路,用于接收反相器电路的输出信号和源极跟随器电路的输出信号。
13.如权利要求12所述的信号放大器,其中推挽电路包括非反向放大器电路,用于放大反相器电路的输出信号,其使用源极跟随器电路的输出信号来作为偏置电压。
14.如权利要求13所述的信号放大器,进一步包括电平移动器电路,用于调节源极跟随器电路的输出信号的电平,并且将经过电平移动的信号作为偏置电压输出到非反向放大器电路。
15.一种信号放大器,包括:
源极跟随器,用于接收输入信号;
反相器,用于接收源极跟随器的输出信号;以及
推挽电路,用于接收源极跟随器的输出信号和反相器的输出信号。
16.如权利要求15所述的信号放大器,进一步包括电平移动器,用于接收源极跟随器的输出信号,其中源极跟随器的输出信号经由电平移动器被输入到推挽电路。
17.如权利要求15所述的信号放大器,其中
推挽电路具有垂直连接的第一和第二晶体管,
反相器的输出信号被输入到第一晶体管,并且
源极跟随器的输出信号被输入到第二晶体管。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135413 | 2004-04-30 | ||
JP2004135413A JP4571431B2 (ja) | 2004-04-30 | 2004-04-30 | 信号増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1694351A true CN1694351A (zh) | 2005-11-09 |
CN100517957C CN100517957C (zh) | 2009-07-22 |
Family
ID=35186445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100689513A Expired - Fee Related CN100517957C (zh) | 2004-04-30 | 2005-04-28 | 信号放大器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7403037B2 (zh) |
JP (1) | JP4571431B2 (zh) |
CN (1) | CN100517957C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107196612A (zh) * | 2017-05-22 | 2017-09-22 | 电子科技大学 | 一种具有高增益特性的推挽放大器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4524652B2 (ja) * | 2005-07-06 | 2010-08-18 | ソニー株式会社 | Ad変換装置並びに半導体装置 |
JP5121587B2 (ja) * | 2008-06-06 | 2013-01-16 | 旭化成エレクトロニクス株式会社 | 基準電圧回路 |
KR101711236B1 (ko) | 2009-10-09 | 2017-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5185304B2 (ja) * | 2010-02-10 | 2013-04-17 | 株式会社東芝 | 半導体集積回路 |
CN109861684B (zh) * | 2019-01-25 | 2023-06-27 | 广州全盛威信息技术有限公司 | 跨电位的电平移位电路 |
US10840907B1 (en) | 2019-11-19 | 2020-11-17 | Honeywell International Inc. | Source-coupled logic with reference controlled inputs |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254904A (ja) | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | Mosアナログアンプ回路 |
JPS6269710A (ja) * | 1985-09-21 | 1987-03-31 | Sony Corp | 化合物半導体プツシユプルアンプ |
JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
JP2896177B2 (ja) * | 1989-12-12 | 1999-05-31 | 東芝マイクロエレクトロニクス株式会社 | 直流増幅回路のバイアス回路 |
US5751167A (en) * | 1993-08-16 | 1998-05-12 | Nec Corporation | CMOS output buffer circuit which converts CMOS logic signals to ECL logic signals and which discharges parasitic load capacitances |
US5587674A (en) * | 1994-12-30 | 1996-12-24 | Sgs-Thomson Microelectronics, Inc. | Comparator with built-in hysteresis |
JP2773692B2 (ja) * | 1995-07-28 | 1998-07-09 | 日本電気株式会社 | 入力バッファ回路 |
GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
JP3595483B2 (ja) | 2000-01-27 | 2004-12-02 | Necエレクトロニクス株式会社 | 電荷検出信号処理回路 |
JP2003017959A (ja) | 2001-07-05 | 2003-01-17 | Nec Corp | 電圧増幅回路 |
-
2004
- 2004-04-30 JP JP2004135413A patent/JP4571431B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-28 CN CNB2005100689513A patent/CN100517957C/zh not_active Expired - Fee Related
- 2005-04-29 US US11/117,338 patent/US7403037B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107196612A (zh) * | 2017-05-22 | 2017-09-22 | 电子科技大学 | 一种具有高增益特性的推挽放大器 |
CN107196612B (zh) * | 2017-05-22 | 2019-07-02 | 电子科技大学 | 一种具有高增益特性的推挽放大器 |
Also Published As
Publication number | Publication date |
---|---|
JP4571431B2 (ja) | 2010-10-27 |
US7403037B2 (en) | 2008-07-22 |
US20050242839A1 (en) | 2005-11-03 |
CN100517957C (zh) | 2009-07-22 |
JP2005318376A (ja) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1694351A (zh) | 信号放大器 | |
CN1165427A (zh) | 运算放大电路 | |
US20080100342A1 (en) | Circuit arrangement comprising a level shifter and method | |
CN1841933A (zh) | 电压电平变换电路及半导体集成电路装置 | |
US20110285481A1 (en) | Linearization systems and methods for variable attenuators | |
CN1848671A (zh) | 可变增益差分放大器 | |
CN1897465A (zh) | 具有降低的沟道电导变化的采样和保持电路及其操作方法 | |
CN1543069A (zh) | 开关器件 | |
US20200312264A1 (en) | Semiconductor device and data driver | |
WO2011027508A1 (ja) | 固体撮像装置 | |
CN1266838C (zh) | 低电源电压下亦可产生稳定恒流的半导体集成电路器件 | |
US7965127B2 (en) | Drive circuit for a power switch component | |
CN1933333A (zh) | 动态输入的建立/保持时间改良机制 | |
JP2014030257A (ja) | 電流共有増幅器を用いた信号増幅 | |
CN101651447A (zh) | 放大电路 | |
US20150280664A1 (en) | Operational amplifier circuit and method for enhancing driving capacity thereof | |
US20100289936A1 (en) | Buffer circuit, image sensor chip comprising the same, and image pickup device | |
US9543905B2 (en) | Amplifier circuit | |
US20060022708A1 (en) | Semiconductor device and camera using same | |
CN1813400A (zh) | 用于接收器均衡的装置、放大器、系统和方法 | |
US8188769B2 (en) | Method and apparatus for propagation delay and EMI control | |
JPH11205693A (ja) | 固体撮像装置 | |
EP4148992A1 (en) | Amplifier output stage with dc-shifting circuit for high-speed supply modulator | |
JP2011061262A (ja) | 半導体集積回路装置 | |
JP7306218B2 (ja) | 利得可変差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: RENESAS ELECTRONICS CO., LTD. Free format text: FORMER NAME: NEC CORP. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: NEC Corp. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 Termination date: 20140428 |