CN1691201A

CN1691201A - 磁性随机存取记忆体的写入线路及其制造方法

Info

Publication number: CN1691201A
Application number: CNA2005100664130A
Authority: CN
Inventors: 林文钦; 邓端理; 赖理学; 王昭雄
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2004-04-20
Filing date: 2005-04-20
Publication date: 2005-11-02
Anticipated expiration: 2025-04-20
Also published as: JP2005311368A; TW200537680A; US7105879B2; TWI267977B; US20060278908A1; US20050234659A1; CN100454433C

Abstract

本发明是有关于一种磁性随机存取记忆体的写入线路及其制造方法，其中该磁性随机存取记忆体主要包括磁性穿隧式接面、第一写入线路以及正交于第一写入线路的第二写入线路，且第一写入线路与第二写入线路其中至少一者的宽度小于磁性穿隧式接面的宽度。本发明的写入线路的宽度小于MTJ晶胞质或是守护层，以增加MRAM记忆体阵列的磁场。此外，该方法还可减少因写入线路的不平坦CMP表的宽度，可以有效缩小MRAM记忆体所使用的面积。并且使用环绕的磁性材面而导致元件缺陷的可能性。

Description

磁性随机存取记忆体的写入线路及其制造方法

技术领域

本发明涉及一种非挥发性记忆体(即存储介质，以下均称为记忆体)，特别是涉及一种磁性随机存取记忆体以及它的写入线路及其制造方法。

背景技术

磁性随机存取记忆体(Magnetic Random Access Memory，MRAM)是为一种具有可快速程式化及高密度的非挥发性记忆体。MRAM包括复数个记忆体晶胞或是记忆体晶胞阵列，以及复数条字元与位元交叉线路。习知的磁性记忆体晶胞包括磁性穿隧式接面(Magnetic Tunnel Junction，MTJ)、隔离晶体管以及字元与位元的交叉线路，其中隔离晶体管通常是N型场效晶体管(FET)，且以互连的晶胞分别将隔离晶体管连接至磁性穿隧式接面、位元线以及产生部分磁场以程式化MRAM晶胞的字元线。

MTJ晶胞主要包括一非磁性导体，形成下方电性接点、栓式磁性层、位于栓式磁性层上的穿隧阻障层、位于穿隧阻障层上的自由磁性层(FreeMagnetic Layer)，且该自由磁性层上具有一上方接点。

栓式磁性层具有永远指向相同方向的磁向量，自由磁性层的磁向量没有固定，但受限于该层的物理尺寸而会指向两种方向其中之一。MTJ晶胞是用以在一电路中连接之，使得电流垂直地经由MTJ晶胞从其中一层流向另一层。MTJ晶胞可电性对应一电阻，且其电阻值的大小是依据磁向量的方向而定。熟习此项技术者应知，当该等磁向量指向相反的方向时，MTJ晶胞的电阻值较高，而当该等磁向量指向相同的方向时，MTJ晶胞的电阻值较低。

基本上，位元线与MTJ晶胞阵列的各行有关，而字元线与MTJ晶胞阵列的各列有关。位元线与字元线用于对阵列中个别的晶胞定址，以进行读取、程式化或将资讯储存在阵列中。藉由施加一预定的电流于选定的晶胞的位元线及字元线上，以对选定的晶胞进行程式化。在实施例中，由写入电流(Written Current)所引起的磁场是用于改变资料层(或是自由磁性层)的方向。因此当施加写入电流之后，资料将立即被写入。

理论上，在低电阻值(平行向量)的状态下，电阻值应该尽可能减小，而且在高电阻值(反平行向量)的状态下，电阻值应该尽可能加大，使得其变化可以很容易地在相关电子电路中被侦测到。

习知技术中也需要一种改良的高密度MRAM元件。

由此可见，上述现有的磁性随机存取记忆体在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决磁性随机存取记忆体存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。

有鉴于上述现有的磁性随机存取记忆体存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的磁性随机存取记忆体的写入线路及其制造方法，能够改进一般现有的磁性随机存取记忆体，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的磁性随机存取记忆体存在的缺陷，而提供一种新型结构的磁性随机存取记忆体的写入线路及其制造方法，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的磁性随机存取记忆体，其至少包括一磁性穿隧式接面；一第一写入线路；以及一第二写入线路，该第二写入线路是正交于该第一写入线路，且该第一写入线路与该第二写入线路其中至少一者的宽度是小于该磁性穿隧式接面的宽度。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的磁性随机存取记忆体，其中所述的第一写入线路与第二写入线路的宽度是均小于磁性穿隧式接面的宽度。

前述的磁性随机存取记忆体，其中所述的第一写入线路与第二写入线路其中至少一者的宽度是大于磁性穿隧式接面的宽度的一半。

前述的磁性随机存取记忆体，其中所述的大于该磁性穿隧式接面一半宽度的该写入线路的宽度是小于该磁性穿隧式接面的宽度。

前述的磁性随机存取记忆体，其中所述的写入线路更结合一遮蔽层，该遮蔽层包括一铁磁性覆盖层及一抗铁磁性材质层。

前述的磁性随机存取记忆体，其中所述的遮蔽层更包括锰。

前述的磁性随机存取记忆体，其中所述的第一与第二写入线路其中至少一者是经由具有一平坦接触表面的缓冲层连接至该磁性穿隧式接面。

前述的磁性随机存取记忆体，其中所述的缓冲层与磁性穿隧式接面间的接触表面是以一化学机械研磨制程形成。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的形成磁性随机存取记忆体中的写入线路的方法，其至少包括以下步骤：于一基材中形成一沟渠；以一导电填充材质填充该沟渠；形成一导电缓冲层于该导电填充材质上；以及形成与该导电缓冲层接触的一磁性穿隧式接面。

前述形成磁性随机存取记忆体中的写入线路的方法，其中所述的基材的材质是为一介电材质。

前述形成磁性随机存取记忆体中的写入线路的方法，其中所述的形成该导电缓冲层的步骤至少包括以化学机械研磨法来形成一平坦接触表面，用以接触该磁性穿隧式接面。

前述形成磁性随机存取记忆体中的写入线路的方法，其更包括形成环绕该导电填充材质的一磁性层。

前述形成磁性随机存取记忆体中的写入线路的方法，其更包括在该导电填充材质与该磁性层之间形成一粘着层。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种磁性随机存取记忆体，其至少包括：一磁性穿隧式接面；一第一写入线路；以及一第二写入线路，该第二写入线路是正交于该第一写入线路，其中该第一写入线路以及该第二写入线路均窄于该磁性穿隧式接面。

前述的磁性随机存取记忆体，其中所述的写入线路结合一遮蔽层，用以在导入电流时提高磁通效率。

前述的磁性随机存取记忆体，其中所述的遮蔽层的材质是为锰。

前述的磁性随机存取记忆体，其中所述的缓冲层与该磁性穿隧式接面间的该接触表面是以一化学机械研磨制程形成。

借由上述技术方案，本发明磁性随机存取记忆体的写入线路及其制造方法至少具有下列优点：本发明的写入线路的宽度小于MTJ晶胞的宽度，可以有效缩小MRAM记忆体所使用的面积。并且使用环绕的磁性材质或是守护层，以增加MRAM记忆体阵列的磁场。此外，此改良的制造方法可减少因写入线路的不平坦CMP表面而导致元件缺陷的可能性。

综上所述，本发明特殊的磁性随机存取记忆体的写入线路及其制造方法，具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的磁性随机存取记忆体具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A-1B是绘示习知MRAM晶胞结构的俯视图及侧视图。

图2A-2B是绘示本发明的一实施例的MRAM晶胞结构的俯视图及侧视图。

图3是绘示依据本发明的一实施例的MRAM晶胞的第一改良结构设计。

图4是绘示习知技术中在写入线路的上方形成磁性穿隧接面的结构。

图5A-5D是绘示依据本发明的一实施例的MRAM晶胞的第二改良结构设计。

102、104 写入线路 106 磁性穿隧接面

108 连晶胞 110 场效晶体管

202、204 写入线路 208 互连晶胞

300 剖面结构 302 导电材质

304 遮蔽层 306 磁场

400 剖面结构 402 氧化物

404 导体 406 MTJ晶胞

502 沟渠 504 基材

506 填充材质 508 材质层

510 薄膜 512 MTJ晶胞

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的磁性随机存取记忆体的写入线路及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

请参阅图1A-1B所示，其分别绘示习知MRAM晶胞结构的俯视图及侧视图。写入线路102位于另一写入线路104的上方，此写入线路104是藉由一磁性穿隧接面(MTJ)晶胞106与写入线路102分离且相成正交。磁性穿隧接面106进一步透过一互连晶胞108连接至N型场效晶体管(FET)110。在此实施例中，由于是以均匀的磁场来写入MTJ晶胞106，因此写入线路102以及104的宽度如图所示是大于MTJ晶胞106的宽度，使得在进行写入操作时可确保磁场电流适当地转换。

然而，由于写入线路的宽度与晶胞的密度成反比，且与写入电流的大小成正比，MRAM设计因此变得非常昂贵。此外，减少写入电流密度也会导致磁通效率变差，因而更降低MRAM的效能。

接着请参阅图2A-2B所示，其绘示本发明的一实施例的MRAM晶胞结构的俯视图及侧视图。写入线路202位于另一写入线路204的上方，写入线路204是藉由一磁性穿隧接面(MTJ)晶胞106与写入线路202分离且互成正交。磁性穿隧接面106进一步透过一互连晶胞206连接至N型场效晶体管(FET)208。在此实施例中，写入线路(202、204)的宽度是均小于MTJ晶胞106的宽度。应注意的是，不论MTJ是矩形或正方形结构，此处所指的宽度是指任意一边的长度而言。相较于习知的MRAM晶胞，本发明的实施例中，只要至少一写入线路的宽度小于MTJ晶胞的一边，即可提高晶胞的密度，并且可减小特定写入线路的电流。而且当施加不均匀的磁场时，亦不会增加MRAM晶胞的切换临界电流。写入线路可能被设计与当时技术的最小设计规范(minimum design rule)一样狭窄。然而当线路的宽度过小时，将产生非均匀的磁场而导致写入错误的情况。因此，在较佳实施例中，写入线路的宽度是大于MTJ晶胞宽度的一半。在一些实施例中，写入线路的宽度约介于MTJ晶胞宽度的一半与MTJ晶胞整个宽度之间。

图3是绘示依据本发明的一实施例的MRAM晶胞的第一改良结构设计图。图3显示写入线路的剖面结构及上视图300，是由导电材质302所组成，并且结合包括铁磁性覆盖层及抗铁磁性材质层的遮蔽层304。其中导电材质302例如可为铜或是铝金属，而铁磁性覆盖层的材质例如可为铁、钴、锰、镍等材质。遮蔽层304的作用是为守护层(Keeper Layer)，用以集中或是强化MTJ晶胞所见的磁场306。本发明的实施例中，可以使用习知的半导体制程来形成遮蔽层304，包括氧化蚀刻法、材质沉积法以及化学机械研磨法。熟习此项技术者应知，磁性材质的遮蔽层304将可增加电流导入写入线路时的磁通效率。因此不但可进一步降低写入线路的宽度，更可降低写入的电流。

图4是绘示习知技术中在写入线路的上方形成磁性穿隧接面的结构。具体地说，习知技术使用化学机械研磨法(CMP)来制造MRAM晶胞的下层导电线路。图4的剖面结构400显示MTJ晶胞结构的图案以及写入线路，剖面结构400包括氧化物402、导体404以及MTJ晶胞406。完成CMP制程之后，因为导体404与氧化物402的移除率不同所致，所以容易在导体线路的上方边缘形成空孔，如图所示的两个虚线圆圈408。

为了解决上述的问题，本发明的实施例改善制程步骤的顺序，如图5A-5D所示，其绘示依据本发明的一实施例的MRAM晶胞的结构。在图5A中，使用光罩及电浆蚀刻技术在介电材质的基材504上形成沟渠502。接着在图5B中，将填充材质506填入沟渠502中，以覆盖沟渠开口，以形成写入线路。填充材质506例如可为导体材质，如金属。当写入线路设有磁性的守护层时，于填入填充材质之前，先在沟渠中填入磁性材质。亦可在守护层与填充材质之间形成一粘着层，以增加守护层与填充材质之间的连接性。然后沉积一材质层508，以覆盖沟渠502。在沉积材质层508之前，先对沟渠中导电材质的表面以及基材的表面进行平坦化。应注意的是，依据不同的结构设计及制程，只需要使沟渠502内导电的写入线路与材质层508形成电性接触，填充材质506的材料可与材质层508的两者的材料不一定要相同。此步骤中，由于对单一材质进行CMP制程，所以可使材质层508的表面区域更加平坦化。然后在图5C中，沉积数层材质薄膜510，以形成MTJ晶胞结构。最后在图5D中，移除一部份的材质层508以及一部份的数层薄膜510，以形成MTJ晶胞512。

材质层508是置于写入线路506与MTJ晶胞512之间，因此可作为缓冲层(Buffer Layer)，使得与写入线路506有一完整的电性接触并与MTJ晶胞512有一平坦的接触表面。如此，CMP制程可均匀地进行处理，并且确保CMP制程不会形成影响效能的空孔。

由于写入线路的宽度小于MTJ晶胞的宽度，有效缩小MRAM记忆体所使用的面积。本发明使用环绕的磁性材质或是守护层，以增加MRAM记忆体阵列的磁场。此外，此改良的制造方法可减少因写入线路的不平坦CMP表面而导致元件缺陷的可能性。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1、一种磁性随机存取记忆体，其特征在于其至少包括：

一磁性穿隧式接面；

一第一写入线路；以及

一第二写入线路，该第二写入线路是正交于该第一写入线路，且该第一写入线路与该第二写入线路其中至少一者的宽度是小于该磁性穿隧式接面的宽度。

2、根据权利要求1所述的磁性随机存取记忆体，其特征在于其中所述的第一写入线路与第二写入线路的宽度是均小于磁性穿隧式接面的宽度。

3、根据权利要求1所述的磁性随机存取记忆体，其特征在于其中所述的第一写入线路与第二写入线路其中至少一者的宽度是大于磁性穿隧式接面的宽度的一半。

4、根据权利要求3所述的磁性随机存取记忆体，其特征在于其中所述的大于该磁性穿隧式接面一半宽度的该写入线路的宽度是小于该磁性穿隧式接面的宽度。

5、根据权利要求1所述的磁性随机存取记忆体，其特征在于其中所述的写入线路更结合一遮蔽层，该遮蔽层包括一铁磁性覆盖层及一抗铁磁性材质层。

6、根据权利要求5所述的磁性随机存取记忆体，其特征在于其中所述的遮蔽层更包括锰。

7、根据权利要求1所述的磁性随机存取记忆体，其特征在于其中所述的第一与第二写入线路其中至少一者是经由具有一平坦接触表面的缓冲层连接至该磁性穿隧式接面。

8、根据权利要求7所述的磁性随机存取记忆体，其特征在于其中所述的缓冲层与磁性穿隧式接面间的接触表面是以一化学机械研磨制程形成。

9、一种形成磁性随机存取记忆体中的写入线路的方法，其特征在于其至少包括以下步骤：

于一基材中形成一沟渠；

以一导电填充材质填充该沟渠；

形成一导电缓冲层于该导电填充材质上；以及

形成与该导电缓冲层接触的一磁性穿隧式接面。

10、根据权利要求9所述的形成磁性随机存取记忆体中的写入线路的方法，其特征在于其中所述的基材的材质是为一介电材质。

11、根据权利要求9所述的形成磁性随机存取记忆体中的写入线路的方法，其特征在于其中形成该导电缓冲层的步骤至少包括以化学机械研磨法来形成一平坦接触表面，用以接触该磁性穿隧式接面。

12、根据权利要求9所述的形成磁性随机存取记忆体中的写入线路的方法，其特征在于其更包括形成环绕该导电填充材质的一磁性层。

13、根据权利要求12所述的形成磁性随机存取记忆体中的写入线路的方法，其特征在于其更包括在该导电填充材质与该磁性层之间形成一粘着层。

14、一种磁性随机存取记忆体，其特征在于其至少包括：

一磁性穿隧式接面；

一第一写入线路；以及

一第二写入线路，该第二写入线路是正交于该第一写入线路，其中该第一写入线路以及该第二写入线路均窄于该磁性穿隧式接面。

15、根据权利要求14所述的磁性随机存取记忆体，其特征在于其中所述的写入线路结合一遮蔽层，用以在导入电流时提高磁通效率。

16、根据权利要求14所述的磁性随机存取记忆体，其特征在于其中所述的遮蔽层的材质是为锰。

17、根据权利要求14所述的磁性随机存取记忆体，其特征在于其中所述的第一写入线路与第二写入线路其中至少一者的宽度是大于磁性穿隧式接面的宽度的一半。

18、根据权利要求17所述的磁性随机存取记忆体，其特征在于其中所述的大于该磁性穿隧式接面一半宽度的该写入线路的宽度是小于该磁性穿隧式接面的宽度。

19、根据权利要求14所述的磁性随机存取记忆体，其特征在于其中所述的第一与第二写入线路其中至少一者是经由具有一平坦接触表面的缓冲层连接至该磁性穿隧式接面。

20、根据权利要求19所述的磁性随机存取记忆体，其特征在于其中所述的缓冲层与该磁性穿隧式接面间的该接触表面是以一化学机械研磨制程形成。