CN1681091A - 制备纳米级超薄硅可协变衬底的可控性腐蚀法 - Google Patents

制备纳米级超薄硅可协变衬底的可控性腐蚀法 Download PDF

Info

Publication number
CN1681091A
CN1681091A CN 200410034259 CN200410034259A CN1681091A CN 1681091 A CN1681091 A CN 1681091A CN 200410034259 CN200410034259 CN 200410034259 CN 200410034259 A CN200410034259 A CN 200410034259A CN 1681091 A CN1681091 A CN 1681091A
Authority
CN
China
Prior art keywords
covariant
corrosion
silicon
etch
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410034259
Other languages
English (en)
Other versions
CN1681091B (zh
Inventor
王晓峰
曾一平
黄风义
王保强
朱占平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN 200410034259 priority Critical patent/CN1681091B/zh
Publication of CN1681091A publication Critical patent/CN1681091A/zh
Application granted granted Critical
Publication of CN1681091B publication Critical patent/CN1681091B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)

Abstract

本发明涉及半导体硅微机械加工技术领域，是一种在室温下通过氨水湿法可控性腐蚀来制备超薄纳米级硅可协变衬底。该腐蚀法，包括下列步骤：(a)先对可协变硅衬底片子进行去油处理，稀释氢氟酸漂洗；(b)将(a)步中处理过的可协变硅衬底片子平放于腐蚀容器的底面上；(c)再在腐蚀容器中用氨水水溶液进行超薄腐蚀加工。本发明为解决大失配外延生长提供了一种可行的衬底材料和这种衬底材料的制备方法。而且，该操作工艺简单，操作可控性强，可重复性好，可以多个片子同时处理。

Description

制备纳米级超薄硅可协变衬底的可控性腐蚀法
技术领域
本发明涉及半导体硅微机械加工技术领域，是一种在室温下通过氨水湿法可控性腐蚀来制备超薄纳米级硅可协变衬底。
背景技术
随着微电子和光电子技术的发展，越来越需要把不同的器件集成在一起。器件的集成首先是不同材料的结合，其中面临的主要挑战是材料之间晶格常数和热膨胀系数的差异。由于热失配所引起的应变比晶格失配产生的应变小一个数量级，所以人们主要考虑的是晶格失配。在异质外延生长中应用最广泛的是缓冲层技术，但该技术对小失配体系有明显的效果，而对大失配体系没有明显的作用。
1991年，Lo首次提出了当衬底厚度与外延层厚度相当时，衬底可以协调外延层中的失配应变。具有半绝缘夹层的硅(Si)可协变衬底(SOI)正是一种可以协调失配应变的衬底。可协变硅衬底(SOI)工艺实现的手段比较多，而且能够利用现有的比较成熟的硅工艺，具有低成本实现光电集成的潜在优势。但是制备超薄硅层并不容易，正是限制开展广泛研究的一大障碍。
硅的腐蚀通常分为湿法腐蚀和干法腐蚀两种。湿法腐蚀操作简单易控，是超大规模集成电路工艺常用的腐蚀方法。湿法腐蚀有三大体系：HF-HNO3系统，KOH系统和有机碱腐蚀系统。有机碱有剧毒，不利于安全操作和环境保护。KOH腐蚀是各向异性腐蚀。
HF-HNO3是现在广泛采用的硅(Si)腐蚀系统。由于这个反应是自催化的，所以腐蚀速率取决于二氧化硅(SiO2)形成后被HF除去的能力。刚刚腐蚀的表面上总是覆盖着相当厚的二氧化硅(SiO2)层(30~50)，往往会出现由于局部发热而造成腐蚀过快，导致腐蚀不均匀。在22℃，HF-HNO3的腐蚀速率在0.7～3.0um/min。
以上体系都难以用于纳米级超薄可协变硅衬底(SOI)的制备。因此，发明一种简便可行，具有可操作性，可重复性的制备纳米级超薄可协变硅衬底(SOI)材料的腐蚀方法对于半导体的进一步发展具有重要的意义。
发明内容
本发明的目的是为了解决新型纳米级超薄硅(Si)可协变衬底的减薄加工技术难题，提出了一种制备纳米级超薄硅(Si)可协变衬底的可控性腐蚀加工工艺。
为达到上述目的，本发明的技术解决方案是提供一种制备纳米级超薄硅可协变衬底的可控性腐蚀法，其包括下列步骤：
(a)先对可协变硅衬底片子进行去油处理，稀释氢氟酸漂洗；
(b)将(a)步中处理过的可协变硅衬底片子平放于腐蚀容器的底面上；
(c)再在腐蚀容器中用氨水水溶液进行超薄腐蚀加工。
所述的腐蚀法，其所述可协变硅衬底片子，是采用氧离子注入隔离技术，智能剥离技术，硅片键合技术或兰宝石上的硅外延生长得到的。
所述的腐蚀法，其所述可协变硅衬底片子是(100)晶面，为n型或p型。
所述的腐蚀法，其所述可协变硅衬底片子表层硅的原始厚度≤5um。
所述的腐蚀法，其所述可协变硅衬底片子表层硅的原始厚度优选为≤2000，用该腐蚀工艺效果更加显著。
所述的腐蚀法，其所述(c)步，是在室温下进行，工作温度为15℃～32℃。
所述的腐蚀法，其所述(c)步中，当温度低于20℃时，在氨水水溶液中加入适量的KOH溶液。
所述的腐蚀法，其所述(c)步中，腐蚀速度为100~200/min。
所述的腐蚀法，其所述(c)步中，采用秒表记时，通过控制时间来控制腐蚀深度。
所述的腐蚀法，其所述控制时间，时间精度可以控制在15～25秒。
所述的腐蚀法，其所述(c)步中，，将可协变硅衬底片子表层硅的厚度减薄到纳米级，最低减薄到120±50。
所述的腐蚀法，其所述(c)步中，腐蚀精度可控在50±30之间。
所述的腐蚀法，其所述(c)步中，进行适中力度的搅拌或晃动。
所述的腐蚀法，其所述腐蚀容器为石英容器。
本发明为解决大失配外延生长提供了一种可行的衬底材料和这种衬底材料的制备方法。
而且，该操作工艺简单，操作可控性强，可重复性好，可以多个片子同时处理。
附图说明
图1室温氨水可控性腐蚀法制备纳米级超薄硅(Si)可协变衬底的腐蚀加工示意图；
图2室温氨水可控性腐蚀法制备的超薄可协变硅衬底(SOI)片子表面的光学显微图像(4200X)；
图3室温氨水可控性腐蚀法制备的超薄SOI片子表面的；超薄SOI片子的台阶仪厚度分析(表层硅的厚度为～720)
(a)表层硅厚度为～135的超薄SOI片子的原子力显微镜图像，超薄SOI片子的台阶仪厚度分析(表层硅的厚度为～115)；
图4用常规的HNO3+HF系统腐蚀减薄的可协变硅衬底(SOI)表面的光学显微图像。
具体实施方式
本发明一种室温氨水可控性腐蚀法制备纳米级超薄硅(Si)可协变衬底的腐蚀加工工艺。在该腐蚀操作之前，先对可协变硅衬底(SOI)片子进行去油处理，稀释氢氟酸漂洗，再进行超薄腐蚀加工。
请参阅图1所示，其中，一个可进行平面腐蚀的容器1，该容器1可以选用石英容器；将可协变硅衬底(SOI)片子3平放于容器1的底面上；向容器1里注入腐蚀液2，可协变硅衬底(SOI)片子3在腐蚀液中进行腐蚀减薄。
腐蚀液2的主要成分是氨水水溶液。当温度低于20℃时，在腐蚀液2里加入适量的KOH溶液。
可协变硅衬底(SOI)片子可以采用氧离子注入隔离(SIMOX)技术，智能剥离(smart-cut)技术，硅片键合(BESOI)技术及兰宝石上的硅外延生长得到；可协变硅衬底(SOI)的原始表层硅厚度最好控制在5um以内，在2000以内采用该腐蚀工艺效果更加显著。
可协变硅衬底(SOI)片子(100)晶面，可以是n型，也可以是p型；在减薄过程中进行适中力度的搅拌或晃动；腐蚀深度的控制是通过控制时间来达到的；采用秒表记时，时间精度可以控制在15～25秒，腐蚀精度可以控制在50±30。
实施例
采用国外进口可协变硅衬底(SOI)片子，由氧离子注入隔离技术制备。该SOI片子是P型，(100)晶面，表层硅厚度为1600。
去油处理：依次在无水乙醇-丙酮-三氯乙烯-丙酮-无水乙醇中沸煮10～15分钟，用去离子水清洗。
漂洗：在稀释的HF溶液中浸泡15分。漂洗后不必用去离子水清洗，直接进行下一步操作。
腐蚀温度为18℃。腐蚀容器为石英容器。在石英容器中加入4.2％的氨水溶液(3.5％KOH)。将可协变硅衬底(SOI)片子平放在腐蚀液中，进行适中力度的搅拌或晃动，采用秒表记时控制腐蚀深度。
图2是制备的超薄可协变硅衬底(SOI)表面的光学显微图像。表层硅(Si)的厚度分别为(a)腐蚀减薄前，1600；(b)800；(c)600；(d)400；(e)200；(f)135。(注：这些图片进行了对比度强化处理，目的是为了更清楚地看到变化趋势。)可以看到，(b)，(d)和(e)的表面形貌质量与未腐蚀加工前的表面质量相似，没有明显变差。从图中还可以看到，在腐蚀过程中存在一个变化周期。
开始时，随着腐蚀深度的增加，表面形貌变差；当腐蚀到一定阶段，表面形貌又开始变好，在这里400是一个转折点；随后，表面形貌又继续变差。
图3是室温氨水可控性腐蚀法制备的可协变硅衬底(SOI)表面粗糙度分析。其中，(a)当表层硅的厚度为～720的台阶仪厚度分析，可见粗糙度在25左右。(b)表层硅厚度为～135，平均粗糙度为28。(c)表层硅厚度为～115的台阶仪厚度分析，可见粗糙度在80以内。与图2(f)比较，可以看到，当表层硅厚度为135，尽管表面质量有所变差，但粗糙度只有28，仍然是用作外延生长的合格衬底。
图4是用常规的HNO3+HF腐蚀减薄的可协变硅衬底(SOI)表面的光学显微图像。将图4和图2，图3进行比较，可以看到本发明的腐蚀减薄工艺与常规的HNO3+HF腐蚀工艺相比，腐蚀均匀度和表面平整度都有显著的提高。腐蚀减薄后的可协变硅衬底(SOI)片子的表面质量几乎可以与商品可协变硅衬底(SOI)片子的表面质量相比。

Claims (14)

1.一种制备纳米级超薄硅可协变衬底的可控性腐蚀法，其特征在于：包括下列步骤：
(a)先对可协变硅衬底片子进行去油处理，稀释氢氟酸漂洗；
(b)将(a)步中处理过的可协变硅衬底片子平放于腐蚀容器的底面上；
(c)再在腐蚀容器中用氨水水溶液进行超薄腐蚀加工。
2.根据权利要求1所述的腐蚀法，其特征在于：所述可协变硅衬底片子，是采用氧离子注入隔离技术，智能剥离技术，硅片键合技术或兰宝石上的硅外延生长得到的。
3.根据权利要求1所述的腐蚀法，其特征在于：所述可协变硅衬底片子是(100)晶面，为n型或p型。
4.根据权利要求1所述的腐蚀法，其特征在于：所述可协变硅衬底片子表层硅的原始厚度≤5um。
5.根据权利要求1或4所述的腐蚀法，其特征在于：所述可协变硅衬底片子表层硅的原始厚度优选为≤2000，用该腐蚀工艺效果更加显著。
6.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步，是在室温下进行，工作温度为15℃～32℃。
7.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步中，当温度低于20℃时，在氨水水溶液中加入适量的KOH溶液。
8.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步中，腐蚀速度为100~200/min。
9.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步中，采用秒表记时，通过控制时间来控制腐蚀深度。
10.根据权利要求9所述的腐蚀法，其特征在于：所述控制时间，时间精度控制在15～25秒。
11.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步中，将可协变硅衬底片子表层硅的厚度减薄到纳米级，最低减薄到120±50。
12.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步中，腐蚀精度可控在50±30之间。
13.根据权利要求1所述的腐蚀法，其特征在于：所述(c)步中，进行适中力度的搅拌或晃动。
14.根据权利要求1所述的腐蚀法，其特征在于：所述腐蚀容器为石英容器。
CN 200410034259 2004-04-05 2004-04-05 制备纳米级超薄绝缘体上硅衬底的可控性腐蚀法 Expired - Fee Related CN1681091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410034259 CN1681091B (zh) 2004-04-05 2004-04-05 制备纳米级超薄绝缘体上硅衬底的可控性腐蚀法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410034259 CN1681091B (zh) 2004-04-05 2004-04-05 制备纳米级超薄绝缘体上硅衬底的可控性腐蚀法

Publications (2)

Publication Number Publication Date
CN1681091A true CN1681091A (zh) 2005-10-12
CN1681091B CN1681091B (zh) 2010-04-28

Family

ID=35067604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410034259 Expired - Fee Related CN1681091B (zh) 2004-04-05 2004-04-05 制备纳米级超薄绝缘体上硅衬底的可控性腐蚀法

Country Status (1)

Country Link
CN (1) CN1681091B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104037A (zh) * 2017-05-25 2017-08-29 中国工程物理研究院激光聚变研究中心 一种超薄单晶硅片的制备方法
CN110690103A (zh) * 2019-09-06 2020-01-14 西安电子科技大学 一种纳米级减薄方法、直接带隙应变soi及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001156038A (ja) * 1999-11-29 2001-06-08 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104037A (zh) * 2017-05-25 2017-08-29 中国工程物理研究院激光聚变研究中心 一种超薄单晶硅片的制备方法
CN110690103A (zh) * 2019-09-06 2020-01-14 西安电子科技大学 一种纳米级减薄方法、直接带隙应变soi及其制备方法
CN110690103B (zh) * 2019-09-06 2021-11-19 西安电子科技大学 一种纳米级减薄方法、直接带隙应变soi及其制备方法

Also Published As

Publication number Publication date
CN1681091B (zh) 2010-04-28

Similar Documents

Publication Publication Date Title
CA2061264C (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
CN1214446C (zh) 用于提高光刻胶附着的无定形碳层
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
JP5572085B2 (ja) Ｓｏｉウェーハの製造方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
CN1710705A (zh) 一种硅湿法刻蚀工艺
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
WO2008130490A1 (en) Methods of fabricating glass-based substrates and apparatus employing same
CN112259704A (zh) 一种避免基板上阴极断裂的制程方法
EP0989600A2 (en) Surface cleaning method for manufacturing II-VI compound semiconductor epitaxial wafers
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
TW202245037A (zh) 矽晶圓的洗淨方法及附有自然氧化膜的矽晶圓的製造方法
GB2409340A (en) Method for treating semiconductor material
CN1681091A (zh) 制备纳米级超薄硅可协变衬底的可控性腐蚀法
CN111834519B (zh) 一种提高单晶压电薄膜厚度均匀性的方法
Lim et al. Suspended single-crystalline oxide structures on silicon through wet-etch techniques: Effects of oxygen vacancies and dislocations on etch rates
CN113192819A (zh) 一种半导体晶圆减薄方法
CN114464538A (zh) 一种铁电单晶薄膜及其制备方法
US6514875B1 (en) Chemical method for producing smooth surfaces on silicon wafers
CN110526202B (zh) 柔性硅片的制备方法
US7129184B2 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
US20190081139A1 (en) Devices having substrates with selective airgap regions
CN1899952A (zh) 压力传感器硅谐振膜的制造方法
CN117276050A (zh) 一种减少位错密度的氮化镓衬底及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20110405