CN1672127B - 用于产生随机数的开关电子电路 - Google Patents

用于产生随机数的开关电子电路 Download PDF

Info

Publication number
CN1672127B
CN1672127B CN03817550.9A CN03817550A CN1672127B CN 1672127 B CN1672127 B CN 1672127B CN 03817550 A CN03817550 A CN 03817550A CN 1672127 B CN1672127 B CN 1672127B
Authority
CN
China
Prior art keywords
phase inverter
duty
random number
physical random
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03817550.9A
Other languages
English (en)
Other versions
CN1672127A (zh
Inventor
L·哈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1672127A publication Critical patent/CN1672127A/zh
Application granted granted Critical
Publication of CN1672127B publication Critical patent/CN1672127B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Charge By Means Of Generators (AREA)
  • Control Of Eletrric Generators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

一种物理随机数发生器(10)具有可用于锁存随机数位(RNB)以响应电压振荡信号(VOS)的接收的双稳态锁存器(40)。当开关装置(20)处于第一工作状态时，双稳态锁存器(40)被去活，振荡器(30)被激活而产生一个或多个在双稳态锁存器(40)激活时可激发双稳态锁存器(40)处于亚稳态的不可预测电压振荡信号(VOS)。当开关装置(20)处于第二工作状态时，振荡器(30)被去活，双稳态锁存器(40)被激活而锁存作为不可预测电压振荡信号(VOS)的函数的随机数位(RNB)，由电压振荡信号(VOS)激发双稳态锁存器(40)进入亚稳态增强了随机数位(RNB)的随机性。

Description

用于产生随机数的开关电子电路
本发明一般来说涉及物理随机数发生器(即，一种通过以不可确定的方式操作装置的一个或多个元件而产生表示数字的一位或多位的装置)。本发明特别涉及便于把物理随机数发生器结合在各种类型的电子装置内的物理随机数发生器的工作效率。
图1说明通过双稳态锁存器的一个或多个输入激发双稳态锁存器的亚稳态的一种可能的方法。当双稳态锁存器的每个输入的电压电平等于或超过某个高逻辑电压电平VHL时，能以高度确定性来预先确定双稳态锁存器的每个输出(即，稳态)。类似地，当双稳态锁存器的每个输入的电压电平等于或低于某个低逻辑电压电平VLL时，同样也能以高度确定性来预先确定双稳态锁存器的每个输出。相反，当双稳态锁存器的任何输入的电压电平在高逻辑电压电平VHL和低逻辑电压电平VLL之间(即，一个不确定范围)时，双稳态锁存器的每个输出无法以任何确定性程度来预先确定(即，亚稳态)。
本发明激发双稳态锁存器的亚稳态作为物理随机数发生器的基础。本发明的不同方面是新颖的、非显而易见的，并提供了各种各样的优点。虽然这里包含的本发明的实质只能参照所附权利要求来确定，但是下面还是简要描述了作为这里公开的实施例的特点的一些特征。
本发明的一种形式是包括振荡器、双稳态锁存器和开关的物理随机数发生器。当双稳态锁存器被去活时，振荡器被激活而提供一个或多个电压振荡信号，每个电压振荡信号具有不可预测的逻辑电压电平。当振荡器被去活时，双稳态锁存器被激活而接收电压振荡信号并锁存随机数位，作为在双稳态锁存器接收电压振荡信号时每个电压振荡信号的不可预测逻辑电压电平的函数。
通过结合附图阅读目前优选实施例的以下详细描述，本发明的前述形式及其它形式、特征和优点将变得更加明显。详细描述和附图只是说明本发明，而不是限定，本发明的范围由所附权利要求及其等效物来确定。
图2说明按照本发明的物理随机数发生器的基本实施例的框图；
图3A和3B说明按照本发明的物理随机数发生器的第一实施例的示意图；
图4A和4B说明按照本发明的物理随机数发生器的第二实施例的示意图；
图5A和5B说明按照本发明的物理随机数发生器的第三实施例的示意图；
图6A和6B说明按照本发明的物理随机数发生器的第四实施例的示意图；
图7A和7B说明按照本发明的物理随机数发生器的第五实施例的示意图；以及
图8说明按照本发明的物理随机数发生系统的基本实施例的框图。
图2说明包含常规开关装置20、常规振荡器30和常规双稳态锁存器40的物理随机数发生器10(下文中称“PRNG 10”)。开关装置20的第一工作状态去活双稳态锁存器40，并激活振荡器30以提供具有不可预测的逻辑电压电平的电压振荡信号VOS，这里将对其进一步描述。开关装置20的第二工作状态去活振荡器30，并激活双稳态锁存器40以接收电压振荡信号VOS并锁存随机数位(RNB)，该随机数位是在双稳态锁存器40接收电压振荡信号VOS时电压振荡信号VOS的不可预测逻辑电压电平的函数。或者，双稳态锁存器40在被激活时，可接收由振荡器30产生的多个电压振荡信号VOS，由此锁存作为每个电压振荡信号VOS的不可预测逻辑电压电平的函数的随机数位RNB。
随机数位RNB的逻辑电压电平是‘0’(例如图1所示的低逻辑电压电平VLL)或‘1’(例如图1所示的高逻辑电压电平VHL)的随机性受振荡器30的内部噪声(例如相位噪声、频率漂移或本领域中公知的其它类型的噪声)的影响和/或受双稳态锁存器40的内部噪声(例如热噪声、结噪声、散粒噪声或本领域中公知的其它类型的噪声)的影响。特别是，振荡器30的内部噪声产生电压振荡信号VOS的不可预测逻辑电压电平。理论上，当由双稳态锁存器40接收时，电压振荡信号VOS的不可预测逻辑电压电平在低逻辑电压电平VLL和高逻辑电压电平VHL之间(即，不确定范围)，例如，如图1所示，在不确定的逻辑电压电平VIL1和不确定的逻辑电压电平VIL2之间。在理想条件下，双稳态锁存器40的亚稳态由电压振荡信号VOS激发，这导致用反映电压振荡信号VOS的不可预测逻辑电压电平延迟后稳定到低逻辑电压电平VLL或高逻辑电压电平VHL的逻辑电压电平来锁存随机数位RNB。如果双稳态锁存器40的亚稳态不是由理想条件下的电压振荡信号VOS激发的，或者如果电压振荡信号VOS的不可预测逻辑电压电平超出双稳态锁存器40的不确定范围，那么随机数位RNB将跟随在双稳态锁存器40接收电压振荡信号时电压振荡信号VOS的不可预测逻辑电压电平。
按照本发明的开关装置20、振荡器30和双稳态锁存器40的配置数目是没有限制的。例如，振荡器30和双稳态锁存器40可以是分离的装置，或者部分或完全集成的装置。还例如，开关装置可以部分或完全集成在振荡器30和双稳态锁存器40内，或者振荡器30和双稳态锁存器40的部分/完全集成。此外，由振荡器30向双稳态锁存器40传送电压振荡信号VOS可以用许多方法来实现(例如，以电气、光、声和/或磁方式)。按照本发明的PRNG 10的实施例数目本质上是无限的。
图3-7中说明的PRNG 10的五个实施例的下列描述以针对振荡器30和双稳态锁存器40的共同温度相关性的操作说明为前提。这种共同温度相关性可通过应用同一芯片上的振荡器30和双稳态锁存器40的标准库单元来很好地实现。此外，电压源20和双稳态锁存器40之间的短电耦合防止非随机信号影响双稳态锁存器40的随机行为。这种短电耦合还可以通过使用同一芯片上的电压源20和双稳态锁存器40来完成。
图3A和3B说明作为PRNG 10(图1)的一个实施例的物理随机数发生器11(下面称为“PRNG 11”)。PRNG 11包括采用单极/双掷开关类型的电子开关21(以下称为“SPDT 21”)的形式的开关装置，采用延迟元件31和反相器32的形式的振荡器，以及采用反相器32和反相器41的形式的双稳态锁存器。当SPDT 21处于如图3A所示的第一工作状态时，反相器41的输出与反相器32的输入是断开的(即，双稳态锁存器被去活)，并且延迟元件31和反相器32被激活而产生电压振荡信号VOS，用于有条件地把反相器32和41在反相器41的输出与反相器32的输入连接时激发到亚稳态。当SPDT 21处于图3B所示的第二工作状态时，延迟元件31的输出与反相器32的输入是断开的(即，振荡器被去活)，反相器32和41被激活而接收电压振荡信号VOS并锁存随机数位RNB。如果双稳态锁存器被电压振荡信号VOS激发到亚稳态，则随机数位RNB的逻辑电压电平VRNB将反映出延迟之后，电压振荡信号VOS的不可预测逻辑电压电平稳定到‘0’或‘1’。否则，随机数位RNB的逻辑电压电平VRNB将跟随电压振荡信号VOS的不可预测逻辑电压电平，它或者是‘0’，或者是‘1’。SPDT21在第一工作状态和第二工作状态之间的转换以根据产生随机数位RNB的频率和占空度的操作说明的频率(固定或可变)和占空度(固定或可变)进行。
图4A和4B说明作为PRNG 10(图1)的另一个实施例的物理随机数发生器12(下面称为“PRNG 12”)。PRNG12包括采用时钟22、D型触发器23(下面称为“触发器23”)以及一对单极/单掷开关类型的电子开关24和25(下面称为“SPST 24”和“SPST 25”)(例如，反并联FET形式的双向模拟CMOS开关)的形式的开关装置。可以用其它类型的触发器来代替触发器23，这种代替可以结合逻辑电路以产生相反的输出。PRNG 12还包括延迟元件31、反相器32和反相器41。时钟22和触发器23用于使SPST 24和SPST 25以相反方式在断开位置和闭合位置之间循环转换。
特别是，SPST 24处于闭合位置并且SPST25处于断开位置(即，第一工作状态)以响应处于高逻辑电压电平(例如，图1的VHL)的时钟信号CS。如图4A所示，当SPST24处于闭合位置并且SPST25处于断开位置时，反相器41的输出与反相器32的输入是断开的(即，双稳态锁存器被去活)，延迟元件31和反相器32被激活而产生电压振荡信号VOS，用于在双稳态锁存器激活时有条件地使反相器32和41处于亚稳态。相反，SPST 24处于断开位置并且SPST 25处于闭合位置(即，第二工作状态)以响应处于低逻辑电压电平(即，图1的VLL)的时钟信号CS。如图4B所示，当SPST 24处于断开位置并且SPST 25处于闭合位置时，延迟元件31的输出与反相器32的输入是断开的(即，振荡器被去活)，反相器32和41被激活而接收电压振荡信号VOS并且锁存随机数位RNB。如果双稳态锁存器被电压振荡信号VOS激发成亚稳态，则随机数位RNB的逻辑电压电平VRNB将反映延迟之后电压振荡信号VOS的不可预测逻辑电压电平稳定到‘0’或‘1’。否则，随机数位RNB的逻辑电压电平VRNB将跟随电压振荡信号VOS的不可预测逻辑电压电平，它或者是‘0’，或者是‘1，。SPST24和SPST25各自的断开和闭合以时钟信号CS的频率(固定或可变)和占空度(固定或可变)进行，这是按照用于产生随机数位RNB的频率和占空度的操作说明。
图5A和5B说明作为PRNG 10(图1)的另一个实施例的物理随机数发生器13(下面称为“PRNG 13”)。PRNG 13包括采取时钟22和触发器23的形式的开关装置。同样，可以用其它类型的触发器来代替触发器23，这种代替可以结合逻辑电路以产生相反的输出。PRNG13还包括采取延迟元件31、反相器32和三态缓冲器33的形式的振荡器和采取反相器32和反相器42的形式的双稳态锁存器。时钟22和触发器23用来使缓冲器33和反相器42在ON(通)和OFF(断)两种状态之间周期性转换，当它们的输出具有高阻抗时，以相反的方式工作。
特别是，缓冲器33处于ON状态并且反相器42处于OFF状态以响应处于高逻辑电压电平(例如，图1的VHL)的时钟信号CS。如图5A所示，当缓冲器33处于ON状态并且反相器42处于OFF状态时，反相器42的输出与反相器32的输入是断开的(即，双稳态锁存器被去活)，延迟元件31、反相器32和缓冲器33被激活而产生电压振荡信号VOS’用于在反相器32和42激活时使反相器32和反相器42有条件地处于亚稳态。相反，缓冲器33处于OFF状态并且反相器42处于ON状态，以响应处于低逻辑电压电平(例如，图1的VLL)的时钟信号CS。如图5B所示，当缓冲器33处于OFF状态并且反相器42处于ON状态时，缓冲器33的输出与反相器32的输入是断开的(即，振荡器被去活)，反相器32和42被激活以接收电压振荡信号VOS并锁存随机数位RNB。如果双稳态锁存器被电压振荡信号VOS激发成亚稳态，那么随机数位RNB的逻辑电压电平VRNB将反映延迟之后电压振荡信号VOS的不可预测逻辑电压电平稳定到‘0’或‘1’。否则，随机数位RNB的逻辑电压电平VRNB将跟随电压振荡信号VOS的不可预测逻辑电压电平，它或者是‘0’，或者是‘1’。缓冲器33和反相器42在ON和OFF两种状态之间各自的转换以时钟信号CS的频率(固定或可变)和占空度(固定或可变)进行，这是按照用于产生随机数位RNB的频率和占空度的操作说明。
图6A和6B说明作为PRNG 10(图1)的另一个实施例的物理随机数发生器14(下面称为“PRNG 14”)。PRNG 14包括开关装置20、延迟元件31和复用器34。开关装置20提供开关信号SS到复用器34，用以选择如图所示的复用器34的反相输入以操作作为振荡器的延迟元件31和复用器34(即，第一工作状态)或者选择如图所示的复用器34的非反相输入以操作作为双稳态锁存器的复用器34(即，第二工作状态)。开关信号SS的频率(固定或可变)和占空度(固定或可变)是按照用于产生随机数位RNB的频率和占空度的操作说明。
当开关装置20选择复用器34的反相输入时(即，振荡器被激活，双稳态锁存器被去活)，复用器34的输出通过延迟元件31到复用器34的反相输入端的负反馈构成了环形振荡器，由此产生如图6A所示的电压振荡信号VOS。当开关装置20选择复用器34的非反相输入时(即，振荡器被去活，双稳态锁存器被激活)，从复用器34的输出到复用器34的非反相输入的反馈构成了双稳态锁存器，由此如图6B所示，锁存具有逻辑电压电平VRNB的随机数位RNB。在振荡器被去活而双稳态锁存器被激活的那个时间，由于振荡器的内部噪声引起的相位噪声和频率漂移，振荡器的逻辑电压电平不可预测。当电压振荡信号VOS的不可预测逻辑电压电平在双稳态锁存器的不确定范围内时，双稳态锁存器被激发成亚稳态，由此随机数位的逻辑电压电平VRNB在一段延迟后稳定在‘0’或‘1’。否则，逻辑电压电平VRNB将跟随作为‘1，或‘0’的电压振荡信号VOS的不可预测逻辑电压电平。最好在下一个开关变化时，当双稳态锁存器被去活并且再次用延迟元件31构成环形振荡器时，读取得到的随机数位RNB。
图7A和7B说明作为PRNG10(图1)的另一个实施例的物理随机数发生器15(下面称为“PRNG 15”)。PRNG 15包括开关装置20、延迟元件31和“异-或”门35。开关装置20提供开关信号SS到“异-或”门35的第一输入端，在高逻辑电压电平VHL(图1)，操作延迟元件31和“异-或”门35作为振荡器(即，第一工作状态)，或者在低逻辑电压电平VLL(图1)，操作“异-或”门35作为双稳态锁存器(即，第二工作状态)。开关信号SS的频率(固定或可变)和占空度(固定或可变)是按照用于产生随机数位RNB的频率和占空度的操作说明。
当开关信号处于高逻辑电压电平VHL时(即，振荡器被激活，双稳态锁存器被去活)，“异-或”门35的输出经延迟元件31到“异-或”门35的第二输入端的反馈构成环形振荡器，由此产生如图7A所示的电压振荡信号VOS。当开关装置20选择“异-或”门35的非反相输入时(即，振荡器被去活，双稳态锁存器被激活)，“异-或”门35的输出经延迟元件31到“异-或”门35的第二输入端的反馈构成双稳态锁存器，由此如图6B所示锁存具有逻辑电压电平VRNB的随机数位RNB。在振荡器变得被去活并且双稳态锁存器被激活的时候，由于振荡器的内部噪声引起的相位噪声和频率漂移，振荡器的逻辑电压电平是不可预测的。当电压振荡信号VOS的不可预测逻辑电压电平在双稳态锁存器的不确定范围内时，双稳态锁存器被激发成亚稳态，由此随机数位的逻辑电压电平VRNB在延迟后稳定在‘0’或‘1’。否则，逻辑电压电平VRNB将跟随作为‘1’或‘0’的电压振荡信号VOS的不可预测逻辑电压电平。最好在下一个开关变化时，当双稳态锁存器被去活并且再次由延迟元件31构成环形振荡器时，读取所得到的随机数位RNB。
实际上，具有精确匹配的温度和电源电压相关性的PRNG10(图1)即使实现过，也是很少实现的。而且，PRNG 10的制造公差可能不均衡，由此PRNG 10可能产生随机数位RNB为‘0’比产生随机数位RNB为‘1’的情况明显多一些，反之亦然。图8说明采用多个与逻辑电路51(例如，多输入“异-或”门)电连接、从而向逻辑电路51提供多个随机数位RNB1-RNBx的PRNG 101-10x的物理随机数发生系统50。对此作出响应，逻辑电路51将提供系统随机数位SRNB，它对产生作为常数位流的相应随机数位RNB1-RNBx的多个PRNG 101-10x中的任一个都很不敏感。只要PRNG 101-10x中任一个产生随机数位，所得的系统随机数位SRNB将也是随机的。在VLSI芯片上，集成数百个稍有差别的PRNG 10x是可行的，所得的位流将非常不可预测。
从PRNG 10-15的描述，本领域的技术人员将认识到本发明的各种益处。本发明的一个好处就是促进了小功率、相对便宜的物理随机噪声发生器的轻易实现。
虽然这里公开的本发明的实施例目前被认为是优选的，但只要不背离本发明的本质和范围，可以作出各种变更和修改。本发明的范围在所附权利要求中指出，在等效含义和范围内的所有变化都应当包含在其中。

Claims (27)

1.一种物理随机数发生器(10)，包括：
被配置为选择性地被激活和去活的振荡器(30)；以及
被配置为选择性地被激活和去活的双稳态锁存器(40)，
其中，当所述双稳态锁存器(40)被去活时，所述振荡器(30)被激活而产生一个或多个电压振荡信号(VOS)，每个电压振荡信号(VOS)具有不可预测的逻辑电压电平，以及其中，当所述振荡器(30)被去活时，所述双稳态锁存器(40)被激活而接收所述一个或多个电压振荡信号(VOS)并锁存随机数位(RNB)，作为在所述双稳态锁存器(40)接收所述一个或多个电压振荡信号(VOS)时每个电压振荡信号(VOS)的不可预测逻辑电压电平的函数。
2.如权利要求1所述的物理随机数发生器(10)，还包括被配置为在第一工作状态和第二工作状态之间转换的开关装置(20)，其中当所述开关装置(20)工作在第一工作状态时，所述双稳态锁存器(40)被去活并且所述振荡器(30)被激活，以及其中，当所述开关装置(20)工作在第二工作状态时，所述振荡器(30)被去活并且所述双稳态锁存器(40)被激活。
3.如权利要求2所述的物理随机数发生器(10)，其中所述开关装置(20)被配置为在第一工作状态和第二工作状态之间转换的电子开关(21)，以及所述振荡器(30)包括延迟元件(31)和反相器(32)，其中当所述电子开关(21)工作在第一工作状态时，所述延迟元件(31)和所述反相器(32)被同时激活。
4.如权利要求2所述的物理随机数发生器(10)，其中所述开关装置(20)包括被配置为在第一工作状态和第二工作状态之间转换的电子开关(21)，以及所述双稳态锁存器包括第一反相器(32)和第二反相器(41)，其中当所述电子开关(21)工作在第一工作状态时，所述第一反相器(32)和所述第二反相器(41)断开，而当所述电子开关(21)工作在第二工作状态时，所述第一反相器(32)和所述第二反相器(41)相连。
5.如权利要求2所述的物理随机数发生器(10)，其中所述开关装置(20)包括被配置为在第一工作状态中闭合和在第二工作状态中断开的第一电子开关(24)，被配置为在第一工作状态断开和在第二工作状态闭合的第二电子开关(25)，被配置为提供时钟信号(CS)的时钟(22)，以及被配置为响应时钟信号(CS)以交替方式闭合和断开所述第一电子开关(24)和所述第二电子开关(25)的触发器(23)。
6.如权利要求5所述的物理随机数发生器(10)，其中所述振荡器(30)包括延迟元件(31)和反相器(32)，当所述第二电子开关(25)断开时，所述延迟元件(31)和所述反相器(32)相连，而当所述第二电子开关(25)闭合时，所述延迟元件(31)和所述反相器(32)断开。
7.如权利要求5所述的物理随机数发生器(10)，其中所述双稳态锁存器包括第一反相器(32)和第二反相器(41)，当所述第二电子开关(25)断开时，所述第一反相器(32)和所述第二反相器(41)断开，而当所述第二电子开关(25)闭合时，所述第一反相器(32)和所述第二反相器(41)相连。
8.如权利要求2所述的物理随机数发生器(10)，其中所述振荡器(30)包括延迟元件(31)、反相器(32)和缓冲器(33)；以及其中所述开关装置(20)包括被配置为提供时钟信号(CS)的时钟(22)以及被配置为一起激活所述延迟元件(31)、所述反相器(32)和所述缓冲器(33)以响应具有表示第一工作状态的电压电平的时钟信号(CS)的触发器(23)，所述延迟元件(31)、所述反相器(32)和所述缓冲器(33)响应于处于高逻辑电压电平的时钟信号(CS)而连接，并且所述缓冲器(33)和所述反相器(32)响应于处于低逻辑电压电平的时钟信号(CS)而断开。
9.如权利要求2所述的物理随机数发生器(10)，其中所述双稳态锁存器(40)包括第一反相器(32)和第二反相器(42)；以及其中所述开关装置(20)包括被配置为提供时钟信号(CS)的时钟(22)以及被配置为一起激活所述第一反相器(32)和所述第二反相器(42)以响应具有表示第二工作状态的电压电平的时钟信号(CS)的触发器(23)，所述第一反相器(32)和所述第二反相器(42)响应于具有表示第一工作状态的电压电平的时钟信号(CS)而断开，并响应于具有表示第二工作状态的电压电平的时钟信号(CS)而连接。
10.如权利要求1所述的物理随机数发生器(10)，其中所述振荡器(30)包括复用器(34)以及被配置为提供从所述复用器(34)的输出端到所述复用器(34)的反相输入端的反馈的延迟元件(31)。
11.如权利要求1所述的物理随机数发生器(10)，其中所述双稳态锁存器(40)包括复用器(34)，被配置为提供从所述复用器(34)的输出端到所述复用器(34)的非反相输入端的反馈。
12.如权利要求1所述的物理随机数发生器(10)，其中所述振荡器(30)包括“异-或”门(35)和被配置为提供从所述“异-或”门(35)的输出端到所述“异-或”门(35)的输入端的反馈的延迟元件(31)。
13.如权利要求1所述的物理随机数发生器(10)，其中所述双稳态锁存器(40)包括“异-或”门(35)和被配置为提供从所述“异-或”门(35)的输出端到所述“异-或”门(35)的输入端的反馈的延迟元件(31)。
14.一种物理随机数产生系统(50)，包括：
被配置为提供多个随机数位的多个随机数发生器(101-10x)；被配置为提供系统随机数位(SRNB)以响应所述多个随机数位的接收的逻辑电路(51)；以及其中第一随机数发生器包括被配置为选择性地被激活和去活的振荡器(30)和被配置为选择性地被激活和去活的双稳态锁存器(40)，其中，当所述双稳态锁存器(40)被去活时，所述振荡器(30)被激活而产生一个或多个电压振荡信号(VOS)，每个电压振荡信号(VOS)具有不可预测的逻辑电压电平，以及其中，当所述振荡器(30)被去活时，所述双稳态锁存器(40)被激活而接收一个或多个电压振荡信号(VOS)并锁存随机数位(RNB)，作为在所述双稳态锁存器(40)接收一个或多个电压振荡信号(VOS)时每个电压振荡信号(VOS)的不可预测逻辑电压电平的函数。
15.如权利要求14所述的物理随机数产生系统(50)，其中所述第一随机数发生器还包括被配置为在第一工作状态和第二工作状态之间转换的开关装置(20)，其中当所述开关装置(20)工作在第一工作状态时，所述双稳态锁存器(40)被去活并且所述振荡器(30)被激活，以及其中，当所述开关装置(20)工作在第二工作状态时，所述振荡器(30)被去活并且所述双稳态锁存器(40)被激活。
16.如权利要求15所述的物理随机数产生系统(50)，其中所述开关装置(20)被配置为在第一工作状态和第二工作状态之间转换的电子开关(21)，以及其中所述振荡器(30)包括当所述电子开关(21)工作在第一工作状态时被配置为被同时激活的延迟元件(31)和反相器(32)。
17.如权利要求15所述的物理随机数产生系统(50)，其中所述开关装置(20)包括被配置为在第一工作状态和第二工作状态之间转换的电子开关(21)，以及其中所述双稳态锁存器包括第一反相器(32)和第二反相器(41)，当所述电子开关(21)工作在第一工作状态时，所述第一反相器(32)和所述第二反相器(41)断开，而当所述电子开关(21)工作在第二工作状态时，所述第一反相器(32)和所述第二反相器(41)相连。
18.如权利要求15所述的物理随机数产生系统(50)，其中所述开关装置(20)包括被配置为在第一工作状态中闭合和在第二工作状态中断开的第一电子开关(24)，被配置为在第一工作状态中断开和在第二工作状态中闭合的第二电子开关(25)，被配置为提供时钟信号(CS)的时钟(22)，以及被配置为响应时钟信号(CS)以交替方式闭合和断开所述第一电子开关(24)和所述第二电子开关(25)的触发器(23)。
19.如权利要求18所述的物理随机数产生系统(50)，其中所述振荡器(30)包括延迟元件(31)和反相器(32)，当所述第二电子开关(25)断开时，所述延迟元件(31)和所述反相器(32)相连，而当所述第二电子开关(25)闭合时，所述延迟元件(31)和所述反相器(32)断开。
20.如权利要求18所述的物理随机数产生系统(50)，其中所述双稳态锁存器包括第一反相器(32)和第二反相器(41)，当所述第二电子开关(25)断开时，所述第一反相器(32)和所述第二反相器(41)断开，而当所述第二电子开关(25)闭合时，所述第一反相器(32)和所述第二反相器(41)相连。
21.如权利要求15所述的物理随机数产生系统(50)，其中所述振荡器(30)包括延迟元件(31)、反相器(32)和缓冲器(33)；以及其中所述开关装置(20)包括被配置为提供时钟信号(CS)的时钟(22)和被配置为一起激活所述延迟元件(31)、所述反相器(32)和所述缓冲器(33)以响应具有表示第一工作状态的电压电平的时钟信号(CS)的触发器(23)，所述延迟元件(31)、所述反相器(32)和所述缓冲器(33)响应于处于高逻辑电压电平的时钟信号(CS)而连接，并且所述缓冲器(33)和所述反相器(32)响应于处于低逻辑电压电平的时钟信号(CS)而断开。
22.如权利要求15所述的物理随机数产生系统(50)，其中所述双稳态锁存器(40)包括第一反相器(32)和第二反相器(42)；以及其中所述开关装置(20)包括被配置为提供时钟信号(CS)的时钟(22)和被配置为一起激活所述第一反相器(32)和所述第二反相器(42)以响应具有表示第二工作状态的电压电平的时钟信号(CS)的触发器(23)，所述第一反相器(32)和所述第二反相器(42)响应于具有表示第一工作状态的电压电平的时钟信号(CS)而断开，并响应于具有表示第二工作状态的电压电平的时钟信号(CS)而连接。
23.如权利要求14所述的物理随机数产生系统(50)，其中所述振荡器(30)包括复用器(34)和被配置为提供从所述复用器(34)的输出端到所述复用器(34)的反相输入端的反馈的延迟元件(31)。
24.如权利要求14所述的物理随机数产生系统(50)，其中所述双稳态锁存器(40)包括复用器(34)，被配置为提供从所述复用器(34)的输出端到所述复用器(34)的非反相输入端的反馈。
25.如权利要求14所述的物理随机数产生系统(50)，其中所述振荡器(30)包括“异-或”门(35)和被配置为提供从所述“异-或”门(35)的输出端到所述“异-或”门(35)的输入端的反馈的延迟元件(31)。
26.如权利要求14所述的物理随机数产生系统(50)，其中所述双稳态锁存器(40)包括“异-或”门(35)和被配置为提供从所述“异-或”门(35)的输出端到所述“异-或”门(35)的输入端的反馈的延迟元件(31)。
27.一种可在第一工作状态和第二工作状态之间转换的物理随机数发生器(10)，包括：
用于在所述物理随机数发生器(10)的第一工作状态期间产生一个或多个电压振荡信号(VOS)的装置，每个电压振荡信号(VOS)具有不可预测的逻辑电压电平；以及
用于在所述物理随机数发生器(10)的第二工作状态期间锁存随机数位(RNB)的装置，所述随机数位(RNB)是每个电压振荡信号(VOS)的不可预测逻辑电压电平的函数。
CN03817550.9A 2002-07-25 2003-07-14 用于产生随机数的开关电子电路 Expired - Fee Related CN1672127B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/205,273 2002-07-25
US10/205,273 US6771104B2 (en) 2002-07-25 2002-07-25 Switching electronic circuit for random number generation
PCT/IB2003/003235 WO2004012334A2 (en) 2002-07-25 2003-07-14 Switching electronic circuit for random number generation

Publications (2)

Publication Number Publication Date
CN1672127A CN1672127A (zh) 2005-09-21
CN1672127B true CN1672127B (zh) 2010-08-18

Family

ID=30770037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03817550.9A Expired - Fee Related CN1672127B (zh) 2002-07-25 2003-07-14 用于产生随机数的开关电子电路

Country Status (8)

Country Link
US (1) US6771104B2 (zh)
EP (1) EP1543407B1 (zh)
JP (1) JP2005534249A (zh)
CN (1) CN1672127B (zh)
AT (1) ATE386292T1 (zh)
AU (1) AU2003247074A1 (zh)
DE (1) DE60319104T2 (zh)
WO (1) WO2004012334A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7047262B2 (en) * 2002-08-21 2006-05-16 Koninklijke Philips Electronics N.V. Entropy estimation and decimation for improving the randomness of true random number generation
US7325021B2 (en) * 2003-03-14 2008-01-29 Nxp B.V. VLSI implementation of metastability-based random number generator using delay ladders
WO2006054476A1 (ja) * 2004-11-18 2006-05-26 Niigata Tlo Corporation 乱数生成方法及び乱数生成装置
US7634522B1 (en) 2004-11-30 2009-12-15 Novell, Inc. Random number generation
US20100005853A1 (en) * 2005-08-03 2010-01-14 Nano-Proprietary, Inc. Continuous Range Hydrogen Sensor
US8346832B2 (en) * 2006-10-12 2013-01-01 The Regents Of The University Of Michigan Random number generator
US8583712B2 (en) * 2007-09-18 2013-11-12 Seagate Technology Llc Multi-bit sampling of oscillator jitter for random number generation
US8886692B2 (en) * 2009-02-09 2014-11-11 Samsung Electronics Co., Ltd. Apparatus for generating random number
KR101579837B1 (ko) * 2009-02-09 2015-12-24 삼성전자주식회사 난수 발생 장치 및 난수 발생 방법
US20100281088A1 (en) * 2009-04-29 2010-11-04 Psigenics Corporation Integrated true random number generator
KR20110060033A (ko) * 2009-11-30 2011-06-08 박옥희 해상 구조물용 커플링
US20110191129A1 (en) * 2010-02-04 2011-08-04 Netzer Moriya Random Number Generator Generating Random Numbers According to an Arbitrary Probability Density Function
US8285767B2 (en) * 2011-03-07 2012-10-09 Arm Limited Apparatus and method for generating a random number
US8788551B2 (en) 2011-11-15 2014-07-22 Seagate Technology Llc Random number generation using switching regulators
US9201630B2 (en) 2012-02-10 2015-12-01 Seagate Technology Llc Random number generation using startup variances
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
JP6167876B2 (ja) * 2013-11-28 2017-07-26 富士通株式会社 電子回路、電子機器及び認証システム
US9189202B2 (en) * 2013-12-23 2015-11-17 The University Of Massachusetts Generate random numbers using metastability resolution time
US9774317B1 (en) 2016-08-29 2017-09-26 Amazon Technologies, Inc. Bistable-element for random number generation
WO2019030667A1 (en) * 2017-08-08 2019-02-14 Politechnika Warszawska RANDOM NUMBER GENERATOR
TWI634479B (zh) * 2017-10-11 2018-09-01 華邦電子股份有限公司 隨機數產生系統及其隨機數產生方法
CN109656514B (zh) 2017-10-11 2023-08-15 华邦电子股份有限公司 随机数产生系统及其随机数产生方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570307A (en) * 1995-01-06 1996-10-29 Vlsi Technology, Inc. Digital randomizer for on-chip generation and storage of random self-programming data block
US5963104A (en) * 1996-04-15 1999-10-05 Vlsi Technology, Inc. Standard cell ring oscillator of a non-deterministic randomizer circuit
US6065029A (en) * 1998-05-26 2000-05-16 N*Able Technologies, Inc. Method and system for providing a random number generator

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866128A (en) * 1973-06-25 1975-02-11 Nasa Random pulse generator
US4395703A (en) * 1981-06-29 1983-07-26 Motorola Inc. Precision digital random data generator
US4571556A (en) 1983-07-28 1986-02-18 Mi Medical & Scientific Instruments, Inc. Randomized-clock circuit
US4810975A (en) * 1987-08-10 1989-03-07 Dallas Semiconductor Corp. Random number generator using sampled output of variable frequency oscillator
US4905176A (en) * 1988-10-28 1990-02-27 International Business Machines Corporation Random number generator circuit
US5153532A (en) 1989-05-24 1992-10-06 Honeywell Inc. Noise generator using combined outputs of two pseudo-random sequence generators
DE4302830C1 (de) 1993-01-27 1994-03-03 Siemens Ag Rückgekoppeltes Schieberegister zum Erzeugen von Pseudozufallszahlenfolgen darstellenden digitalen Signalen
US5606322A (en) 1994-10-24 1997-02-25 Motorola, Inc. Divergent code generator and method
US6324558B1 (en) 1995-02-14 2001-11-27 Scott A. Wilber Random number generator and generation method
JP3410269B2 (ja) 1995-12-21 2003-05-26 株式会社アドバンテスト 遅延時間測定方法
US5706218A (en) * 1996-05-15 1998-01-06 Intel Corporation Random number generator
US5961577A (en) * 1996-12-05 1999-10-05 Texas Instruments Incorporated Random binary number generator
GB2333652A (en) 1998-01-24 1999-07-28 Motorola Ltd Random number generator with improved equiprobability
US6046616A (en) 1998-08-07 2000-04-04 Tritech Microelectronics, Ltd. Two dimensional random pulse generator
JP2000066592A (ja) 1998-08-19 2000-03-03 Syst Kogaku Kk 乱数生成装置
GB2353155A (en) 1999-08-05 2001-02-14 Mitsubishi Electric Inf Tech A random binary signal generator with a narrowed autocorrelation function
ATE403272T1 (de) 1999-12-22 2008-08-15 Ericsson Telefon Ab L M Verfahren und elektrische vorrichtung für die leistungsfähige generierung von mehrfachraten- pseudozufallsfolgen
US6522210B1 (en) 2000-02-16 2003-02-18 Honeywell International Inc. Random pulse generator
US6480072B1 (en) * 2000-04-18 2002-11-12 Advanced Micro Devices, Inc. Method and apparatus for generating random numbers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570307A (en) * 1995-01-06 1996-10-29 Vlsi Technology, Inc. Digital randomizer for on-chip generation and storage of random self-programming data block
US5963104A (en) * 1996-04-15 1999-10-05 Vlsi Technology, Inc. Standard cell ring oscillator of a non-deterministic randomizer circuit
US6065029A (en) * 1998-05-26 2000-05-16 N*Able Technologies, Inc. Method and system for providing a random number generator

Also Published As

Publication number Publication date
DE60319104T2 (de) 2009-02-05
WO2004012334A2 (en) 2004-02-05
AU2003247074A1 (en) 2004-02-16
US6771104B2 (en) 2004-08-03
AU2003247074A8 (en) 2004-02-16
EP1543407A2 (en) 2005-06-22
ATE386292T1 (de) 2008-03-15
JP2005534249A (ja) 2005-11-10
CN1672127A (zh) 2005-09-21
US20040017235A1 (en) 2004-01-29
DE60319104D1 (de) 2008-03-27
EP1543407B1 (en) 2008-02-13
WO2004012334A3 (en) 2004-05-21

Similar Documents

Publication Publication Date Title
CN1672127B (zh) 用于产生随机数的开关电子电路
CN100468317C (zh) 用于产生随机数的锁存电子电路
US8527567B2 (en) Random number generators having metastable seed signal generators therein
EP1049256A1 (en) Low supply voltage oscillator circuit, particularly of the CMOS type
CN102007470A (zh) 用于产生随机比特序列的装置和方法
KR100394841B1 (ko) 데이터 래치 회로와 그 구동 방법
KR950022038A (ko) 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로
CN115589217B (zh) Rc振荡电路
CN1316328C (zh) 用于集成电路的时钟发生器
CN113746427A (zh) 一种rc振荡电路
US6646513B1 (en) Oscillator circuit having an improved capacitor discharge circuit
US8232847B2 (en) Oscillation circuit
JP4173879B2 (ja) 同期方法及びデジタル電子回路及び誘導結合によって給電される回路
CN100498863C (zh) 一种可变长度编码的方法及其电路
JP2800690B2 (ja) 位相同期回路
JP2004198302A (ja) 断線検知回路
CN200993819Y (zh) 一种可变长度编码电路
US7088144B2 (en) Conditional precharge design in staticized dynamic flip-flop with clock enable
JP2019205081A (ja) フラグ保持回路及びフラグ保持方法
CN100430861C (zh) 用于产生时钟信号的装置
JP5617742B2 (ja) 高周波スイッチモジュール
KR20120101836A (ko) 난수 발생 장치
US9602085B2 (en) Data storage element and signal processing method
CN113328735A (zh) 晶体驱动电路
JP6641815B2 (ja) 回路装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070817

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20130714