CN1667745A - 以小读取电流侦测电子式熔丝状态的小型电路 - Google Patents

以小读取电流侦测电子式熔丝状态的小型电路 Download PDF

Info

Publication number
CN1667745A
CN1667745A CNA2005100513662A CN200510051366A CN1667745A CN 1667745 A CN1667745 A CN 1667745A CN A2005100513662 A CNA2005100513662 A CN A2005100513662A CN 200510051366 A CN200510051366 A CN 200510051366A CN 1667745 A CN1667745 A CN 1667745A
Authority
CN
China
Prior art keywords
phase inverter
resistance
fuse element
type fuse
aggressive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100513662A
Other languages
English (en)
Other versions
CN100411056C (zh
Inventor
吴瑞仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1667745A publication Critical patent/CN1667745A/zh
Application granted granted Critical
Publication of CN100411056C publication Critical patent/CN100411056C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

本发明是一种以小读取电流侦测电子式熔丝状态的小型电路，具体为一种电阻式熔丝元件侦测电路，包括一电阻式熔丝元件，一第二电阻式熔丝元件、一第一反相器，一第二反相器、一第一主动装置与一第二主动装置。该第一主动装置耦接该电阻式熔丝元件与该第一反相器，该第二主动装置耦接该第二电阻式熔丝元件与该第二反相器。其中，提供一时脉信号输入至该第一主动装置与该第二主动装置，当该时脉信号为逻辑状态为0且该电阻式熔丝元件未被烧毁时，该第一反相器与该第二反相器之间产生一差动电压，且当该时脉信号为逻辑状态为0，且该电阻式熔丝元件被烧毁时，该第一反相器与该第二反相器产生一单一电压。

Description

以小读取电流侦测电子式熔丝状态的小型电路
技术领域
本发明为半导体装置领域的发明，特别是关于半导体熔丝，具体为一种以小读取电流侦测电子式熔丝状态的小型电路。
背景技术
在半导体电路中，熔丝因应各种需求而被使用。举例来说，存储器中的电路就是使用熔丝来实现存储冗余(memoryredundancy)。关于熔丝可程序化的讨论和实例都已在下列专利中揭露：U.S.Pat.NO.6,498,526“熔丝电路及其熔丝状态侦测方法”、U.S.Pat.NO.4,446,534“可程序化熔丝电路”以及U.S.Pat.NO.5,953,279“用于存储装置的熔丝选择电路”。
半导体熔丝一般被烧毁都是借由被施加一大电压(相对于电源供应器的电压大小)或是由激光来达成。在这两者之间都需要有一电路来侦测半导体熔丝实际情形上是否成功的被烧毁。电阻式熔丝元件通常为可程序化熔丝，其中一熔丝元件被视为一电阻，且其电阻值大于一未被烧毁的熔丝的电阻值时，则该熔丝元件视为被烧毁。
在一般的半导体电路中，一多晶硅熔丝(poly fuse)通常会与一参考电阻串联在一相关电路，如一栓锁感测电路。然而，一般情形会使用另一电路并联该多晶硅熔丝，用以烧毁该多晶硅熔丝。这另一电路可能会造成原先的相关电路的数据加载错误，随之造成电路运作错误。
因此，我们需要一种电阻式熔丝元件侦测电路，用以改进现有技术的缺点。
发明内容
本发明的目的为提供一种电阻式熔丝元件侦测电路。本发明的另一目的为提供一种侦测一电阻式熔丝是否烧毁的方法。
本发明提供一种电阻式熔丝元件侦测电路，包括一电阻式熔丝元件，一第二电阻式熔丝元件、一第一反相器，一第二反相器、一第一主动装置与一第二主动装置；该第一主动装置耦接该电阻式熔丝元件与该第一反相器，该第二主动装置耦接该第二电阻式熔丝元件与该第二反相器；其中，提供一时脉信号输入至该第一主动装置与该第二主动装置，当该时脉信号为逻辑状态为0且该电阻式熔丝元件未被烧毁时，该第一反相器与该第二反相器之间产生一差动电压且当该时脉信号为逻辑状态为0且该电阻式熔丝元件被烧毁时，该第一反相器与该第二反相器产生一单一电压。
本发明所述的电阻式熔丝元件侦测电路，该第一主动装置包括一第一晶体管且该第二主动装置包括一第二晶体管，该第一晶体管与该第二晶体管都包括一栅极，且该时脉信号输入至该第一晶体管与该第二晶体管的栅极。
本发明所述的电阻式熔丝元件侦测电路，该第一晶体管包括一源极与一漏极，该第一晶体管的源极与漏极中之一与该电阻式熔丝元件连接，且该第二晶体管包括一源极与一漏极，该第二晶体管的源极与漏极中之一与该第二电阻式熔丝元件连接。
本发明所述的电阻式熔丝元件侦测电路，该第一晶体管的源极与漏极中的另一与该第一反相器的一输出端与该第二反相器的一输入端耦接，且该第二晶体管的源极与漏极中的另一与该第二反相器的一输出端与该第一反相器的一输入端耦接。
本发明所述的电阻式熔丝元件侦测电路，该第一主动装置与该第一反相器的一输出端与该第二反相器的一输入端耦接。
本发明所述的电阻式熔丝元件侦测电路，该第二主动装置与该第二反相器的一输出端与该第一反相器的一输入端耦接。
本发明所述的电阻式熔丝元件侦测电路，该差动电压是由该第一反相器的输出与该第二反相器的输出所产生，且该单一电压是由该第一反相器的输出与该第二反相器的输出中之一所产生。
本发明所述的电阻式熔丝元件侦测电路，该第二主动装置耦接该第一反相器的输入端与该第二反相器的输出端。
本发明更提供一种侦测一电阻式熔丝是否烧毁的方法，包括下列步骤：透过一第一主动装置耦接一电阻式熔丝元件与一第一反相器且透过一第二主动装置耦接一第二电阻式熔丝元件与一第二反相器；提供一时脉信号输入至该第一主动装置与该第二主动装置；当该时脉信号为逻辑状态为0时，观察该第一反相器与该第二反相器是否产生一差动电压或一单一电压，当该第一反相器与该第二反相器产生一差动电压时，是表示该电阻式熔丝元件未被烧毁，且当该第一反相器与该第二反相器产生一单一电压时，是表示该电阻式熔丝元件被烧毁。
本发明还提供一种电阻式熔丝元件侦测电路，其特征在于所述电阻式熔丝元件侦测电路包括：一电阻式熔丝元件具有一第一电阻值；一第二电阻式熔丝元件具有一异于该第一电阻值的第二电阻值；一第一反相器与一第二反相器；以及一第一主动装置与一第二主动装置，该第一主动装置耦接该电阻式熔丝元件与该第一反相器，该第二主动装置耦接一第二电阻式熔丝元件与该第二反相器；其中，提供一时脉信号输入至该第一主动装置与该第二主动装置，当该时脉信号为逻辑状态为0且该电阻式熔丝元件未被烧毁时，该第一反相器与该第二反相器之间产生一差动电压，且当该时脉信号为逻辑状态为0且该电阻式熔丝元件被烧毁时，该第一反相器与该第二反相器产生一单一电压。
附图说明
图1为根据本发明的一实施例的电路图；
图2为根据本发明的一实施例的流程图；
图3为根据图1的时序图。
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
图1为根据本发明的实施例的一电阻式熔丝元件侦测电路10的电路图。该电阻式熔丝元件侦测电路10包括一电阻式熔丝元件12，具有一第一端点12a与一第二端点12b；参考电阻式熔丝元件13，具有一第一端点13a与一第二端点13b：一P沟道金属氧化物半导体(PMOS)晶体管20，具有一源/漏极21，一漏/源极22与一栅极23；一PMOS晶体管30，具有一源/漏极31，一漏/源极32与一栅极33；一第一反相器40；一第二反相器70；一N沟道金属氧化物半导体(NMOS)晶体管74，用以形成一数据写入电路，具有一源/漏极71，一漏/源极72与一栅极73。
数据信号输入端110耦接该数据写入晶体管74的栅极73。该数据写入晶体管74的源/漏极71、该电阻式熔丝元件12的第二端点12b与该晶体管20的源/漏极21耦接在端点14。该晶体管20的漏/源极22与该第一反相器40耦接在端点16。该参考电阻式熔丝元件13的第二端点13b与该晶体管30的源/漏极31耦接在端点15。该晶体管30的漏/源极32与该第二反相器70耦接在端点17。该晶体管20的栅极23与该晶体管30的栅极33耦接在端点18。时脉信号输入端120与该晶体管20的栅极23与该晶体管30的栅极33耦接在端点18。
该电阻式熔丝元件12与该参考电阻式熔丝元件13通常与该电阻式熔丝元件侦测电路10的其它元件电性独立。在一些实施例中，该电阻式熔丝元件12包括一多晶硅熔丝。在该数据写入电路晶体管74尚未送出一数据写入电压前，该电阻式熔丝元件12在未被烧毁或导通时具有一小于该参考电阻式熔丝元件13的电阻值的一电阻值。
第一反相器40可能包含一PMOS晶体管50，具有一源/漏极51，一漏/源极52与一栅极53以及一NMOS晶体管60，具有一源/漏极61，一漏/源极62与一栅极63。该PMOS晶体管50的栅极53与该NMOS晶体管60的栅极63耦接在端点55，形成该第一反相器40的一输入端。该PMOS晶体管50的漏/源极52与该NMOS晶体管60的漏/源极62耦接在端点65，形成该第一反相器40的一输出端。
第二反相器70可能包含一PMOS晶体管80，具有一源/漏极81，一漏/源极82与一栅极83以及一NMOS晶体管90，具有一源/漏极91，一漏/源极92与一栅极93。该PMOS晶体管80的栅极83与该NMOS晶体管90的栅极93耦接在端点85，形成该第二反相器70的一输入端。该PMOS晶体管80的漏/源极82与该NMOS晶体管90的漏/源极92耦接在端点95，形成该第二反相器70的一输出端。
该第一反相器40的输出端65与该晶体管20的漏/源极22以及该第二反相器70的输入端85耦接在端点16。该第二反相器70的输出端95与该晶体管30的漏/源极32以及该第一反相器的输入端55耦接在端点17。
此外，借由图1到图3的说明，本发明还提供一种方法，利用该电阻式熔丝元件侦测电路10的运作来侦测一电阻式熔丝元件是否完整。在图2的步骤210中，一第一电压被输入到电阻式熔丝元件12的第一端点12a。在步骤220中，大体上相等于该第一电压的一第二参考电压被输入到该参考电阻式熔丝元件13的一第一端点13a。在步骤230中，一时脉信号被输入到时脉信号输入端120。如图3所示的时序图，当被输入到时脉信号输入端120的时脉信号300其逻辑状态为1时(如301)，一具有电压准位311的电压310在第一反相器40的输出端产生，且一具有电压准位321的电压320在第二反相器70的输出端95产生。
当被输入到时脉信号输入端120的时脉信号300其逻辑状态为0时，该电阻式熔丝元件侦测电路10动作如下。第一反相器40的NMOS晶体管60限制了在第一反相器40的输出端65的电压310的电流，同一时间，晶体管20将在第一反相器40的输出端65的电压310往下拉到一电压准位312(由NMOS晶体管60控制电压下降的幅度)。第二反相器70的NMOS晶体管90限制了在第二反相器70的输出端95的电压320的电流，同一时间，晶体管30将在第二反相器70的输出端95的电压320往上拉到一电压准位322(由NMOS晶体管90控制电压上升的幅度)。在电压准位312与电压准位322之间产生的差动电压330则被栓锁或储存在第一反相器40与第二反相器70之间。被栓锁住的差动电压330则可用来判断电阻式熔丝元件12目前的电阻值。而该电阻式熔丝元件12目前的电阻值则被与一具有原始电阻值的参考电阻式熔丝元件13作比较，判别电阻式熔丝元件12是否完整。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10～电阻式熔丝元件侦测电路
12～电阻式熔丝元件
12a～电阻式熔丝元件的第一端点
12b～电阻式熔丝元件的第二端点
13～参考电阻式熔丝元件
13a～参考电阻式熔丝元件的第一端点
13b～参考电阻式熔丝元件的第二端点
14、15、16、17、18、55、65、85、95～端点
20～晶体管
21～源/漏极
22～漏/源极
23～栅极
30～晶体管
31～源/漏极
32～漏/源极
33～栅极
40～第一反相器
70～第二反相器
50～PMOS晶体管
51～源/漏极
52～漏/源极
53～栅极
60～NMOS晶体管
61～源/漏极
62漏/源极
63～栅极
80～PMOS晶体管
81～源/漏极
82～漏/源极
83～栅极
90～NMOS晶体管
91～源/漏极
92漏/源极
93～栅极
74～晶体管
71～源/漏极
72～漏/源极
73～栅极
110～数据信号输入端
210～输入一第一电压至该熔丝元件的第一端点
220～输入一第二电压至该参考熔丝元件的第一端点
230～使输入的时脉信号逻辑状态为0
300～时脉信号
301～逻辑状态为1
302～逻辑状态为0
310～第一反相器40的输出电压
311～电压准位
312～电压准位
320～第二反相器70的输出电压
321～电压准位
322～电压准位
330～差动电压

Claims (10)

1、一种电阻式熔丝元件侦测电路，其特征在于所述电阻式熔丝元件侦测电路包括：
一第一反相器与一第二反相器；以及
一第一主动装置与一第二主动装置，该第一主动装置耦接该电阻式熔丝元件与该第一反相器，该第二主动装置耦接一第二电阻式熔丝元件与该第二反相器；
其中，提供一时脉信号输入至该第一主动装置与该第二主动装置，当该时脉信号为逻辑状态为0且该电阻式熔丝元件未被烧毁时，该第一反相器与该第二反相器之间产生一差动电压，以及当该时脉信号为逻辑状态为0且该电阻式熔丝元件被烧毁时，该第一反相器与该第二反相器产生一单一电压。
2、根据权利要求1所述的电阻式熔丝元件侦测电路，其特征在于：该第一主动装置包括一第一晶体管且该第二主动装置包括一第二晶体管，该第一晶体管与该第二晶体管都包括一栅极，且该时脉信号输入至该第一晶体管与该第二晶体管的栅极。
3、根据权利要求2所述的电阻式熔丝元件侦测电路，其特征在于：该第一晶体管包括一源极与一漏极，该第一晶体管的源极与漏极中之一与该电阻式熔丝元件连接，且该第二晶体管包括一源极与一漏极，该第二晶体管的源极与漏极中之一与该第二电阻式熔丝元件连接。
4、根据权利要求3所述的电阻式熔丝元件侦测电路，其特征在于：该第一晶体管的源极与漏极中的另一与该第一反相器的一输出端与该第二反相器的一输入端耦接，且该第二晶体管的源极与漏极中的另一与该第二反相器的一输出端与该第一反相器的一输入端耦接。
5、根据权利要求1所述的电阻式熔丝元件侦测电路，其特征在于：该第一主动装置与该第一反相器的一输出端与该第二反相器的一输入端耦接。
6、根据权利要求5所述的电阻式熔丝元件侦测电路，其特征在于：该第二主动装置与该第二反相器的一输出端与该第一反相器的一输入端耦接。
7、根据权利要求5所述的电阻式熔丝元件侦测电路，其特征在于：该差动电压是由该第一反相器的输出与该第二反相器的输出所产生，且该单一电压是由该第一反相器的输出与该第二反相器的输出中之一所产生。
8、根据权利要求1所述的电阻式熔丝元件侦测电路，其特征在于：该第二主动装置耦接该第一反相器的输入端与该第二反相器的输出端。
9、一种侦测一电阻式熔丝是否烧毁的方法，其特征在于所述侦测一电阻式熔丝是否烧毁的方法包括下列步骤：
透过一第一主动装置耦接一电阻式熔丝元件与一第一反相器，且透过一第二主动装置耦接一第二电阻式熔丝元件与一第二反相器；
提供一时脉信号输入至该第一主动装置与该第二主动装置；
当该时脉信号为逻辑状态为0时，观察该第一反相器与该第二反相器是否产生一差动电压或一单一电压，当该第一反相器与该第二反相器产生一差动电压时，是表示该电阻式熔丝元件未被烧毁，且当该第一反相器与该第二反相器产生一单一电压时，是表示该电阻式熔丝元件被烧毁。
10、一种电阻式熔丝元件侦测电路，其特征在于所述电阻式熔丝元件侦测电路包括：
一电阻式熔丝元件具有一第一电阻值；
一第二电阻式熔丝元件具有一异于该第一电阻值的第二电阻值；
一第一反相器与一第二反相器；以及
一第一主动装置与一第二主动装置，该第一主动装置耦接该电阻式熔丝元件与该第一反相器，该第二主动装置耦接一第二电阻式熔丝元件与该第二反相器；
其中，提供一时脉信号输入至该第一主动装置与该第二主动装置，当该时脉信号为逻辑状态为0且该电阻式熔丝元件未被烧毁时，该第一反相器与该第二反相器之间产生一差动电压，且当该时脉信号为逻辑状态为0且该电阻式熔丝元件被烧毁时，该第一反相器与该第二反相器产生一单一电压。
CNB2005100513662A 2004-03-08 2005-03-08 以小读取电流侦测电子式熔丝状态的小型电路及方法 Active CN100411056C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US55115904P 2004-03-08 2004-03-08
US60/551,159 2004-03-08
US10/941,587 US20050195016A1 (en) 2004-03-08 2004-09-14 Small size circuit for detecting a status of an electrical fuse with low read current
US10/941,587 2004-09-14

Publications (2)

Publication Number Publication Date
CN1667745A true CN1667745A (zh) 2005-09-14
CN100411056C CN100411056C (zh) 2008-08-13

Family

ID=34915716

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100513662A Active CN100411056C (zh) 2004-03-08 2005-03-08 以小读取电流侦测电子式熔丝状态的小型电路及方法

Country Status (3)

Country Link
US (1) US20050195016A1 (zh)
CN (1) CN100411056C (zh)
TW (1) TWI253742B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408584B (zh) * 2008-10-09 2011-07-27 艾默生网络能源有限公司 用于多路熔丝信号检测的装置
CN107464585A (zh) * 2016-06-06 2017-12-12 华邦电子股份有限公司 电子式熔丝装置以及电子式熔丝阵列
CN112992245A (zh) * 2020-12-25 2021-06-18 上海华力微电子有限公司 efuse单元结构、efuse单元的双列结构及efuse单元结构的应用电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304527B1 (en) * 2005-11-30 2007-12-04 Altera Corporation Fuse sensing circuit
US20090153228A1 (en) * 2007-12-18 2009-06-18 International Business Machines Corporation Structure for improving fuse state detection and yield in semiconductor applications
CN114647272A (zh) * 2020-12-18 2022-06-21 圣邦微电子（北京）股份有限公司 修调熔丝读取电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418487A (en) * 1992-09-04 1995-05-23 Benchmarg Microelectronics, Inc. Fuse state sense circuit
JP3176324B2 (ja) * 1997-07-29 2001-06-18 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US6191641B1 (en) * 1999-02-23 2001-02-20 Clear Logic, Inc. Zero power fuse circuit using subthreshold conduction
KR100363327B1 (ko) * 2000-03-23 2002-11-30 삼성전자 주식회사 퓨즈 회로 및 그것의 프로그램 상태 검출 방법
US6370074B1 (en) * 2000-05-05 2002-04-09 Agere Systems Guardian Corp Redundant encoding for buried metal fuses
US6462596B1 (en) * 2000-06-23 2002-10-08 International Business Machines Corporation Reduced-transistor, double-edged-triggered, static flip flop
JP4405162B2 (ja) * 2003-02-14 2010-01-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6819144B2 (en) * 2003-03-06 2004-11-16 Texas Instruments Incorporated Latched sense amplifier with full range differential input voltage
JP4360485B2 (ja) * 2003-05-14 2009-11-11 Ｏｋｉセミコンダクタ株式会社 フューズ検出回路
US7019534B2 (en) * 2004-03-26 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Detecting the status of an electrical fuse
JP2006012211A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408584B (zh) * 2008-10-09 2011-07-27 艾默生网络能源有限公司 用于多路熔丝信号检测的装置
CN107464585A (zh) * 2016-06-06 2017-12-12 华邦电子股份有限公司 电子式熔丝装置以及电子式熔丝阵列
CN112992245A (zh) * 2020-12-25 2021-06-18 上海华力微电子有限公司 efuse单元结构、efuse单元的双列结构及efuse单元结构的应用电路

Also Published As

Publication number Publication date
US20050195016A1 (en) 2005-09-08
TW200531256A (en) 2005-09-16
TWI253742B (en) 2006-04-21
CN100411056C (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
JP5941135B2 (ja) Ｕｓｂインターフェースを有する電子機器及びそのｕｓｂ通信の起動方法
CN100340063C (zh) 半导体集成电路
CN1667745A (zh) 以小读取电流侦测电子式熔丝状态的小型电路
CN1420405A (zh) 电压调节器
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1212705C (zh) 半导体器件
CN1499328A (zh) 漏电流补偿装置及漏电流补偿方法
CN1241205C (zh) 地址生成电路
CN1305218C (zh) 半导体装置
CN1665127A (zh) 可变电容电路以及包含该可变电容电路的集成电路
CN1233093C (zh) 驱动电路
CN1836204A (zh) 开关充电乘法器－除法器
CN2743976Y (zh) 静电放电保护电路
CN1794585A (zh) Mos型半导体集成电路装置
CN1637943A (zh) 半导体存储器件的激活电路
CN1090407C (zh) 模式设定电路
CN105703761A (zh) 输入/输出驱动电路
CN1960173A (zh) 功率输出级
CN1458743A (zh) 闩锁电路
CN1158671C (zh) 信号发生器
CN1783718A (zh) 逻辑电路
CN1296279A (zh) 双向扫描式开关矩阵的方法和装置
CN1501561A (zh) 快速触发的静电保护电路及其方法
CN1992266A (zh) 半导体集成电路装置
CN102624227A (zh) 一种电流控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant