CN1655086A - 调整负载中晶体管跨导变化范围用的偏置补偿电路 - Google Patents

调整负载中晶体管跨导变化范围用的偏置补偿电路 Download PDF

Info

Publication number
CN1655086A
CN1655086A CN 200510011357 CN200510011357A CN1655086A CN 1655086 A CN1655086 A CN 1655086A CN 200510011357 CN200510011357 CN 200510011357 CN 200510011357 A CN200510011357 A CN 200510011357A CN 1655086 A CN1655086 A CN 1655086A
Authority
CN
China
Prior art keywords
transistor
current
circuit
source
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510011357
Other languages
English (en)
Other versions
CN100386706C (zh
Inventor
冒小建
杨华中
汪蕙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CNB2005100113570A priority Critical patent/CN100386706C/zh
Publication of CN1655086A publication Critical patent/CN1655086A/zh
Application granted granted Critical
Publication of CN100386706C publication Critical patent/CN100386706C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

调整负载中晶体管跨导变化范围用的电流镜属于CMOS集成电路中负载晶体管的跨导调整技术领域,其特征在于:再用作电流偏置的电流镜中,在它的偏置电流源输出端对地并联一个NMOS晶体管,该NMOS晶体管的栅极与一个电阻分压支路的中点相连接,所述的NMOS管和所述的电阻分压支路共同构成了一个偏置补偿电路。在LC振荡器中使用了本发明所述的电流补偿电路后,比没有补偿的NMOS管跨导的方差降低了41.4%。

Description

调整负载中晶体管跨导变化范围用的偏置补偿电路
技术领域
调整负载中晶体管跨导变化范围用的偏置补偿电路属于CMOS集成电路中负载晶体管的跨导调整技术领域。
背景技术
由于制造步骤的不一致而引起的工艺参数的波动、电路工作的环境温度改变以及电源电压的变化都会引起电路的性能在其标称值附近波动。在集成电路设计过程中,要求电路在工艺过程、电源电压以及环境温度(Process、Supply Voltage、and Temperature,PVT)变化的时候电路性能比较稳健,从而避免电路的合格率的降低。
在某些电路如LC振荡器中,晶体管的跨导是一个关键的中间性能指标(见参考文献:Ham,D.,and Hajimiri,A.:‘Concepts and Methods in Optimization of Integrated LC VCOs’,IEEE J.Solid-State Circuits,June 2001,Vol.36,No.6,pp.896-909)。图1所示为经过补偿的LC振荡器的电路(左边)以及它在稳态情况下的线性等效电路(右边)。在这里跨导gtank代表谐振回路的损耗,而-gactive代表电路中用以补偿谐振回路损耗的有源器件的等效的负跨导。在振荡器电路中,输出信号的相位噪声是最重要的性能指标。根据振荡器的相位噪声理论,一个振荡器的最优的相位噪声性能在-gactive选某一个优化值-gopt的时候出现。在实际的应用中,随着PVT的变化而引起的-gactive的变化会引起相位噪声性能偏离原先我们设计的最优点;-gactive的变化范围越大,相位噪声的性能就会越差。因此,减小-gactive随PVT变化的变化很重要。
在这本发明中,我们将介绍一种偏置电流补偿的方法,可以减小MOS晶体管的跨导随PVT的变化而变化从而最终提高LC振荡器的性能。同样的方法可以在其他的需要稳定的晶体管跨导到的电路中应用。经过检索,没有发现类似现有技术。
发明内容
本发明的目的在于提供一种用于降低集成电路中MOS集体管跨导的方差的偏置补偿电路。本发明的特征在于,它包含有:
用作电流偏置的电流镜,包含:
电流源;
第一NMOS管,用MN2表示,它的漏极、栅极都与所述电流源的输出端相连;
第二NMOS管,用MN3表示,它的栅极和上述MN2管的栅极相连,它的源极和上述MN2管的源极共地;
负载中的晶体管,用MN4表示,它的源极和上述MN3管的漏极相连,它的漏极接电源;电流补偿电路,包含:
电阻分压支路,有两个电阻串连而成,一端接电源另一端接地;
第三NMOS管,它的栅极和上述电阻分压支路的中点相连,它的漏极接上述电流源的输出端,它的源极接地。
所述的电阻分压支路中,接地电阻的另一端经一个反接的二级管与所述的电阻分压之路中点相连。
在LC振荡器中使用了本发明所述的电流补偿电路后,比没有补偿的NMOS管跨导的方差降低了41.4%。
附图说明
图1:LC振荡器原理图:
1A:已用偏置补偿的LC振荡器电路的原理图;
1B:图1a的等效原理图。
图2:NMOS电路中偏置补偿电路的原理图:
2A:未补偿前的NMOS电路中电流镜的电路原理图;
2B:已补偿后的NMOS电路中电流镜的电路原理图。
图3:PMOS以及CMOS电路中偏置补偿电路的原理图:
3A:已补偿后的PMOS电路中电流镜的电路原理图。
3B:已补偿后的CMOS电路中电流镜的电路原理图。
图4:经过补偿的和未经过补偿的晶体管的跨导在各种情况下变化的比较
具体实施方式
在图2A中,是一个被广泛使用的用作电流偏置的电流镜;图2B中是一个增加了电流补偿的电流镜。其中MN4是我们需要保持其跨导稳定的晶体管,晶体管MN2和MN3是偏置的电流镜,晶体管MN1、电阻R1和电阻R2组成我们所推荐的补偿电路。MOS晶体管的漏源电流(IDS)和跨导(gm)可以表示为(见文献Razavi,B.:‘Design of Analog CMOS IntegratedCircuits’,McGraw.Hill Companies,Inc.,2001.):
I DS = 1 2 · K · ( V GS - V TH ) 2 · ( 1 + λ · V DS ) - - - - ( 1 )
同时
g m = K · ( V GS - V TH ) · ( 1 + λ · V DS ) = 2 K · I DS · ( 1 + λ · V DS ) - - - - ( 2 )
其中K为晶体管的电子迁移能力系数,λ为晶体管沟道长度调制系数,VTH为晶体管的阈值电压,另外,VGS和VDS分别为晶体管的栅源电压和漏源电压。由于PVT的变化,K、λ和VTH也将发生变化,这将引起漏源电流IDS和跨导gm的变化。在下一段中,我们将分析我们推荐的辅助电路是如何工作的,同时介绍它为什么可以降低晶体管MN4的跨导的变化。
首先,假设K由于PVT的变化而变大了。为了简单起见,我们首先忽略晶体管的沟道长度调制效应。在图2A所示的电路中,晶体管MN2的漏源电流IDS,MN2不变,晶体管MN4的漏源电流IDS,MN4也不会变化。根据公式(2),晶体管MN4的跨导gm,MN4将随着K的增加而增加。在图2B所示的电路中,我们会发现,由于晶体管MN1的栅源电压VGS,MN1是不变的,同时它的漏源电流IDS,MN1将随K的增加而增加,同时相应的,MN2的漏源电流会降低。这就补偿了K的增加从而抑制了晶体管MN4的跨导gm的增加。如果我们仔细设计电路,我们甚至可以使得在K增加的时候晶体管MN4的跨导gm的保持不变。同样的道理,这样的补偿在K降低的时候也会发生作用。
其次,在图2A中,如果阈值电压VTH随PVT变化而变小,根据公式(2),为了保持IDS,MN2不变,VGS,MN2将会降低;这样根据公式(1),由于MN2的漏源电压VDS,MN2=VGS,MN2的降低,VGS,MN2-VTH会增加。那么VGS,MN3-VTH,IDS,MN3,IDS,MN4以及晶体管MN4的跨导gm都将增加。当如图2B所示的辅助电路被加上之后,MN1的漏源电流IDS,MN1将随着VTH的降低而增加,因此MN2的漏源电流IDS,MN2将相应的降低。IDS,MN2的降低引起和它相关的晶体管MN3和MN4的漏源电流IDS,MN3和IDS,MN4。这样由于阈值电压VTH降低而引起的MN4的跨导gm的增加就被有效的抑制了。和K的变化相似,当VTH增加的时候,辅助电路仍然发挥作用。
最后,我们来分析电源电压变化时补偿电路是如何工作的。首先我们假定电源电压增加的情况,在图2A中,晶体管MN3和MN4的漏源电压将增加,从而MN4的漏源电流IDS,MN4会变大导致对应的跨导gm增加。在图2B中,电源电压的增加将抬高晶体管的栅源电压VGS,MN1,从而它的漏源电流IDS,MN1会增加。正如上面所提到的那样,IDS,MN1的增加会导致MN3和MN4的漏源电流下将,从而在一定程度上抑制由于电源电压升高带来的MN4的跨导的增加。
在我们设计PMOS和CMOS电路,相似的补偿办法也可以被应用。这样的补偿电路可以参考图3。
在这一小节中,我们将介绍一个例子说明在振荡器的设计中补偿的效果。电路的实现是用意法半导体公司的1.2V HCMOS9RF工艺(见文献‘HCMOS9_GP 0.13um SIX METAL CMOS PROCESSFOR RF APPLICATION’,STMicroelectronic,May,2003)。图1A是一个只有NMOS晶体管的LC振荡器,图1B中的gactive对应着电路图中M4和M5的跨导gm。在这个例子中,补偿电路和图2B中有些不同,在两个电阻中插入一个二级管,这样做的目的是为了优化电源电压的补偿。
将电源电压分别设为1.08、1.2和1.32伏,我们将电路在0、27和70℃的情况下对晶体管的典型值、快工艺和慢工艺等三种工艺偏差情况进行仿真。由于在补偿电路中用到了电阻和二级管,他们的参数也会随工艺的变化而变化;所以仿真同时也考到电阻和二级管在典型值、最大值和最小值三种工艺偏差下的情况,这样所有的PVT变化共243种组合我们全部做了仿真。对于M4的跨导,我们对经过补偿的和未经过补偿的电路进行统计,结果如图四所示。在未经补偿的电路中,M4的跨导gm的平均值为6.2ms,最大和最小值分别为0.52ms和0.71ms;而在经过补偿的电路中,gm的均值相同但是最大最小值分别变为0.54ms和0.68ms,比未经补偿的电路的变化范围小了26.3%。原始的未经补偿的M4的跨导gm的标准差为0.538ms,而经过补偿后的标准差值变为0.315ms,经过补偿的比未经补偿的降低了41.4%。
如果二级管可以用能隙电压源代替,图中晶体管M1的栅源电压VGS,M1的变化将会变小,那么补偿电路的效果会更加明显。另外的实现用理想电压源代替图1A中的二级管,经过补偿后的M4的跨导的方差变为0.269ms,只有原先的未经补偿是的一半。

Claims (2)

1.调整负载晶体管跨导用的偏置补偿电路,含有一个用作电流偏置的电流镜,其特征在于,它包含有:
用作电流偏置的电流镜,包含:
电流源;
第一NMOS管,用MN2表示,它的漏极、栅极都与所述电流源的输出端相连;
第二NMOS管,用MN3表示,它的栅极和上述MN2管的栅极相连,它的源极和上述MN2管的源极共地;
负载中的晶体管,用MN4表示,它的源极和上述MN3管的漏极相连,它的漏极接电源;
电流补偿电路,包含:
电阻分压支路,有两个电阻串连而成,一端接电源另一端接地;
第三NMOS管,它的栅极和上述电阻分压支路的中点相连,它的漏极接上述电流源的输出端,它的源极接地。
2.根据权利要求1所述的调整负载中晶体管跨导用的电流镜,其特征在于:所述的电阻分压支路中,接地电阻的另一端经一个反接的二级管与所述的电阻分压之路中点相连。
CNB2005100113570A 2005-02-25 2005-02-25 调整负载中晶体管跨导变化范围用的偏置补偿电路 Expired - Fee Related CN100386706C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100113570A CN100386706C (zh) 2005-02-25 2005-02-25 调整负载中晶体管跨导变化范围用的偏置补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100113570A CN100386706C (zh) 2005-02-25 2005-02-25 调整负载中晶体管跨导变化范围用的偏置补偿电路

Publications (2)

Publication Number Publication Date
CN1655086A true CN1655086A (zh) 2005-08-17
CN100386706C CN100386706C (zh) 2008-05-07

Family

ID=34894179

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100113570A Expired - Fee Related CN100386706C (zh) 2005-02-25 2005-02-25 调整负载中晶体管跨导变化范围用的偏置补偿电路

Country Status (1)

Country Link
CN (1) CN100386706C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425799B (zh) * 2007-11-02 2011-04-20 晨星半导体股份有限公司 用以避免nmos组件承受过高电压的保护电路
CN106788405A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 带电容漏电补偿的电荷泵电路及锁相环电路
WO2021244271A1 (zh) * 2020-06-03 2021-12-09 长鑫存储技术有限公司 片上终端电路及存储器设备
US11888474B2 (en) 2020-06-03 2024-01-30 Changxin Memory Technologies, Inc. On die termination circuit and memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777518A (en) * 1996-10-30 1998-07-07 Lucent Technologies Inc. Method of biasing mosfet amplifiers for constant transconductance
JPH11340750A (ja) * 1998-05-27 1999-12-10 Matsushita Electric Ind Co Ltd コンダクタンス回路
TW472985U (en) * 2001-01-05 2002-01-11 Elan Microelectronics Corp Current-controlled CMOS amplification circuit
US6407623B1 (en) * 2001-01-31 2002-06-18 Qualcomm Incorporated Bias circuit for maintaining a constant value of transconductance divided by load capacitance
FR2834087A1 (fr) * 2001-12-20 2003-06-27 Koninkl Philips Electronics Nv Circuit a transconductance sensiblement constante
JP2004152092A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd 電圧源回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425799B (zh) * 2007-11-02 2011-04-20 晨星半导体股份有限公司 用以避免nmos组件承受过高电压的保护电路
CN106788405A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 带电容漏电补偿的电荷泵电路及锁相环电路
WO2021244271A1 (zh) * 2020-06-03 2021-12-09 长鑫存储技术有限公司 片上终端电路及存储器设备
US11888474B2 (en) 2020-06-03 2024-01-30 Changxin Memory Technologies, Inc. On die termination circuit and memory device

Also Published As

Publication number Publication date
CN100386706C (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
US7408422B2 (en) Variable-capacitance circuit element
US7049888B2 (en) Active inductance circuit and differential amplifier circuit
CN101458537B (zh) 电压调整器电路及电阻偏差补偿方法
KR101409797B1 (ko) 트랜지스터 디바이스들에서 역 단채널 효과를 활용하기 위한 장치 및 방법
US8847684B2 (en) Analog circuits having improved transistors, and methods therefor
CN1366732A (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
DE10209517A1 (de) Abstimmbares, kapazitives Bauteil und LC-Oszillator mit dem Bauteil
CN1655086A (zh) 调整负载中晶体管跨导变化范围用的偏置补偿电路
CN104090619A (zh) 高工作稳定性的数模混合电路基准源
CN104076861A (zh) 改良型数模混合电路的带隙基准源
CN104076860A (zh) 数模混合电路的带隙基准源
CN103853224A (zh) 电流生成电路
CN204009652U (zh) 数模混合电路的低压差线性稳压源
CN104076857A (zh) 改良型数模混合电路
US7078968B2 (en) Step gain-variable CMOS amplifier
CN104076858A (zh) 改良型数模混合芯片
CN1682433A (zh) Lc振荡器
CN104090622A (zh) 高电源电压抑制比的数模混合电路基准源
CN104079300A (zh) 数模混合电路基准源的电源切换模块
CN104090617A (zh) 改良型数模混合电路的低压差线性稳压源
CN104090620A (zh) 高带宽的数模混合电路基准源
CN204009650U (zh) 改良型数模混合电路的低压差线性稳压源
CN203950239U (zh) 数模混合电路的带隙基准源
CN104090623A (zh) 数模混合电路的电源电路
CN104898750A (zh) 用于生成共源共栅电流源偏置电压的系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080507

Termination date: 20140225