CN1649383A

CN1649383A - 图像信号处理装置和图像信号处理方法

Info

Publication number: CN1649383A
Application number: CNA2005100039784A
Authority: CN
Inventors: 中茎俊朗
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-01-29
Filing date: 2005-01-14
Publication date: 2005-08-03
Also published as: KR100671368B1; KR20050077796A; TW200525352A; JP2005217734A; TWI274997B; US20050169541A1

Abstract

本发明的图像信号处理装置包括：接收在每一个水平行连续的图像信号的图像信号接收电路(26)；读出保持在存储块(28)内的图像数据，对至少2以上的规定数的水平行的图像数据实施总括处理的图像信号处理电路(30)；包含可以存储和保持至少在所述规定数上加1的水平行份图像数据的容量的存储单位的存储块(28)；和把所述图像信号作为图像数据存储在存储块(28)内的存储控制电路(24)；在每一次结束对图像信号处理电路(30)的一个水平行份的存储单位所保持的图像数据的处理后，存储控制电路(24)将图像信号接收电路(26)新接收的图像信号，存储在图像信号处理电路(30)中已经处理的图像数据原来被存储的存储单位内。

Description

图像信号处理装置和图像信号处理方法

技术领域

本发明涉及对多个水平行进行信号处理的图像信号处理装置和图像信号处理方法。

背景技术

在针对被数字化的图像信号的信号处理中，有如JPEG(联合图像专家组)处理等、有必要对多个水平行总括进行处理的处理。一般地，在处理图像信号的电路中，因为对每一个水平行输入图像信号，故在对多个水平行的图像数据总括进行处理的情况下，有必要具备具有能存储多个水平行份数据的容量的行存储器。

例如，在对图像信号进行JPEG形式的压缩处理的情况下，一般地，对纵8像素×横8像素进行离散性正弦变换处理(DCT处理)。在图12中表示：对图像信号的亮度信号(Y)实时进行JPEG处理的电路。如图12所示，电路构成为包括：图像信号接收电路10、存储控制电路12、存储块14a、14b和JPEG处理电路16。存储块14a、14b包括可以积蓄分别成为JPEG处理的处理单位的8水平行份图像信号数据的存储器。图像信号接收电路10按每一个水平行从外部接收亮度信号(Y)。存储控制电路12通过输出切换切换开关的切换信号S来进行控制，以使仅存储块14a或14b的任意一方连接在图像信号接收电路10和JPEG处理电路16上。并且，控制向存储块14a、14b的图像信号数据的写入或数据的读出。由此，图像信号接收电路10所接收的亮度信号存储和保持在与图像信号接收电路10连接的存储块14a或14b的任意一个中。JPEG处理电路1 6从连接在JPEG处理电路16上的存储块14a或14b中按顺序读出每一纵8像素×横8像素，对每一纵8像素×横8像素的图像信号进行JPEG形式的压缩处理。对色差信号(Cb，Cr)也可以进行同样的处理。

如上所述，在现有的图像JPEG处理电路中，至少要准备两个可以积蓄成为总括处理的处理单位的几水平行份的图像信号的存储块，通过切换这些存储块，来实现实时的图像信号处理。

然而，在上述的现有技术中，由于需要准备至少具有成为处理单位的几水平行份的图像数据的两倍容量的存储块，所以和不需要实时处理的情况相比，需要具备两倍以上的存储容量。这样，如果增大存储容量，则电路规模变大，成为增加制造成本的原因。

发明内容

本发明是借鉴上述现有技术的问题而进行的，其目的在于，提供一种可以减少实时处理图像信号之际所必要的行存储器容量的图像信号处理装置和图像信号处理方法。

本发明是一种图像信号处理装置，其中接收按照每一个水平行连续发送来的图像信号，对至少2以上规定数的每一个水平行的图像数据的至少一部分实施总括处理，其特征在于，包括：接收所述图像信号的图像信号接收电路；包含可以存储和保持至少在所述规定数上加1的水平行份图像数据的容量的存储单位的存储器；将所述图像信号接收电路所接收的图像信号，作为图像数据存储在所述存储器中的存储控制电路；和读出保持在所述存储器的图像数据并进行处理的图像信号处理电路；

在所述图像信号接收电路中，每次结束对相对于一个水平行份的存储器容量的图像数据的处理，所述存储控制电路将所述图像信号接收电路中新接收的图像信号，存储在原来存储所述图像信号处理电路中已经处理的图像数据的存储单位中。

具体地，按照将一个水平行所包含的像素数除以所述规定数、即以图像信号处理电路被总括处理的水平行数而得的数目的每一个存储单位，将存储各水平行的图像数据的存储单位作为一组，在所述存储控制电路中，将固有的标记分配给所述每一组，以进行存储管理。此时，在所述存储控制电路中，将具有表示从每一个水平行前头开始的顺序的组号的标记分配给所述每一组，在每一次结束以所述图像信号处理电路对存储有所述规定数的水平行图像数据的存储单位中的、分配了相同组号标记的组所包含的存储单位内所保持的所有图像数据的处理后，所述存储控制电路将所述图像信号接收电路中新接收的图像信号，存储在原来存储所述图像信号处理电路中已经处理的图像数据的存储单位内。所述标记优选由特定每一个水平行的号码和特定每一组的组号的组合构成。

如果以方法的形态来表示本发明，则是一种图像信号处理方法，其中接收按照每一个水平行连续发送来的图像信号，对至少2以上规定数的每一个水平行的图像数据的至少一部分实施总括处理，其特征在于，利用包含可以存储和保持至少在所述规定数上加1的水平行份图像数据的容量的存储单位的存储器，在每一次结束对相当于一水平行份的存储容量的图像数据的处理后，将新接收的图像信号存储在原来存储已经结束处理的图像数据的存储单位中。

具体地，按照将一个水平行所包含的像素数除以所述规定数、即以图像信号处理电路被总括处理的水平行数而得的数目的每一个存储单位，将存储各水平行的图像数据的存储单位作为一组，将固有的标记分配给所述每一组，以进行存储管理。此时，将具有表示从每一个水平行前头开始的顺序的组号的标记分配给所述每一组，在每一次结束对存储有所述规定数的水平行图像数据的存储单位中的、分配了相同组号标记的组所包含的存储单位内所保持的所有图像数据的处理后，将新接收的图像信号，存储在原来存储已经结束处理的图像数据的存储单位内。

根据本发明，可以减少针对图像信号的实时处理所必要的存储容量。其结果，可以比现有的实时处理电路更缩小电路规模，也可以大幅度地抑制制造成本。

附图说明

图1是表示本发明实施方式的图像信号处理装置的构成的框图。

图2是表示本发明实施方式的图像信号处理装置的存储块的构成的图。

图3是表示本发明实施方式的图像信号处理方法的流程图。

图4是说明本发明实施方式的存储单位的分组化的图。

图5是说明本发明实施方式的、图像数据向存储单位的存储处理的图。

图6是说明本发明实施方式的存储块的标记分配和图像数据的存储处理的图。

图7是说明本发明实施方式的图像处理的图。

图8是说明本发明实施方式的标记再分配处理的图。

图9是说明本发明实施方式的存储块的标记分配和新图像数据的存储处理的图。

图10是说明本发明实施方式的存储块的标记分配和新图像数据的存储处理的图。

图11是说明本发明实施方式的存储块的标记分配和新图像数据的存储处理的图。

图12是表示现有的图像信号处理装置的构成的框图。

图中：10-图像信号接收电路，12-存储控制电路，14a、14b-存储块，16-JPEG处理电路，20-计数器，22-标记生成电路，24-存储控制电路，26-图像信号接收电路，28-存储块，30-JPEG处理电路(图像信号处理电路)，32-存储单位。

具体实施方式

如图1所示，本发明实施方式的图像信号处理装置构成为包括：计数器20、标记生成电路22、存储控制电路24、图像信号接收电路26、存储块28、JPEG处理电路30。计数器20、标记生成电路22、存储控制电路24、JPEG处理电路30可以用包含寄存器等的计算机来实现。下面，对在JPEG处理电路30中进行以纵8像素×横8像素的图像信号为对象的JPEG处理进行说明，但是，本实施方式的适用范围不限于此，只要是对多个水平行的每一个图像数据的至少一部分有必要总括进行的处理，就可以成为适用对象。

在图像信号处理装置中，从装置外部向每一个水平行输入图像信号。并且，还输入表示图像信号的每一个水平行开始的水平时钟H。图像信号输入到图像信号接收电路26，水平时钟H输入到标记生成电路22。

计数器20是4比特的计数器。计数器20在每一次接收表示图像信号的一个水平行开始的水平时钟H时使计数器值增加1，从1到16反复计数。计数器20的计数值输出到标记生成电路22。

标记生成电路22接收计数器20的计数值和水平时钟H，以生成标记。在标记生成电路22中生成的标记被用于特定存储块28所含存储单位的组，用于存储控制电路24的图像数据向存储器的存取控制。至于标记的生成，后面要详细说明。

图像信号接收电路26从外部接收图像信号并向存储块28输出。在为彩色图像的情况下，优选将图像信号分离为亮度信号(Y)和色差信号(Cb、Cr)而输入。存储块28构成为包含多个存储单位。存储单位是存储容量的单位，相当于存储表示一像素份的亮度信号(Y)或色差信号(Cb、Cr)的图像数据的存储容量。例如，在一像素份的亮度信号(Y)用8比特来表现的情况下，一个存储单位具有8比特的存储容量。存储块28构成为包括：只存储JPEG处理电路30中有必要总括处理的水平行份的图像数据的存储单位、和还存储另一水平行份的图像数据的存储单位。例如，对于一个水平行由64像素构成的图像信号，在JPEG处理电路30中，对纵8像素×横8像素的像素群进行JPEG形式的压缩处理的情况下，如图2所示，存储块28构成为包含至少可以积蓄64×9水平行份图像数据的多个存储单位32。

存储控制电路24从标记生成电路22接收标记，向由标记特定的存储单位32写入图像信号。对于存储控制电路24中的处理，将在后面叙述。JPEG处理电路30读出积蓄在存储块28内的图像信号的数据后，以JPEG形式进行压缩。

在本实施方式的图像信号处理装置中，按照图3所示的流程图，执行图像信号数据向存储块28的存储和存储在存储块28内的图像信号的处理。

在步骤S10中，进行初始设定。在初始设定中，将计数器20的计数值置为0的同时，复位存储块28内的所有存储单位32。如果向计数器20输入水平时钟，则处理转移到步骤S12。

在步骤S12中，计数器20的计数值只增加1。与此同时，在标记生成电路22中，接收水平时钟和来自计数器20的计数值的输入，按顺序生成以[计数值]-(组号)的组合来表现的标记。该标记在将存储块28内的存储单位32分组时，用于特定每一组。组号是1以上的正整数，从1开始按顺序附加到在JPEG处理电路30中被总括处理的水平行数为止。例如，在JPEG处理电路30中，总括处理纵8像素×横8像素的图像数据的情况下，因为成为总括处理单位的水平行数为8，故按顺序生成[1]-(1)、[1]-(2)......[1]-(8)。

在步骤S14中，存储块28内的存储单位32被分组，对每一组分配标记。存储控制电路24从标记生成电路22接收标记，从存储块28中选择还没有存储图像数据的空存储单位32，进行分组并分配标记。此时，将包含在一个水平行内的像素数除以JPEG处理电路30中总括处理的水平行数而得的数目的存储单位32作为一组，将步骤S12中所生成的标记，按顺序分配给每一组一个。

例如，在一水平行由64像素构成，JPEG处理电路30中总括处理纵8像素×横8像素的图像数据的情况下，将一水平行的64像素除以被总括处理的水平行数8而得的8像素份的存储单位32作为一组，对8组的每一组按顺序分别分配一个标记。即，一水平行的64像素份的存储单位32被分割为8组，变为：各组可以由具有特定每一个水平行的计数值和特定从每一个水平行的前头开始的顺序的组号的、固有标记来特定。例如，在计数值为1的情况下，如图4所示，一水平行份的64像素份的存储单位32，每8个像素分割为8个组，从前头开始按顺序分别用[1]-(1)～[1]-(8)的标记特定。

在步骤S16中，在图像信号接收电路26中接收新的图像数据，按顺序存储步骤S14中分配了标记的组所包含的存储单位32所接收的图像数据。此时，如图5所示，从附加了计数值和组号小的标记的组所包含的存储单位32开始，按顺序存储图像数据。

在步骤S18中，判断计数器20的计数值是否达到成为处理单位的水平行数。在把纵8像素×横8像素作为处理单位的JPEG处理中，因为成为处理单位的水平行数为8，故判断计数值是否为8以上。在计数值为成为处理单位的水平行数以上的情况下，转移到步骤S20。在计数值小于成为处理单位的水平行数的情况下，返回到步骤S12。

通过步骤S12到S18为止的处理，从第一水平行到第八水平行为止的图像数据被存储在存储块28内。如图6所示，第一水平行的图像数据存储在从分配了[1]-(1)标记的组的存储单位32到分配了[1]-(8)标记的存储单位32内。并且，第二水平行的图像数据按顺序存储在从分配了[2]-(1)到[2]-(8)标记的存储单位32内。同样，第三水平行到第八水平行的图像数据也分别存储在从[3]-(1)～[3]-(8)到[8]-(1)～[8]-(8)组的存储单位32内。

如果向计数器20输入下一个水平时钟H，则执行步骤S20以后的处理。在步骤S20中，计数器20的计数值增加1，在标记生成电路22中生成新的标记，并向存储单位32的组分配新的标记。此时，如果在存储块28还有未存储图像数据的空存储单位32，则这些存储单位32被分组化，将新生成的标记分配给每一组。如果没有空的存储单位32，则对存储有已在JPEG处理电路30中进行过压缩处理的图像数据的组分配新生成的标记。

在步骤S22中，对存储在存储块28的图像数据，进行JPEG形式的压缩。JPEG处理电路30从向被总括处理的多个水平行分配了相同组号标记的组所包含的存储单位32中读出图像数据，对这些图像数据，进行JPEG形式的压缩处理。此时，从分配了小的组号标记的组的存储单位32开始，按顺序读出图像数据并进行处理。

同时，对于新分配了标记的存储单位32的组，重新接收图像数据。即，在JPEG处理电路30中进行压缩处理的期间内，在图像信号接收电路26中新接收图像数据，并将所接收的图像数据存储在步骤S20中新分配了标记的组所包含的存储单位32内。此时，和步骤S16同样，从分配了组号小的标记的组开始按顺序存储图像数据。

在此，在新接收一水平行份的图像数据，并将一水平行份的图像数据存储在存储块28的期间内，在JPEG处理电路30中，对存储在至少分配了一个组号标记的组所包含存储单位32内的图像数据，执行实时的压缩处理是适宜的。由此，可以实现使图像信号的接收速度和压缩处理的速度同步的实时处理。如果结束对存储在一个组所包含的存储单位32内的图像数据的处理，则返回到步骤S20。

具体地说明步骤S18～步骤S22的处理。在步骤S18中，如果第一到第八水平行的图像数据存储在存储块28内，则处理转移到步骤S20。在步骤S20中，计数值增加到9，生成[9]-(1)到[9]-(8)为止的标记。因为在存储块28内还剩下没有存储图像数据的一个水平行份的存储单位32，如图7所示，空的存储单位32被分组化，向这些每一组分配[9]-(1)～[9]-(8)的标记。在步骤S22中，JPEG处理电路30从用[1]-(1)～[8]-(1)的标记特定的组所包含的存储单位32中，读出进行总括处理的第一到第八水平行的第一像素到第八像素为止的纵8像素×横8像素份的图像数据，对这些图像数据进行压缩处理。与此同时，在图像信号接收电路26中，按顺序接收第九水平行的图像数据。存储控制电路24把图像信号接收电路26所接收的图像数据，存储在分配了[9]-(1)～[9]-(8)的标记的组所包含的存储单位32内。

到向分配了[9]-(1)～[9]-(8)标记的组的存储单位32存储新接收的图像数据结束为止，结束对最初的组所包含的存储单位32、即存储在分配了[1]-(1)～[8]-(1)标记的组的存储单位32内的图像数据进行的压缩处理。如果结束对最初的组的压缩处理，则返回到步骤S20。在步骤S20中，计数值增加为10，新生成从[10]-(1)到[10]-(8)的标记。因为此时的存储块28里没有空的存储单位32，故如图8所示，对步骤S22中已经进行压缩处理的分配了[1]-(1)～[8]-(1)标记的组所包含的存储单位32，分配新生成的[10]-(1)～[10]-(8)标记。在步骤S22中，如图9所示，从分配了下一个组号标记即[1]-(2)～[8]-(2)标记的组的存储单位32中读出图像数据，对这些图像数据进行压缩处理。与此同时，在图像信号接收电路26中按顺序接收第十水平行的图像数据。存储控制电路24把所接收的图像数据存储在新分配了[10]-(1)到[10]-(8)标记的组的存储单位32内。

之后，同样新生成[11]-(1)至[11]-(8)的标记，对分配了[1]-(2)～[8]-(2)的存储单位32新分配[11]-(1)至[11]-(8)的标记。并且，在进行对存储在分配了[1]-(3)～[8]-(3)标记的组内的图像数据的压缩处理的同时，将新的图像数据存储在新分配了[11]-(1)～[11]-(8)的标记的组的存储单位32内。然后，对存储在以相同组号来特定的组的存储单位32的图像数据也进行处理，同时，对已经结束处理的组的存储单位32，一边再分配新标记一边存储新接收的图像数据。

在对第一至第八为止的水平行的所有图像数据的压缩处理结束的时刻，即对存储在附有[1]-(8)～[8]-(8)标记的组的存储单位3内2的图像数据的压缩处理结束的时刻，计数器20的计数值增加至16，如图10所示，变为：第九至第十六水平行的图像数据分别存储在分配了[9]-(1)～[9]-(8)标记的存储单位32到分配了[16]-(1)～[16]-(8)标记的存储单位32内的状态。

接着，如果处理返回到步骤S20，则计数器20的计数值从16返回到1。因此，在标记生成电路22中，再度生成[1]-(1)～[1]-(8)的标记。然后，在步骤S22中，如图11所示，在JPEG处理电路30中，对存储在带有[9]-(1)～[16]-(1)标记的组的存储单位32内的图像数据进行压缩处理，同时，将分配了新生成的[1]-(1)～[8]-(8)标记的第十七水平行图像数据存储在分配了[1]-(8)～[8]-(8)标记的组的存储单位32内。

这样，将存储每一个水平行图像数据的存储单位32分割为总括处理的水平行数的组，在结束了相对存储在每一组的图像数据的图像信号处理的时刻，通过将该组所包含的存储单位32作为新接收图像数据的存储目标处来利用，从而可以减少图像信号处理所必要的存储器的总容量。此时，通过将特定水平行和组的标记分配给每一个存储单位32的组，进行处理，从而可以更容易地进行存储器的管理。

例如，在对三个水平行的图像数据总括进行微分滤波等滤波处理等的情况下，在存储块28内准备四水平行份的存储单位32。并且，将一水平行分割为被总括处理的水平行数的组即分割为三组，分配标记并进行管理。向第一水平行分配[1]-(1)～[1]-(3)的标记、向第二水平行分配[2]-(1)～[2]-(3)、......和分配第四水平行的[4]-(3)的标记。这样，本发明不限于上述的实施方式的纵8像素×横8像素的JPEG处理，在不脱离本发明的要旨的范围内，可以适用于其他图像处理。

如上所述，根据本实施方式，没有必要具备具有成为被总括处理的处理单位的水平行数的2倍以上容量的存储块。其结果，可以比现有的实时处理电路更缩小电路规模，可以大幅度地抑制制造成本。

Claims

1、一种图像信号处理装置，其中接收按照每一个水平行连续发送来的图像信号，对至少2以上规定数的每一个水平行的图像数据的至少一部分实施总括处理，其特征在于，包括：

接收所述图像信号的图像信号接收电路；

包含可以存储和保持至少在所述规定数上加1的水平行份图像数据的容量的存储单位的存储器；

将所述图像信号接收电路所接收的图像信号，作为图像数据存储在所述存储器中的存储控制电路；和

读出保持在所述存储器的图像数据并进行处理的图像信号处理电路；

2、根据权利要求1所述的图像信号处理装置，其特征在于，

按照将一个水平行所包含的像素数除以所述规定数而得的数目的每一个存储单位，将存储各水平行的图像数据的存储单位作为一组，

在所述存储控制电路中，将固有的标记分配给所述每一组，以进行存储管理。

3、根据权利要求1或2所述的图像信号处理装置，其特征在于，

在所述存储控制电路中，将具有表示从每一个水平行前头开始的顺序的组号的标记分配给所述每一组，

在每一次结束以所述图像信号处理电路对存储有所述规定数的水平行图像数据的存储单位中的、分配了相同组号标记的组所包含的存储单位内所保持的所有图像数据的处理后，所述存储控制电路将所述图像信号接收电路中新接收的图像信号，存储在原来存储所述图像信号处理电路中已经处理的图像数据的存储单位内。

4、根据权利要求2所述的图像信号处理装置，其特征在于，所述标记由特定每一个水平行的号码和特定每一组的组号的组合构成。

5、一种图像信号处理方法，其中接收按照每一个水平行连续发送来的图像信号，对至少2以上规定数的每一个水平行的图像数据的至少一部分实施总括处理，其特征在于，

利用包含可以存储和保持至少在所述规定数上加1的水平行份图像数据的容量的存储单位的存储器，在每一次结束对相当于一水平行份的存储容量的图像数据的处理后，将新接收的图像信号存储在原来存储已经结束处理的图像数据的存储单位中。

6、根据权利要求5所述的图像信号处理方法，其特征在于，按照将一个水平行所包含的像素数除以所述规定数而得的数，将存储各水平行的图像数据的存储单位作为一组，将固有的标记分配给所述每一组，以进行存储管理。