CN1637727A - 具有串行ata接口的电子装置和用于串行ata总线的省电方法 - Google Patents
具有串行ata接口的电子装置和用于串行ata总线的省电方法 Download PDFInfo
- Publication number
- CN1637727A CN1637727A CNA2004100114988A CN200410011498A CN1637727A CN 1637727 A CN1637727 A CN 1637727A CN A2004100114988 A CNA2004100114988 A CN A2004100114988A CN 200410011498 A CN200410011498 A CN 200410011498A CN 1637727 A CN1637727 A CN 1637727A
- Authority
- CN
- China
- Prior art keywords
- data
- electronic installation
- serial ata
- frame information
- saving mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Abstract
一种电子装置(10)具有串行ATA接口并通过该串行ATA总线(30)连接到另一电子装置(20)。判定装置(12)当数据应该被传输到另一电子装置(20)时判定该数据的立即传输是否可能(S4)。第一模式切换装置(12)当从该电子装置的该数据的立即传输被判定为不可能且该数据被预测在预定时间内不会被准备好时,将该串行ATA总线(30)从非省电模式切换到指定省电模式。第二模式切换装置(12)在该串行ATA总线(30)被切换到上述指定省电模式时为该数据的传输作好准备后,将该串行ATA总线(30)从上述指定省电模式切换到非省电模式。
Description
技术领域
本发明涉及具有串行ATA(AT嵌入式)接口的电子装置,尤其涉及以盘驱动器为代表的电子装置,及用于串行ATA(SATA)总线的省电方法,其适用于降低符合串行ATA接口标准的串行ATA总线的电能消耗。
背景技术
如在串行ATA工作组于2003年1月7日“串行ATA:高速串行化AT嵌入式”修订本1.0a(此后称为“先有技术文件”)中所述的,已经设计出用于盘驱动器的新接口的串行ATA接口的标准。串行ATA接口用作以硬盘驱动器为代表的外围装置和以个人计算机为代表的主机(主机系统)之间的接口。在这一点上,串行ATA接口与传统的ATA接口(即并行ATA接口)相同。
具有串行接口的外围装置(诸如硬盘驱动器HDD)通过串行ATA总线连接到主机。串行ATA总线包括:一对连接到设置为在第一方向上传输信号的微分放大器的信号线;及另一对连接到设置为在第二方向(即与第一方向相反的方向)上传输信号的微分放大器的信号线。在这样的HDD中,为确保与ATA接口的兼容性,有必要将ATA接口转换成串行ATA接口,及将串行ATA接口转换成ATA接口。这样的接口转换由例如称作串行ATA接口控制电路(串行ATA桥)的LSI(桥LSI)执行。串行ATA接口控制电路被提供给HDD。
在串行ATA接口标准中,定义了功能不同的三层:即物理层、链路层和传输层。物理层具有用于执行高速串行数据传输及接收的功能。物理层分析接收到的数据,并根据分析结果将数据传输到链路层。物理层也将串行数据信号输出到链路层以响应来自那里的请求。链路层向物理层提供输出信号的请求。链路层还向传输层提供从物理层传输来的数据。传输层根据ATA标准执行用于操作的转换。假设上述串行ATA接口控制电路用于HDD中,则传输层的作用相当于利用了ATA连接的传统主机的ATA信号输出单元的作用。串行ATA接口控制电路通过基于ATA接口标准的ATA总线(或顺应ATA总线的总线)连接到HDD的盘控制器(HDC)。相应地,在串行ATA接口控制电路和HDD的HDC之间的连接中,执行等价于在ATA接口标准中规定的那些操作或与标准兼容的操作。因此,串行ATA接口与ATA标准具有关于诸如逻辑命令的协议的兼容性。然而,由并行ATA接口处理的数据信号(并行数据信号)必须被转换成串行数据信号。因为这一转换,HDC将串行ATA接口控制电路看作为向该HDC发出命令的主机。除了串行ATA接口控制电路(此后称为“主HDD单元”)以外的HDD部分以与使用了ATA连接的传统HDD相同的方式操作。
在具有串行ATA接口的HDD中,将串行ATA接口控制电路连接到HDC的传统ATA总线(即并行ATA总线)能形成于HDD的印刷电路板(PCB)上之。因此,在具有串行ATA接口的HDD中,ATA总线的布线长度可缩短,因而可期望数据传输速率的增加,这在如果使用并行ATA总线时是很难实现的。
串行ATA接口标准规定了针对于串行ATA总线的省电模式,以及符合传统ATA接口(并行ATA接口)标准的省电模式。传统ATA标准中不存在串行ATA总线省电的思想。串行ATA接口标准规定了三种用于串行ATA接口的电源管理模式,即“PHY READY(IDLE)”、“PARTIAL”和“SLUMBER”。“PHY READY”模式指示省电状态,在这一状态中用于实现物理层(PHY层)操作的电路(PHY电路)和主锁相环路(PLL)电路都在操作中,因而使主机和外围装置的接口状态同步。“PARTIAL”模式和“SLUMBER”模式指示省电状态,在这一状态中PHY电路处于操作中但接口信号处于中性状态。
“PARTIAL”和“SLUMBER”模式之间定义的不同之处在于从此模式恢复到“PHY READY(IDLE)”模式所需的时间。具体地,规定从“PARTIAL”模式恢复所需的时间不得超过10微秒。另一方面,规定从“SLUMBER”模式恢复所需的时间不得超过10毫秒。只要恢复时间及接口电源状态符合标准,制造商可选择装置的部分,其省电功能应当在“PARTIAL”模式或“SLUMBER”模式下执行(即可选择在该模式下应当被关掉的电路)。
如以上所述,已在假设其与传统ATA标准(并行ATA标准)兼容的基础上设计出了串行ATA接口标准。因此,为实现在串行ATA标准中规定的省电的新思想,向主机提供用于指定新的省电的新装置是有必要的。然而,这种新装置可能完全偏离了传统ATA标准。而且,向主机提供新的装置可能会相当大地影响整个系统。
转换到符合传统ATA接口标准的省电(ATA省电)状态基本是在主机的控制下实现的。象规定了ATA省电模式,例如“IDLE”、“STANDBY”和“SLEEP”一样。另一方面,也可在主机或外围装置的控制下实现转换到用于串行ATA总线的省电(串行ATA省电)模式(即“PARTIAL”模式或“SLUMBER”模式)。可以考虑从外围装置控制串行ATA总线的省电状态。然而,上述先有技术文件未描述关于用于控制串行ATA省电状态的技术(具体地,用于将ATA省电状态与串行ATA省电状态相关联的技术)。
在串行ATA标准中,串行ATA总线末端的接口转换不应当与传统ATA标准(并行ATA接口标准)中规定的接口转换有很大差别。假设主机向外围装置发出一个命令。在这一情况下,在传统ATA标准中,并行ATA总线继续处于“BUSY”状态直到主机确定由该命令指定的操作结束。然后,可以考虑执行接口转换以将串行ATA总线设置为“BUSY”状态。然而,本发明的发明人们认识到串行ATA总线在并行ATA总线的“BUSY”期间没有必要“BUSY”。例如,使用串行ATA总线的信息交换通过使用称为帧信息结构(FIS)的串行数据格式的帧信息来执行。串行ATA总线在FIS传输/接收期间及在与此相关的处理期间实际上变为“BUSY”。简而言之,并行ATA总线的“BUSY”状态未必意味着串行ATA总线“BUSY”。
发明内容
因此,本发明的一方面在于通过充分利用并行ATA总线的“BUSY”和串行ATA总线的“BUSY”状态之间的不同,使得能够有效使用在串行ATA标准中指定的串行ATA总线的省电模式。
根据本发明的一个实施例,提供了一种包括串行ATA接口并通过串行ATA总线连接到另一电子装置的电子装置。该电子装置包括:判定装置,其被设置为当数据应该被传输到另一电子装置时,判定该数据的立即传输是否可能;第一模式切换装置,其被设置为当从该电子装置的该数据的立即传输被判定为不可能且该数据被预测在预定时间内不会被准备好时,将该串行ATA总线从非省电模式切换到指定省电模式;第二模式切换装置,其被设置为在第一模式切换装置将该串行ATA总线切换到了上述指定省电模式时为该数据的传输作好准备后,将该串行ATA总线从上述指定省电模式切换到非省电模式。
附图说明
被引入并构成说明书一部分的附图例示了本发明的实施例,并与上面给出的概括描述和下面给出的实施例的详细描述一起,用于解释本发明的原理。
图1是示出了根据本发明一个实施例的使用硬盘驱动器(HDD)10的系统的方框图;
图2是示出了图1中显示的主HDD单元11的方框图;
图3是例示在主机20发出涉及数据传输的命令(读命令)的第一种情况下,SATA总线30上的信号状态及SATA总线30、ATA总线13和ATA总线23的省电模式是怎样的序列图;
图4是示出了SATA接口控制电路12在上述第一种情况下所执行操作的流程图;
图5是示出了根据第一种修改的且SATA接口控制电路12在上述第一种情况下所执行的操作的流程图;
图6是示出了根据第二种修改的且SATA接口控制电路12在上述第一种情况下所执行的操作的流程图;
图7是示出了在主机20发出了涉及数据传输的命令(读命令)且在执行所指定的数据传输之前有必要从HDD 10向主机20发送关于数据传输类型的信息的情况中,SATA总线30上的信号状态及SATA总线30、ATA总线13和ATA总线23的省电模式是怎样的序列图;
图8是示出了SATA接口控制电路12在上述第二种情况下所执行操作的流程图;
图9是示出了根据上述第二种情况下的修改,SATA总线30上的信号状态及SATA总线30、ATA总线13和ATA总线23的省电模式是怎样的序列图;
图10是示出了SATA接口控制电路12根据上述第二种情况下的修改所执行操作的流程图;
图11是示出了在主机20发出未涉及数据传输的命令的第三种情况下SATA总线30上的信号状态及SATA总线30、ATA总线13和ATA总线23的省电模式是怎样的序列图;
图12是示出了SATA接口控制电路12在上述第三种情况下所执行操作的流程图。
具体实施方式
下面参照附图详细描述在其中本发明被应用到配备有了具有串行ATA(SATA)接口的硬盘驱动器的系统的实施例。图1是示出了根据本发明的实施例的配备了硬盘驱动器(HDD)10的系统结构的方框图。如图所示,HDD 10包括主HDD单元11和SATA接口控制电路12。主HDD单元11对应于使用ATA接口实现并行数据传输的传统HDD。SATA接口控制电路12是外围装置的SATA(串行ATA)桥。SATA接口控制电路12通过SATA总线(串行ATA总线)30连接到主机(主机系统)。SATA接口控制电路12用于执行ATA接口和SATA接口之间的接口转换,并由例如大规模集成电路(LSI)组成。SATA接口控制电路12具体具有用于将通过SATA总线30发送的指令转换为适合于ATA总线13(ATA接口)的指令,并通过ATA总线13将其发送到主HDD单元11的功能。
主机20是使用HDD 10作为存储器的电子装置,诸如个人计算机。主机20包括主机单元21和SATA接口控制电路22。主机单元21符合对应于用于使用ATA接口实现并行数据传输的传统主机。SATA接口控制电路22是主机桥,且经由ATA总线(并行ATA总线)23连接到主机单元21,并经由SATA总线(串行ATA总线)30连接到HDD 10。SATA接口控制电路22由用于执行ATA接口和SATA接口之间接口转换的LSI组成,如HDD 10的SATA接口控制单元12。SATA接口控制电路22具体具有用于将通过ATA总线23发送的指令转换为适合于SATA总线30(SATA接口)的指令,并通过SATA总线30将其发送到HDD 10的功能。
SATA接口控制电路12和22分别含有物理层处理单元121和221及链路/传输层处理单元122和222。物理层处理单元121和221通过SATA总线30执行高速串行数据传输(传送/接收)。这时,数据传输速率为1.5Gbps(每秒千兆字节)。物理层处理单元121和221解释从SATA总线30接收的数据,并根据解释结果分别将该数据传输到链路/传输层处理单元122和222。而且,物理层处理单元121和221分别传输各自的串行数据信号以响应来自链路/传输层处理单元122和222的请求。链路/传输层处理单元122和222每一个均包括未示出的链路层处理单元和传输层处理单元。链路/传输层处理单元122和222各自的链路层处理单元向输出物理层处理单元121和221提供输出信号的请求,以响应来自处理单元122和222的传输层处理单元的请求。此外,处理单元122和222各自的链路层处理单元向各自的传输层处理单元提供来自物理层处理单元121和221的数据传输。传输层处理单元执行ATA接口和SATA接口之间的接口转换。
可以使用与ATA总线13和23兼容的总线,诸如外围部件互连(PCI)总线,来替代ATA总线13和23。在这一情况下,可以在PCI桥中提供SATA接口控制电路12和22。此外,如果SATA接口控制电路12和22(SATA桥)具有用于向SATA总线30传输并从SATA总线30接收串行ATA接口信号的功能,将是足够的。
图2是示出了主HDD单元11的结构的方框图。主HDD单元11具有作为记录介质的盘111。盘111的至少一个面是数据磁记录于其上的记录面。头(磁头)112抵着盘111的至少一个记录面。为了方便画图,图2显示了主HDD单元11(HDD 10)只包括一个头112的情况。但是,一般地,盘111的两个面都作为记录面,每个面各自的头都抵着该面。此外,在图2的例子中,假设主HDD单元11(HDD10)包括单个盘111。然而,它可以包括多个相互堆叠的盘111。
盘111由轴发动机(SPM)113以高速回旋。头112用于从盘111读取数据并向其写入数据。头112连接到激励器114的末端。激励器114具有声音线圈发动机(VCM)115。激励器114由VCM 115驱动,籍此在盘111上径向移动。结果,头112被放置在目标磁道上。SPM113和VCM 115分别由从发动机驱动器IC 116提供的驱动电流(SPM电流和VCM电流)供电。发动机驱动器IC 116向SPM 113提供CPU130指定的SPM电流,且向VCM 115提供CPU 130指定的VCM电流。
头112连接到头IC(头放大器电路)117。头IC 117包括用于放大由头112读出的读信号的读放大器,和用于将写数据转换为写电流的写放大器。头IC 117连接到读/写IC(读/写通道)118。读/写IC 118是用于执行诸如读信号的模拟到数字转换、写数据的编码、读数据的解码等各种信号处理的信号处理装置。读/写IC 118连接到硬盘控制器(HDC)119。
HDC 119具有用于控制来自盘111和到盘111的数据传输的盘控制功能。HDC 119包括ATA接口。也就是说,HDC 119具有用于通过ATA总线从主机20接收和向主机20发送命令(诸如读/写命令)和数据的ATA接口控制功能。然而,在包括具有SATA接口的HDD10的实施例中,HDC 119经由ATA总线13连接到SATA接口控制电路12,其不同于传统HDD。HDC 119经由SATA接口控制电路12和SATA总线30连接到主机20。HDC 119具有用于控制缓冲RAM 120的缓冲控制功能。缓冲RAM 120的存储区域的一部分用作临时存储在主机20和HDD 10的HDC 119之间传输的数据的数据缓冲区。HDC119管理代表存储在缓冲RAM 120中的数据与该数据的盘地址(逻辑地址)之间对应关系的信息。HDC 119包括用于向主机20报告HDD10的状态的状态寄存器119a。
CPU 130是主HDD单元11(HDD 10)中的主控制器。CPU 130包括快闪ROM(FROM)130a。FROM 130a是可重写非易失性存储器,其中预先存储了控制程序。根据所存储的控制程序,CPU 130控制HDD 10中的每一部件。
现在描述图1中所示的系统的操作,指从HDD 10向主机20只发出了执行结果的情况。在下面的描述中,参考(1)该命令涉及数据传输的情况;(2)该命令涉及数据传输,且在数据传输之前指示数据传输类型的数据从HDD 10被发送到主机数据20的情况;以及(3)该命令不涉及数据传输的情况。
(1)该命令涉及数据传输的情况
参照图3的序列图和图4的流程图说明当从主机20发出涉及数据传输的命令(例如,读命令)时,怎样进行操作。图3显示由主机20发送到SATA总线30的信号(“主机Tx”信号)和由主机20从SATA总线30接收的信号(“主机Rx”信号)怎样与SATA总线30、ATA总线13和ATA总线23的省电模式相关。图4例示由HDD 10的SATA接口控制电路12执行的操作。
假设从主机20的主机单元21向ATA总线23提供了符合ATA标准并针对于HDD 10的读命令,并假设该读命令是指示读数据的直接存储器存取(DMA)的读DMA命令。ATA总线23上的读命令由主机20的SATA接口控制电路22接收。SATA接口控制电路22的链路/传输层处理单元222将其接收的命令转换为基于SATA标准的指定帧指令结构(FIS)。来自ATA总线的命令被转换为称作“寄存器-主机到装置FIS”的指定FIS 31。FIS 31是一序列的串行数据。在FIS 31中含有关于读命令的信息。FIS(“寄存器-主机到装置FIS”)31经由SATA总线30传输到HDD 10。
HDD 10的SATA接口控制电路12接收通过SATA总线30传输到那里的FIS(“寄存器-主机到装置FIS”)31。SATA接口控制电路12的链路/传输层处理单元122分析所接收的FIS 31(步骤S1)。根据FIS 31的内容,链路/传输层处理单元122判定数据读是否由主机20所命令(步骤S2)。如果是这样,则链路/传输层处理单元122将接收的FIS 31转换为符合ATA标准的命令(本实施例中的读命令),并将它传输到ATA总线13(步骤S3)。
链路/传输层处理单元122判定由对应于FIS 31的读命令所请求的数据是否可被立即传输到主机20(步骤S4)。通过使链路/传输层处理单元122向HDC 119询问相应数据是否被存储在缓冲RAM 120中来实现这一判定。以这一方式来实现该判定的原因在于HDC 119管理表示存储在缓冲RAM 120中的数据与盘地址(逻辑地址)之间相互关系的信息。如果链路/传输层处理单元122保留这一信息的副本,则上述的询问不必执行。附带地,为了将数据从HDD 10通过ATA总线13传输到主机20,使用称作“数据有效负荷FIS”的指定FIS。可通过使用“数据有效负荷FIS”被传输的数据的字节数是“4”的整数倍(该数据包括至少4个字节)。因此,只要至少4个字节的数据存储在缓冲RAM 120中,该数据可以立即被传输到主机20。
假设HDD 10未准备好向主机20传输由对应于所接收的FIS 31的读命令所请求的数据。在这一情况下,由该读命令所请求的数据必须从盘111中读出。这一操作包括寻道操作和等待操作。寻道操作是用于将头112移动到盘111上的目标磁道的操作。等待操作是在头112移动到目标磁道之后盘111的目标扇区旋转到头112的位置之前所必须的操作。一般来说,寻道和等到操作需要几毫秒到几十毫秒。换句话说,这一时间长度是在要被传输(传递)的数据准备好之前所需的,因此,SATA接口控制电路12无需与主机20通过SATA总线30进行通信。如果在数据未准备好之前SATA总线30根据ATA总线23的“BUSY”状态被设置为“IDLE”(PHY READY)模式(非省电状态),则电能徒然被使用。
如果由对应于所接收FIS 31的读命令所请求的数据不能被传输到HDD 10,则本实施例执行下述操作。首先,SATA接口控制电路12的链路/传输层处理单元122预知所请求数据不能在当前时间T0内准备好。根据这一预知,链路/传输层处理单元122向SATA总线30传送“PARTIAL REQUEST”32(步骤S5)。“PARTIAL REQUEST”32用于将SATA总线30设为“PARTIAL”模式(省电状态)。结果,SATA总线30从HDD 10所执行的操作中解除出来,并被设为“PARTIAL”模式。
此后,链路/传输层处理单元122等待为传输与所接收的FIS对应的读命令所请求的数据的所作的准备完成(步骤S6)。在完成为传输所请求的数据所作的准备之后,链路/传输层处理单元122执行下述操作,以便将数据通过SATA总线30传输出去。即,链路/传输层处理单元122向SATA总线30传送“IDLE REQUEST”33以使SATA总线30从“PARTIAL”模式切换到“IDLE”模式(步骤S7)。结果,SATA总线30从HDD 10所执行的操作中解除出来,并被设为“IDLE”模式。可以通过检测指示数据传输开始的中断的产生,来判定为传输所请求数据所作的准备是否完成。该中断例如是从HDC 119提供到SATA接口控制电路12的链路/传输层处理单元122的。该中断是在所请求数据从盘111中读出并被存储在缓冲RAM 120中时所产生的。只要所请求数据被存储在缓冲RAM 120中,上述中断立即产生以响应读命令。
在链路/传输层处理单元122将SATA总线30切换回“IDLE”模式以响应“IDLE REQUEST”33之后,执行步骤S8的处理。在这一步骤中,链路/传输层处理单元122将从HDC 119传输到这里的数据(读数据)通过SATA总线30传输到主机20。称作“数据有效负荷FIS”的指定FIS 34用于这一传输。在所有数据传输到主机20之后,链路/传输层处理单元122向主机20通知HDD 10中所获得的命令(读命令)执行结果(步骤S9)。称作“寄存器-装置到主机FIS”的指定FIS 35用于这一通知。在本实施例中,在HDD 10中所获得的命令执行结果被存储在状态寄存器119a中。因此在步骤S9中,状态寄存器119a的内容被嵌入FIS 35,并被传输到主机20。
当头112已经处于目标磁道上时,无需寻道操作,且可以在相当短的时间内准备好所请求数据。在从“PARTIAL”模式切换所需的时间考虑中,将SATA总线30设为“PARTIAL”模式未必是有效的。带着这种想法,可以使用图5或6中所示的流程图中例示的操作来代替图4中所示流程图中例示的操作。在图5和6中,只显示不同于图4中所示的那些操作的操作。必要时,还参考图4。
在图5的流程图的例子中,检验HDD 10是否可以立即将所请求数据传输给主机20(步骤S4)。如果HDD 10不能立即传输所请求数据,则链路/传输层处理单元122预测所请求数据可以被准备好的时间T1(步骤S11)。可以通过根据头112当前所位于的磁道的位置和头112将要移动到的目标磁道的位置计算寻道时间,来预测时间T1。可以根据寻道时间来预测时间T1。在预测时间T1之后,链路/传输层处理单元122判定所预测时间T1是否在预定时间T0之后(步骤S12)。只有当预测时间T1在预定时间T0之后,链路/传输层处理单元122才将SATA总线30设为“PARTIAL”模式(步骤S5)。当所预测时间T1不在时间T0之后时,链路/传输层处理单元122等待所请求数据准备好(步骤S13)。当所请求数据已准备好,链路/传输层处理单元122通过使用FIS 34将它通过SATA总线30传输给主机20(步骤S8)。
在图6的流程图的例子中,检验HDD 10是否可以立即将所请求数据传输给主机20(步骤S4)。如果HDD 10不能立即传输所请求数据,则链路/传输层处理单元122确定T2是所请求数据必须被准备好的时间限制(T2<T0)(步骤S21和S22)。只有当为传输所请求数据所作的准备不能在时间T2之后完成(其意味着未产生用于开始该数据传输的中断)时,链路/传输层处理单元122才将SATA总线30设为“PARTIAL”模式(步骤S5)。另一方面,当为传输所请求数据所作的准备在时间T2之前完成时,链路/传输层处理单元122通过使用FIS 34将所请求数据通过SATA总线30传输到主机20(步骤S8)。
(2)该命令涉及数据传输,且指示数据传输类型的数据在数据传输之前从HDD 10传输到主机20的情况
下面描述情况(2),指该涉及数据传输的命令是读命令的情况。该描述是参照图7的序列图、图8的流程图、图9的序列图、和图10的流程图作出的。在图7和9中,用与图3中使用的相同参考标号来标明与图3相同的描述。在图10和11中,用与图4中使用的相同参考标号来标明与图4相同的描述。在使用SATA总线30的数据传输中,数据发送方可能必须指示数据接收方所需的是什么操作。该指示在数据被实际传输之前通过使用指定FIS从数据发送方被发送到数据接收方,且该指示包括数据传输类型的标识。在SATA标准中,为通知数据传输的类型定义了“PIO建立FIS”和“DMA建立FIS”。前面的FIS用于程控输入/输出(PIO)协议的通知,后面的FIS用于DMA(第一方DMA)协议的通知。PIO协议指示主机20主动执行的数据传输的类型。
“数据有效负荷FIS”可以在数据传输之前作为用于通知数据类型的FIS传输。如果必须通知数据传输类型,显示于图7和8中的技术或显示于图9或10中的技术中的任一种都可应用于在“PARTIA”模式中使用的控制技术。在图7-10中,“DMA建立FIS”用作通知数据传输类型的FIS 36。
在图7的序列图和图8的流程图中,在步骤S8(其中传输FIS(“数据有效负荷FIS”)35)之前,立即执行步骤S10(其中FIS(“DMA建立FIS”)36从SATA接口控制电路12传输到主机20)。在图7和8所示的情况中,在从主机20接收到FIS(“寄存器-主机到装置FIS”)31之后,SATA接口控制电路12立即发送“PARTIAL REQUEST”32以将SATA总线30设为“PARTIAL”模式(步骤S1到S5)(这一操作在还未作出数据传输准备时执行)。在这一方面,图7和8中所示的情况与图3的序列图和图4的流程图中所例示的情况相同。
在图9的序列图和图10的流程图中,步骤S10’(其中FIS(“DMA建立FIS”)36从SATA接口控制电路12传输到主机20)执行以响应FIS(“寄存器-主机到装置FIS”)31的接收(步骤S1到S3)。在图9和10所示的情况中,在步骤S10’(其中FIS(“DMA建立FIS”36)被传输)执行之后,SATA接口控制电路12立即发送“PARTIALREQUEST”32以将SATA总线30设为“PARTIAL”模式(步骤S5)(这一操作在还未作出数据传输准备时执行)。图7-10中所示的操作还在“PIO建立FIS”被用于通知数据传输的类型时执行。
(3)该命令不涉及数据传输,且主机20只被从HDD 10通知了命令执行结果
结合情况(1)和(2),参考在涉及数据传输的命令执行期间“PARTIAL”模式被控制的方式。然而,图1中所示的系统能够执行不涉及数据传输的命令。用于激励HDD 10的SPM 113的发送机激励命令是这样的命令的一个例子。因此,下面给出关于当主机20发出一个不涉及数据传输的命令时怎样执行操作的说明。参照图11的序列图和图12的流程图来进行说明。假设从主机20的主机单元21向ATA总线23提供了符合ATA标准和针对于HDD 10的命令,且假设该命令不涉及数据传输(这样的命令的一个典型例子是发送机激励命令)。ATA总线23上的命令由主机20的SATA接口控制电路22接收。SATA接口控制电路22的链路/传输层处理单元222将它接收的命令转换为指定FIS(“寄存器-主机到装置FIS”)91。FIS(“寄存器-主机到装置FIS”)91通过SATA总线30传输到HDD 10。
HDD 10的SATA接口控制电路12接收通过SATA总线30传输到那里的FIS(“寄存器-主机到装置FIS”)91。SATA接口控制电路12的链路/传输层处理单元122分析所接收的FIS 91,并判定FIS 91是否是通过转换从不涉及数据传输的命令获得的(步骤S31和S32)。如果是这样,则链路/传输层处理单元122将所接收的FIS 91转换为符合ATA标准且不涉及数据传输的命令(步骤S33)。该命令由HDD10的主HDD单元11接收,并由主HDD单元11执行。在接收到该命令的时刻和主机20被通知了通过执行该命令所获得的命令执行结果的时刻之间的时间段内,SATA总线30无需保持在“IDLE”模式(非省电状态)。
在执行了上述步骤S33之后,链路/传输层处理单元122向SATA总线30传送“PARTIAL REQUEST”92(步骤S34)。由于这一缘故,SATA总线30可被HDD 19设为“PARTIAL”模式。假设被传送到ATA总线13的命令执行结果此后被置入到HDC 119的状态寄存器119a中。在这一情况中,链路/传输层处理单元122确定该命令的执行已结束,且现在可以向主机20通知该命令执行结果(步骤S35)。根据这一确定,链路/传输层处理单元122向SATA总线30传送“IDLEREQUEST”93,以将SATA总线30从“PARTIAL”模式切换到“IDLE”模式(步骤S36)。在SATA总线30根据“IDLE REQUEST”93被切换回“IDLE”模式之后,链路/传输层处理单元122执行步骤S37。在这一步骤,链路/传输层处理单元122使用称作“寄存器-装置到主机FIS”的指定FIS 94,通过SATA总线30向主机传送由状态寄存器119a所指示的命令执行结果。
在上述实施例中,SATA接口控制电路12根据主机20向HDD 10发出的命令的执行方式,执行将SATA总线30设为“PARTIAL”模式中的所有控制。然而,可以通过允许或者主HDD单元11的HDC 119或者CPU 130控制SATA接口控制电路12来实现这一控制。上述实施例针对于配备了HDD(硬盘驱动器)的系统的。但是,本发明还可应用于配备了除HDD之外的盘驱动器,诸如光盘驱动器、磁光盘驱动器等。只要该盘驱动器具有SATA接口就足够了。此外,本发明应用于配备了除盘驱动器之外的外部存储装置,诸如磁带装置。在这一情况下同样地,只要该外部存储装置具有SATA接口就足够了。本发明又可应用于配备了除盘驱动器之外的电子装置,只要该电子装置具有SATA接口即可。
对于本领域的技术人员来说,很容易得出其他优点和修改。因此,本发明在其更广阔的方面不限于这里显示和描述的具体细节和代表性实施例。因此,可以作出各种修改,而不脱离由所附权利要求定义的本发明总体构思的精神和范围。
Claims (16)
1.一种电子装置,配有串行ATA接口并通过串行ATA总线连接到另一电子装置,该电子装置特征在于,包括:
判定装置,其被设置为判定当数据应该被传输到所述另一电子装置时该数据的立即传输是否可能;
第一模式切换装置,其被设置为当从该电子装置的该数据的立即传输被判定为不可能且该数据被预测在预定时间内不会被准备好时,将该串行ATA总线从非省电模式切换到指定省电模式;以及
第二模式切换装置,其被设置为在第一模式切换装置将该串行ATA总线切换到了上述指定省电模式的情况下,在该数据的传输准备好了后,将该串行ATA总线从上述指定省电模式切换到非省电模式。
2.根据权利要求1的电子装置,其特征在于:
上述串行ATA接口的标准定义两种省电模式,它们在到非省电模式的恢复时间上互不相同;以及
第一模式切换装置从这两种省电模式中选择具有较短恢复时间的省电模式,并将所选择的省电模式用作指定省电模式。
3.根据权利要求1的电子装置,其特征在于,进一步包括:
数据传输装置,其被设置为使用上述串行ATA总线被设置为非省电模式的状态中的指定帧信息,通过该串行ATA总线将数据传输给所述另一电子装置,其中
当该数据的立即传输可能时,该数据传输装置立即传输该数据,及
当该数据的立即传输不可能时,该数据传输装置在该数据的传输准备好了且第二模式切换装置将该串行ATA总线切换到非省电模式之后,开始该数据的传输。
4.根据权利要求3的电子装置,其特征在于:
当第一帧信息从所述另一电子装置传输到该电子装置且在该第一帧信息请求数据的情况下,上述判定装置判定该数据的立即传输是否可能;以及
上述数据传输装置使用第二帧信息传输所请求的数据,该第二帧信息是指定帧信息。
5.根据权利要求4的电子装置,其特征在于,进一步包括:
第一类型通知装置,其被设置为在上述数据传输装置使用第二帧信息传输该数据之前,通过该串行ATA总线向所述另一电子装置传输第三帧信息,该第三帧信息用于通知该数据的传输类型,
其中第一模式切换装置在第三帧信息被传输到所述另一电子装置之前,将该串行ATA总线从非省电模式切换到指定省电模式。
6.根据权利要求4的电子装置,其特征在于,进一步包括:
传输类型通知装置,其被设置为通过该串行ATA总线向所述另一电子装置传输第三帧信息,该第三帧信息用于通知该数据的传输类型,
其中第一模式切换装置在第三帧信息被传送到所述另一电子装置之后且在该数据传输装置使用第二帧信息传输数据之前,将该串行ATA总线从非省电模式切换到指定省电模式。
7.根据权利要求4的电子装置,其特征在于,进一步包括:
执行结果通知装置,其被设置为在第一帧信息从所述另一电子装置被传输到该电子装置且第一帧信息指定不涉及数据传输的操作的情况下,在指定操作执行之后,使用预定帧信息通过该串行ATA总线向所述另一电子装置通知执行结果,
其中第一模式切换装置在所述另一电子装置被通知了对应于指定操作的执行结果之前,将该串行ATA总线从非省电模式切换到指定省电模式。
8.根据权利要求1的电子装置,其特征在于,进一步包括:
预测装置,其被设置为在上述判定装置判定该数据的立即传输不可能的情况下,预测该数据的传输准备好所需的时间,
其中在第一模式切换装置在预定时间之后,在由上述预测装置预测了时间的情况下,将该串行ATA总线从非省电模式切换到指定省电模式。
9.根据权利要求1的电子装置,其特征在于,进一步包括:
监视装置,其被设置为在上述判定装置判定该数据的立即传输不可能的情况下,检验为该数据的传输所作的准备是否完成并在第二时间内继续这一检验,该第二时间短于用作预定时间的第一时间,
其中第一模式切换装置在为该数据的传输所作的准备甚至在第二时间过去之后还未完成的情况下,认定该数据在第一时间之内不能准备好并将该串行ATA总线从非省电模式切换到指定省电模式。
10.根据权利要求1的电子装置,其特征在于:
该电子装置是包括在其中记录了数据的记录介质的外部存储装置;以及
所述另一电子装置是使用该外部存储装置的主机系统。
11.一种应用于具有串行ATA接口的电子装置的方法、用于节省该串行ATA接口所消耗的电能,该电子装置通过串行ATA总线连接到另一电子装置,该方法特征在于,包括:
当数据应该被传输到所述另一电子装置时,判定该数据的立即传输是否可能;以及
当从该电子装置的该数据的立即传输被判定为不可能且该数据被预测在预定时间内不会被准备好时,将该串行ATA总线从非省电模式切换到指定省电模式。
12.根据权利要求11的方法,其特征在于,进一步包括:
在该串行ATA总线被切换到指定省电模式的情况下,等待该数据的传输准备好的完成并然后将该串行ATA总线切换回非省电模式;以及
在该串行ATA总线被切换到指定省电模式的情况下,等待该串行ATA总线被切换回到非省电模式,并然后使用预定帧信息通过该串行ATA总线将该数据传输给所述另一电子装置。
13.根据权利要求12的方法,其特征在于:
在所述另一电子装置向该电子装置传送了第一帧信息且该第一帧信息请求数据时,该电子装置变为已准备好将该数据传输到所述另一电子装置;以及
由第一帧信息所请求的数据通过使用第二帧信息来传送,该第二帧信息是预定帧信息。
14.根据权利要求13的方法,其特征在于,进一步包括:
使用第二帧信息通过该串行ATA总线向所述另一电子装置传送第三帧信息,用于通知该数据的传输类型,
其中在第三帧信息被传送到所述另一电子装置之前,该串行ATA总线被切换到指定省电模式。
15.根据权利要求13的方法,其特征在于,进一步包括:
通过该串行ATA总线向所述另一电子装置传送第三帧信息,用于通知该数据的传输类型,
其中在第三帧信息被传送到所述另一电子装置之后且该数据通过使用第二帧信息被传输之前,该串行ATA总线被切换到指定省电模式。
16.根据权利要求13的方法,其特征在于,进一步包括:
在第一帧信息从所述另一电子装置被传输到该电子装置且第一帧信息指定不涉及数据传输的操作时,在指定操作执行之后使用预定帧信息通过该串行ATA总线向所述另一电子装置通知执行结果,
其中在所述另一电子装置被通知了对应于指定操作的执行结果之前,将该串行ATA总线切换到指定省电模式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003431182A JP2005190202A (ja) | 2003-12-25 | 2003-12-25 | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 |
JP2003431182 | 2003-12-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1637727A true CN1637727A (zh) | 2005-07-13 |
Family
ID=34697649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100114988A Pending CN1637727A (zh) | 2003-12-25 | 2004-12-24 | 具有串行ata接口的电子装置和用于串行ata总线的省电方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050144490A1 (zh) |
JP (1) | JP2005190202A (zh) |
CN (1) | CN1637727A (zh) |
SG (1) | SG112998A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437541C (zh) * | 2006-03-28 | 2008-11-26 | 华为技术有限公司 | 一种串行外设接口的实现方法 |
CN100462955C (zh) * | 2006-03-22 | 2009-02-18 | 联发科技股份有限公司 | 用来与sata装置进行通讯的代用sata主控装置及其相关方法 |
CN102445979A (zh) * | 2010-10-12 | 2012-05-09 | 联发科技股份有限公司 | 通信接口的电源管理方法及其相关装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7346135B1 (en) | 2002-02-13 | 2008-03-18 | Marvell International, Ltd. | Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks |
US7263153B2 (en) | 2002-10-09 | 2007-08-28 | Marvell International, Ltd. | Clock offset compensator |
US7319705B1 (en) | 2002-10-22 | 2008-01-15 | Marvell International Ltd. | Programmable pre-emphasis circuit for serial ATA |
US7246192B1 (en) | 2003-01-10 | 2007-07-17 | Marvell International Ltd. | Serial/parallel ATA controller and converter |
US8930583B1 (en) | 2003-09-18 | 2015-01-06 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for controlling data transfer in a serial-ATA system |
TWI269968B (en) * | 2004-04-22 | 2007-01-01 | Mediatek Inc | Method for processing the noise in the SATA |
TWI242716B (en) * | 2004-04-30 | 2005-11-01 | Mediatek Inc | Method for processing interference of noise |
JP2005339135A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | シリアルataインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法 |
US7958292B2 (en) | 2004-06-23 | 2011-06-07 | Marvell World Trade Ltd. | Disk drive system on chip with integrated buffer memory and support for host memory access |
US7853741B2 (en) * | 2005-04-11 | 2010-12-14 | Emulex Design & Manufacturing Corporation | Tunneling SATA targets through fibre channel |
US9582449B2 (en) * | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
TWI277874B (en) * | 2005-06-24 | 2007-04-01 | Via Tech Inc | Method for access non-standard register in serial advanced technology attachment (SATA) device |
KR100914932B1 (ko) | 2007-01-30 | 2009-08-31 | 삼성전자주식회사 | Sata 인터페이스에서의 파워 세이빙 모드 제어 방법 |
JP4434218B2 (ja) * | 2007-02-19 | 2010-03-17 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP2008293476A (ja) * | 2007-04-27 | 2008-12-04 | Ricoh Co Ltd | インターフェース制御回路、画像処理装置および電力管理方法 |
WO2009022421A1 (ja) * | 2007-08-16 | 2009-02-19 | Fujitsu Limited | 記憶装置 |
US8032690B2 (en) * | 2008-02-01 | 2011-10-04 | Skymedi Corporation | Non-volatile memory device, and method of accessing a non-volatile memory device |
KR101550434B1 (ko) * | 2008-12-26 | 2015-09-04 | 삼성전자주식회사 | 이미지 센서의 형성방법 |
KR101498225B1 (ko) | 2009-02-19 | 2015-03-04 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 전원 관리 방법 |
JP5302050B2 (ja) * | 2009-03-04 | 2013-10-02 | 富士通株式会社 | 障害解析のためのトレース装置およびトレース方法 |
KR101747797B1 (ko) | 2011-01-26 | 2017-06-15 | 삼성전자주식회사 | 사타 인터페이스 및 그것의 전원 관리 방법 |
CN105242895B (zh) * | 2015-09-24 | 2018-11-13 | 深圳市冠旭电子股份有限公司 | 一种点阵文字显示方法及装置 |
JP2023112427A (ja) * | 2022-02-01 | 2023-08-14 | キオクシア株式会社 | メモリシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845420B2 (en) * | 2001-10-11 | 2005-01-18 | International Business Machines Corporation | System for supporting both serial and parallel storage devices on a connector |
DE10214700B4 (de) * | 2002-04-03 | 2006-02-23 | Advanced Micro Devices, Inc., Sunnyvale | Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben |
US6948036B2 (en) * | 2002-06-21 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | System and method for providing multi-initiator capability to an ATA drive |
-
2003
- 2003-12-25 JP JP2003431182A patent/JP2005190202A/ja not_active Withdrawn
-
2004
- 2004-12-14 SG SG200407605A patent/SG112998A1/en unknown
- 2004-12-22 US US11/018,931 patent/US20050144490A1/en not_active Abandoned
- 2004-12-24 CN CNA2004100114988A patent/CN1637727A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100462955C (zh) * | 2006-03-22 | 2009-02-18 | 联发科技股份有限公司 | 用来与sata装置进行通讯的代用sata主控装置及其相关方法 |
CN100437541C (zh) * | 2006-03-28 | 2008-11-26 | 华为技术有限公司 | 一种串行外设接口的实现方法 |
CN102445979A (zh) * | 2010-10-12 | 2012-05-09 | 联发科技股份有限公司 | 通信接口的电源管理方法及其相关装置 |
US8707071B2 (en) | 2010-10-12 | 2014-04-22 | Mediatek Inc. | Power management method for controlling communication interface to enter/leave power-saving mode and related device thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2005190202A (ja) | 2005-07-14 |
US20050144490A1 (en) | 2005-06-30 |
SG112998A1 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1637727A (zh) | 具有串行ata接口的电子装置和用于串行ata总线的省电方法 | |
CN1296799C (zh) | 串行at嵌入式接口电子设备及串行at嵌入式总线节能方法 | |
US7475265B2 (en) | Data storage device and control method for power-saving modes of serial interface thereof | |
US7631117B2 (en) | Method for communicating between host and storage device, storage device, host, and system comprising storage device and host | |
CN1697444A (zh) | 记录介质、信息处理装置及控制方法 | |
US20140025979A1 (en) | Interface device and interface method | |
JP4374070B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4410298B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4405578B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4435260B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP4327893B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2003308290A (ja) | データ受信装置 | |
JP2009134742A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009093678A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009080856A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009080857A (ja) | シリアルataインタフェースを持つ電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20050713 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |