CN1627495A - 减少浅沟槽隔离结构电流泄漏的方法 - Google Patents
减少浅沟槽隔离结构电流泄漏的方法 Download PDFInfo
- Publication number
- CN1627495A CN1627495A CN 200310109239 CN200310109239A CN1627495A CN 1627495 A CN1627495 A CN 1627495A CN 200310109239 CN200310109239 CN 200310109239 CN 200310109239 A CN200310109239 A CN 200310109239A CN 1627495 A CN1627495 A CN 1627495A
- Authority
- CN
- China
- Prior art keywords
- chamber
- etching
- gas
- isolation structure
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种减少STI结构电流泄漏的方法,首先进行STI的槽刻蚀,然后进行湿法刻蚀或干法刻蚀。本发明可有效减少集成电路加工过程中,由于STI结构隔离不充分而产生的电流泄漏问题。
Description
技术领域
本发明涉及一种半导体集成电路加工中减少浅沟槽隔离结构电流泄漏的方法。
背景技术
在深亚微米集成电路加工中,通常都采用STI(shallow trenchisolation浅沟槽隔离)的方法对器件进行隔离。由于加工过程中采用了干法刻蚀技术来加工浅沟槽,在沟槽底部由于干法刻蚀工艺中离子的轰击而产生硅表面损伤,造成大量的缺陷,导致泄漏电流增大,进而减小了STI结构的隔离能力。现有技术在STI干法刻蚀工艺中由于离子轰击而产生在底部的表面损伤,导致泄漏电流增大示意图如图1所示。
发明内容
本发明解决的技术问题是提供一种减少STI结构电流泄漏的方法,它可有效减少集成电路加工过程中,由于STI结构隔离不充分而产生的电流泄漏问题。
为解决上述技术问题,本发明减少STI结构电流泄漏的方法是,首先进行STI的槽刻蚀,然后进行湿法刻蚀或干法刻蚀。
应用本发明的方法去除STI槽硅表面的晶格损伤,从而减少由于STI表面的晶格损伤而造成的硅(Si)与其后在STI内填充的氧化硅(HDP)之间的界面缺陷而导致的泄漏电流,提高STI结构的器件隔离特性。
本发明在改善深亚微米的半导体集成电路加工中的器件间泄漏问题有促进作用。
附图说明
图1是现有技术STI干法刻蚀工艺中,导致泄漏电流增大示意图;
其中的椭圆形曲线即表示在STI干法刻蚀工艺中会由于离子轰击而产生在底部的表面损伤,导致泄漏电流增大。
图2是本发明的方法减少在沟槽表面的泄漏电流示意图。
表示可以通过轻微刻蚀方式来去掉这一层损伤层,进而减少在沟槽表面的泄漏电流。
具体实施方式
本发明减少STI结构电流泄漏的方法是,首先进行STI的槽刻蚀,然后进行湿法刻蚀或干法刻蚀,去除STI槽硅表面的晶格损伤。应用本发明的方法,通过轻微刻蚀方式去掉损伤层,进而减少在沟槽表面的泄漏电流示意图如图2所示。
在STI干法刻蚀工艺结束后,通过附加一步轻微刻蚀的工艺去除硅表面的晶格损伤。在具体实施方法上有二种解决方法,下面通过两个实施例对这两种方法进行详细说明。
实施例一。在STI槽刻蚀结束后,通过减小刻蚀机的下部电极功率,减少等离子体对硅片表面的轰击能量,同时加大刻蚀机的上部电极功率来加大等离子体的密度增加刻蚀的速率。在气体上选用含氟的CF4气体作为刻蚀气体进行刻蚀。这样通过减小干法刻蚀工艺中的物理反应机理,增加化学反应机理达到即去处表面损伤又不增加新的损伤的目的。同时由于减小了下部电极功率,可以得到很低的刻蚀速度,能够在不改变STI形状的前提下,去处掉表面大约50_的损伤层,达到增强STI绝缘性能的要求。具体的的刻蚀工艺如下:
压力(mTorr) | 射频电极功率(W) | 气体流量 (Sccm) | 上/下电极的感抗预置(v) | 时间(Sec) | |||||
上部 | 下部 | CF4 | CL2 | HBR | 02-10 | ||||
步骤 | 6 | 1500 | 275 | 130 | 10 | 3.5/6.2 | * |
压力(mTorr) | 射频电极功率(W) | 气体流量 (Sccm) | 上/下电极的感抗预置(v)(v) | 时间(Sec) | |||||
上部 | 下部 | CF4 | CL2 | HBR | 02-10 | ||||
步骤1 | 6 | 1500 | 275 | 130 | 10 | 3.5/6.2 | * | ||
步骤2 | 4 | 400 | 0 | 50 | 3.0/7.0 | * |
应用上述方法能得到90A/秒左右的刻蚀速率,在保持形状的前提下得到良好的效果。
实施例二。通过专门的刻蚀设备进行轻刻蚀。该刻蚀设备可用干法去光刻胶的设备,在刻蚀气体中加入少量的CF4气体达到轻刻蚀的目的。其具体的刻蚀工艺如下:
腔体 | 双腔 | 双腔 | 双腔 | 双腔 |
气体1流量:02(sccm) | 0.0 | 492 | 492 | 0.0 |
气体1供气方式 | 双腔 | 双腔 | 双腔 | 双腔 |
气体4流量:CF4(sccm) | 0.0 | 8 | 8 | 0.0 |
气体4方式 | 双腔 | 双腔 | 双腔 | 双腔 |
压力(Pa) | 0.00 | 80 | 80 | 0.00 |
压力方式 | 双腔 | 双腔 | 双腔 | 双腔 |
微波功率(W) | 0.0 | 0.0 | 1200 | 0.0 |
微波方式 | 双腔 | 双腔 | 双腔 | 双腔 |
时间(sec) | 1 | 3 | 30 | 2 |
硅片位置 | 低 | 低 | 低 | 低 |
应用上述方法也可以达到将表面的损伤层除去50-100A的目的,在实验中02/CF4=492/8sccm这种配比可以得到200A/秒的速率,02/CF4=496/4sccm可以得到100A/秒的速率。以上所述两种具体的实施方法都可以得到比较好的效果。
通过实验可以发现,在保持其他工艺条件不变的前提下,改变STI的深度为3500_、4000_、4500_。在后面的特性测试中,很明显可以看出深STI结构的电流泄露要大于浅STI结构。而通过进行不同方向上的泄露电流,也可以确定出在STI底部区域的电流泄露比较大。因此可以看出,干法刻蚀时间的增长会导致STI底部的损伤增大,进而加大泄露电流。当然也可以通过减少STI深度的方法减少在STI底部的损伤,但是过浅的STI结构还会带来寄生的场效应管开启电压降低而影响电路特性。所以应该在保持STI深度不变的前提下来提高STI绝缘特性性。本发明通过轻微刻蚀来提高STI结构的绝缘特性的方法正好满足了半导体集成电路加工中对STI结构的隔离特性改善的要求。
通过对沟槽结构进行追加的轻微刻蚀,可以减小在其表面由于STI在干法刻蚀中的损伤,进而减少在沟槽表面的泄漏电流,提高STI结构的半导体器件隔离效果。
Claims (5)
1.一种减少浅沟槽隔离结构电流泄漏的方法,首先进行STI的槽刻蚀,其特征在于:然后进行湿法刻蚀或干法刻蚀。
2.如权利要求1所述的减少浅沟槽隔离结构电流泄漏的方法,其特征在于:所述湿法刻蚀或干法刻蚀的方法是,通过减小刻蚀机的下部电极功率,减少等离子体对硅片表面的轰击能量,同时加大刻蚀机的上部电极功率来加大等离子体的密度增加刻蚀的速率,刻蚀气体选用含氟的CF4气体。
3.如权利要求1或2所述的减少浅沟槽隔离结构电流泄漏的方法,其特征在于:所述湿法刻蚀或干法刻蚀刻蚀工艺参数如下:
压力(mTorr)
射频电极功率(W)
气体流量(Sccm)
上/下电极的感抗预置(v)
时间(Sec)
上部
下部
CF4
CL2
HBR
02-10
步骤
6
1500
275
130
10
3.5/6.2
*
4.如权利要求1所述的减少浅沟槽隔离结构电流泄漏的方法,其特征在于:所述湿法刻蚀或干法刻蚀的方法是,刻蚀设备采用干法去光刻胶设备,在刻蚀气体中加入少量的CF4气体。
5.如权利要求1或4所述的减少浅沟槽隔离结构电流泄漏的方法,其特征在于:所述湿法刻蚀或干法刻蚀刻蚀工艺参数如下:
腔体
双腔
双腔
双腔
双腔
气体1流量:02(sccm)
0.0
492
492
0.0
气体1供气方式
双腔
双腔
双腔
双腔
气体4流量:CF4(sccm)
0.0
8
8
0.0
气体4供气方式
双腔
双腔
双腔
双腔
压力(Pa)
0.00
80
80
0.00
压力方式
双腔
双腔
双腔
双腔
微波功率(W)
0.0
0.0
1200
0.0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310109239 CN1627495A (zh) | 2003-12-10 | 2003-12-10 | 减少浅沟槽隔离结构电流泄漏的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310109239 CN1627495A (zh) | 2003-12-10 | 2003-12-10 | 减少浅沟槽隔离结构电流泄漏的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1627495A true CN1627495A (zh) | 2005-06-15 |
Family
ID=34758902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200310109239 Pending CN1627495A (zh) | 2003-12-10 | 2003-12-10 | 减少浅沟槽隔离结构电流泄漏的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1627495A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107565252A (zh) * | 2017-08-23 | 2018-01-09 | 河南机电职业学院 | 一种微纳悬梁臂结构弹性接触器的制备方法 |
-
2003
- 2003-12-10 CN CN 200310109239 patent/CN1627495A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107565252A (zh) * | 2017-08-23 | 2018-01-09 | 河南机电职业学院 | 一种微纳悬梁臂结构弹性接触器的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104332498B (zh) | 一种斜场板功率器件及斜场板功率器件的制备方法 | |
US20050101093A1 (en) | Method for preventing to form a spacer undercut in seg pre-clean process | |
US8946030B2 (en) | Method for forming dummy gate | |
CN100595895C (zh) | 硅槽形成方法及装置 | |
JP4653603B2 (ja) | プラズマエッチング方法 | |
CN104409411A (zh) | 半导体器件及其形成方法 | |
EP0905758B1 (en) | Methods for performing planarization and recess etches and apparatus therefor | |
CN101164158A (zh) | 在电子器件中形成sti区的方法 | |
CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
CN1627495A (zh) | 减少浅沟槽隔离结构电流泄漏的方法 | |
KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
CN101640230A (zh) | 一种用于双色碲镉汞器件的干法刻蚀方法及刻蚀装置 | |
CN101097882A (zh) | 改善sti-cmp面内平坦性的方法 | |
CN103811406A (zh) | 改善sonos器件自对准接触孔漏电的方法 | |
CN110867380B (zh) | 半导体器件的形成方法 | |
CN111755334B (zh) | 半导体结构及其形成方法 | |
JP2004500696A (ja) | 半導体デバイスのためのセルフアライメントコンタクト | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
US6900137B2 (en) | Dry etch process to edit copper lines | |
US20080044980A1 (en) | Method of forming a semiconductor device | |
CN108615682A (zh) | 硅锗异质结双极晶体管发射极的制作方法 | |
CN111653614A (zh) | 一种GaN基HEMT多角度凹槽栅器件及其制作方法 | |
KR101711647B1 (ko) | 도전성 라인 사이의 유전 물질 제거 방법 | |
CN109390227A (zh) | 一种小线宽垂直型沟槽的刻蚀方法 | |
KR100791773B1 (ko) | 트랜치 게이트 모스 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |