CN1622295A - 场效应晶体管的制备方法 - Google Patents

场效应晶体管的制备方法 Download PDF

Info

Publication number
CN1622295A
CN1622295A CN 200410101391 CN200410101391A CN1622295A CN 1622295 A CN1622295 A CN 1622295A CN 200410101391 CN200410101391 CN 200410101391 CN 200410101391 A CN200410101391 A CN 200410101391A CN 1622295 A CN1622295 A CN 1622295A
Authority
CN
China
Prior art keywords
source
side wall
silicon
etching
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410101391
Other languages
English (en)
Other versions
CN1314089C (zh
Inventor
肖韩
黄如
田豫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CNB2004101013912A priority Critical patent/CN1314089C/zh
Publication of CN1622295A publication Critical patent/CN1622295A/zh
Application granted granted Critical
Publication of CN1314089C publication Critical patent/CN1314089C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种准SOI场效应晶体管的制备方法，属于超大规模集成电路技术(ULSI)领域。该方法首先采用常规的工艺方法，实现浅槽隔离，淀积并刻蚀栅材料及上面覆盖的硬掩膜材料，形成栅区，接着制备栅侧墙保护栅区；第二步刻蚀源漏区的硅至一定深度h1，接着淀积并刻蚀抗氧化的材料形成侧墙，然后刻蚀源漏区的硅材料至第二个深度h2，形成更深的硅槽，最后热氧化暴露的硅，在源区和漏区的槽中形成“L”型氧化硅层；第三步为制备源漏区，即先去掉抗氧化材料形成的侧墙，再淀积源漏材料，用平坦化的方法形成源漏区，从而实现了准SOI结构。本发明流程简单、工艺成本低廉、同时工艺集成也容易实现。

Description

场效应晶体管的制备方法
技术领域
本发明属于超大规模集成电路技术(ULSI)领域，尤其是一种准SOI场效应晶体管的制备方法。
背景技术
随着微电子技术的发展，器件的特征尺寸进入深亚微米(＜0.1um)范围。此时，传统的CMOS体硅技术制备的场效应管，由于受到严重的短沟效应和其它寄生效应的影响，在应用方面受到很大的限制。采用SOI(silicon on insulator)技术尤其是全耗尽SOI器件，可以很好的抑制短沟效应，获得较小的阈值电压波动和接近理想的亚阈值斜率；同时，将器件制作在SiO2上，可以减少寄生的结电容，从而提高器件的速度。但是，SOI器件受到散热问题的限制：由于埋氧层的热导率比较小，器件工作时产生的热不能及时散发出去；热量的积累将造成器件的温度升高，迁移率的退化，从而引起诸如驱动电流下降、工作点不稳定等问题，将影响电路的输出结果不好甚至造成逻辑错误，这就是所谓的自热效应。采用准SOI器件(如图一)，其源漏区绝大部分用氧化层介质包围着，而沟道区和衬底之间通过硅相连。这样的器件一方面具有SOI器件的寄生电容小，短沟效应抑制好等优势；同时，由于硅的导热率要比氧化硅好得多，器件工作中产生的热量就能够很好的发散出去，从而完全解决了SOI的自热问题。可以说，准SOI工艺集中了体硅和SOI器件的优势，而抛弃了他们的大部分不足，因此是非常有潜力的器件。
为了实现准SOI器件，人们提出了诸如选择外延(selective epitaxy)、注氧(oxygenimplanting)等方法或工艺。这些工艺通常需要特定的设备，制备流程也比较复杂，制备成本也比较大，并且与传统的CMOS工艺不太兼容，大大限制了准SOI在集成电路中的应用。
发明内容
本发明提供一种在体硅硅片上制备准SOI器件的方法，该方法和常规的CMOS工艺兼容，流程简单，工艺成本低廉，同时工艺集成也容易实现。
本发明准SOI场效应晶体管的制备方法，其步骤包括：
(1)采用常规的工艺方法，实现浅槽隔离，淀积并刻蚀栅材料及上面覆盖的硬掩膜材料，形成栅区，接着制备栅侧墙保护栅区；
(2)刻蚀源漏区的硅至一定深度h1，接着淀积并刻蚀抗氧化的材料形成侧墙，厚度为L2，然后进一步刻蚀源漏区的硅材料至第二个深度h2，形成更深的硅槽，最后热氧化暴露的硅，得到包围源区和漏区的不相连的两个“L”型氧化硅层，“L”型氧化硅层的厚度为L3；
(3)先去掉抗氧化材料形成的侧墙，再淀积源漏材料，形成源漏区。
氧化硅层L3的厚度是侧墙厚度L2的1-3倍。
h1决定常效应管的结深，可以选择1纳米至100纳米；h2取决于源漏区的厚度，可以选择10纳米至1微米。
淀积源漏材料后，以栅区顶端的硬掩膜为停止层，化学机械抛光，用来形成源漏区。
本发明的技术效果：本发明提供了一种制备准SOI器件的制备方法，与常规的制作CMOS大规模电路的方法很接近，都是采用先定义栅区(gate first)的方法；与常规方法不同之处在于，加入了凹陷源漏的工艺，在凹陷源漏中形成氧化层，来实现准SOI结构。
准SOI器件制备的关键在于形成包围源漏区的氧化层的同时，沟道区被保护而不会被氧化。为了解决了这个问题，在工艺流程中，我们将源漏区和沟道区分开定义，即先定义栅区和其下的沟道区，再形成源漏区。即在形成多晶硅栅(栅上用硬掩膜保护)和氧化层侧墙(厚度L1)后，干法刻蚀硅衬底表面氧化层，再刻蚀硅衬底至一定深度h1。这个深度将决定沟道区和源漏区接触的面积。接着低压淀积Si3N4层并刻蚀形成厚度为L2的侧墙，这个侧墙将用来保护暴露的沟道区，以氮化硅层作为掩膜，刻蚀源漏区的硅至另一个深度h2，这个深度将主要决定凹陷源漏的深度，然后热氧化在硅槽表面形成一层厚度为L3的氧化层，最后煮掉氮化硅侧墙，淀积源漏材料，形成源漏区。这样，源漏区的绝大部分将被“L”型氧化层包围，而与沟道区接触的面积将主要取决于h1的大小，从而实现了准SOI结构。流程简单、工艺成本低廉，该方法和常规的CMOS工艺兼容，工艺集成容易实现。
附图说明
下面结合附图，对本发明做出详细描述。
图1是准SOI结构的剖面图；图中：
1-多晶硅栅  2-源区  3-漏区  4-体硅衬底  5-氧化层侧墙  6-埋氧化层
7-栅氧化层  8-源漏扩展区
图2是实现准SOI结构的工艺流程示意图。
图2-aSTI隔离；图2-b栅区定义；图2-c形成氧化层侧墙；图2-d衬底第一次刻蚀；
图2-e氮化硅侧墙形成；图2-f源漏区第二次刻蚀；图2-g形成埋氧层；图2-h源漏材料淀积；图2-i源漏区形成。
图中，01-体硅衬底  02-STI隔离氧化层  03-栅氧层  04-多晶硅栅  05-硬掩膜层
06-氧化硅侧墙  07-氮化硅侧墙  08-埋氧化层  09-源漏区  10-轻掺杂区
具体实施方式
本发明先定义栅区和其下的沟道区，再形成源漏区。具体的方法是：第一步，采用常规的工艺方法，实现浅槽隔离，淀积并刻蚀栅材料及上面覆盖的硬掩膜材料，形成栅区，接着制备栅侧墙保护栅区，侧墙厚度为L1。第二步是形成氧化层，首先要刻蚀源漏区的硅至一定深度h1，接着淀积并刻蚀抗氧化的材料形成侧墙，宽度为L2，然后进一步刻蚀源漏区的硅材料至第二个深度h2，形成更深的硅槽，最后热氧化暴露的硅得到厚度为L3的“L”型氧化硅，为了保证沟道区和衬底直接相连，要求源、漏区下的“L”型氧化层不能相连；第三步是制备源漏区，先去掉抗氧化材料形成的侧墙，再淀积源漏材料，用平坦化的方法形成源漏区，并对源漏材料重掺杂，从而实现了准SOI结构。随后是常规的金属化等后续工艺，包括硅化源漏区、隔离、刻出引线孔、金属布线、钝化、封装等等；为了实现准SOI结构，深度h1通常可以选择1纳米至100纳米，这将主要决定常效应管的结深；h2可以选择10纳米至1微米，取决于源漏区的厚度；L2选择范围可以是5至100纳米，氧化层厚度L3可以是5至400纳米；埋氧层生长的厚度L3有如下限制：(1)为了保证沟道区和衬底连接，限制自热效应，源区和漏区的氧化层不能相连；(2)为了使源漏扩展区和沟道区下有埋氧层，L3的厚度需要接近或大于氮化硅侧墙厚度L2的两倍。上述抗氧化材料可以是氮化硅等，源漏材料可以是多晶硅、锗硅、锗等等。
利用上述凹陷源漏氧化的方法制备准SOI结构，详细工艺步骤如下：
1)清洗体硅片；
2)光刻定义有源区；
3)浅槽隔离STI，如图2-a；
4)清洗硅片，热氧化形成栅氧；
5)阈值调整注入；
6)低压化学气相淀积(LPCVD)多晶硅材料；
7)离子注入，对多晶硅重掺杂；
8)快速热退火激活杂质离子；
9)淀积氧化硅层作为硬掩膜；
10)光刻并依次刻蚀硬掩膜、多晶硅栅，从而定义硅栅，如图2-b；
11)N型杂质注入，形成LDD区；
12)LPCVD SiO2，干法刻蚀SiO2形成侧墙，如图2-c；
13)以SiO2侧墙为保护层干法刻蚀源漏区的硅至一定深度h1，如图2-d；
14)LPCVD Si3N4，干法刻蚀Si3N4层形成侧墙，厚度L2，如图2-e；
15)以Si3N4侧墙作为保护层，干法刻蚀源漏区下的硅材料，形成深度为h2的浅槽，如图2-f；
16)热氧化，在硅槽四周形成氧化层，厚度L3，如图2-g；
17)湿法腐蚀Si3N4，暴露出源漏扩展区；
18)HF酸漂去自然氧化层；
19)LPCVD多晶硅材料，；
20)以栅区顶端的硬掩膜为停止层，化学机械抛光(CMP)多晶硅，如图2-h；
21)过刻多晶硅源漏，降低源漏的抬升的高度；
22)漂掉侧墙上的多晶硅，如图2-i；
23)源漏区离子注入；
24)快速热退火，激活杂质；
25)源漏区形成硅化物；
26)淀积氧化层，光刻引线孔；
27)淀积金属，光刻引线；
28)合金化；
29)淀积钝化层，开孔形成电极。

Claims (4)

1、一种场效应晶体管的制备方法，其步骤包括：
(1)采用常规的工艺方法，实现浅槽隔离，淀积并刻蚀栅材料及上面覆盖的硬掩膜材料，形成栅区，接着制备栅侧墙保护栅区，侧墙的厚度为L1；
(2)刻蚀源漏区的硅至一定深度h1，接着淀积并刻蚀抗氧化的材料形成侧墙，厚度为L2，然后进一步刻蚀源漏区的硅材料至第二个深度h2，形成更深的硅槽，最后热氧化暴露的硅，得到包围源区和漏区的不相连的两个“L”型氧化硅层，“L”型氧化硅层的厚度为L3；
(3)先去掉抗氧化材料形成的侧墙，再淀积源漏材料，形成源漏区。
2、如权利要求1所述的场效应晶体管的制备方法，其特征在于：氧化硅层的厚度L3是侧墙厚度L2的1-3倍。
3、如权利要求1所述的场效应晶体管的制备方法，其特征在于：h1决定场效应管的结深，其深度范围为1纳米至100纳米；h2取决于源漏区的厚度，其深度范围选择在10纳米至1微米。
4、如权利要求1所述的场效应晶体管的制备方法，其特征在于：淀积源漏材料后，以栅区顶端的硬掩膜为停止层，化学机械抛光，用来将源漏区分开。
CNB2004101013912A 2004-12-21 2004-12-21 场效应晶体管的制备方法 Active CN1314089C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004101013912A CN1314089C (zh) 2004-12-21 2004-12-21 场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004101013912A CN1314089C (zh) 2004-12-21 2004-12-21 场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN1622295A true CN1622295A (zh) 2005-06-01
CN1314089C CN1314089C (zh) 2007-05-02

Family

ID=34766762

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101013912A Active CN1314089C (zh) 2004-12-21 2004-12-21 场效应晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN1314089C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394583C (zh) * 2005-08-25 2008-06-11 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
CN101582426A (zh) * 2009-06-02 2009-11-18 北京大学 一种无电容式dram单元及其制备方法
CN101226881B (zh) * 2007-01-16 2010-09-15 北京大学 制备凹陷源漏场效应晶体管的方法
CN103151269A (zh) * 2013-03-28 2013-06-12 北京大学 制备源漏准soi多栅结构器件的方法
CN106298526A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法
CN108462471A (zh) * 2018-02-12 2018-08-28 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的压控振荡器电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869359A (en) * 1997-08-20 1999-02-09 Prabhakar; Venkatraman Process for forming silicon on insulator devices having elevated source and drain regions
CN1184697C (zh) * 2003-02-14 2005-01-12 中国科学院上海微系统与信息技术研究所 准绝缘体上的硅场效应晶体管及实现方法
US6808994B1 (en) * 2003-06-17 2004-10-26 Micron Technology, Inc. Transistor structures and processes for forming same
CN1328795C (zh) * 2003-10-31 2007-07-25 北京大学 一种源漏下陷型超薄体soimos晶体管及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394583C (zh) * 2005-08-25 2008-06-11 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
CN101226881B (zh) * 2007-01-16 2010-09-15 北京大学 制备凹陷源漏场效应晶体管的方法
CN101582426A (zh) * 2009-06-02 2009-11-18 北京大学 一种无电容式dram单元及其制备方法
CN103151269A (zh) * 2013-03-28 2013-06-12 北京大学 制备源漏准soi多栅结构器件的方法
CN103151269B (zh) * 2013-03-28 2015-08-12 北京大学 制备源漏准soi多栅结构器件的方法
CN106298526A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法
CN108462471A (zh) * 2018-02-12 2018-08-28 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的压控振荡器电路

Also Published As

Publication number Publication date
CN1314089C (zh) 2007-05-02

Similar Documents

Publication Publication Date Title
US7399679B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN103762236B (zh) 集成电路组件及其制造方法
KR100791441B1 (ko) 격자 부정합 소스 및 드레인 영역을 가진 변형된 반도체의ｃｍｏｓ 트랜지스터를 형성하는 구조물 및 방법
CN103137624B (zh) 高栅极密度器件和方法
CN100346456C (zh) 一种mosfet半导体及其制造方法
US7071515B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
TWI453865B (zh) 半導體結構以及其製造方法
TWI390708B (zh) 積體電路
KR20050069702A (ko) 반도체 소자의 트랜지스터 및제조방법
TW201017733A (en) Semiconductor device having metal gate stack and fabrication method thereof
US20090261421A1 (en) Semiconductor structure and method of manufacture
CN1645577A (zh) FinFET的制作方法以及至少包含一个FinFET的集成电路
US6562676B1 (en) Method of forming differential spacers for individual optimization of n-channel and p-channel transistors
TW201711135A (zh) 半導體元件及其製作方法
EP1953827A2 (en) High voltage transistor and method of manufacturing the same
US6767778B2 (en) Low dose super deep source/drain implant
CN103839822B (zh) 鳍式场效应晶体管及其形成方法
US5898189A (en) Integrated circuit including an oxide-isolated localized substrate and a standard silicon substrate and fabrication method
CN1314089C (zh) 场效应晶体管的制备方法
CN108878361A (zh) 半导体器件及其制造方法
US6524938B1 (en) Method for gate formation with improved spacer profile control
CN106298665B (zh) 半导体器件的制造方法
US6228729B1 (en) MOS transistors having raised source and drain and interconnects
JP2005340782A (ja) 半導体装置およびその製造方法
US6566215B1 (en) Method of fabricating short channel MOS transistors with source/drain extensions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101129

Address after: 100871 No. 5 the Summer Palace, Beijing, Haidian District

Co-patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Peking University

Address before: 100871 No. 5 the Summer Palace, Beijing, Haidian District

Patentee before: Peking University