CN1611004A - 再生放大器电路 - Google Patents

再生放大器电路 Download PDF

Info

Publication number
CN1611004A
CN1611004A CNA028261852A CN02826185A CN1611004A CN 1611004 A CN1611004 A CN 1611004A CN A028261852 A CNA028261852 A CN A028261852A CN 02826185 A CN02826185 A CN 02826185A CN 1611004 A CN1611004 A CN 1611004A
Authority
CN
China
Prior art keywords
input
signal
transistor
push
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028261852A
Other languages
English (en)
Inventor
A·加斯米
J·霍拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1611004A publication Critical patent/CN1611004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一种用于再生互补数字信号的放大器电路，其包括差分对晶体管(T5、T6)。该电路还包括一对推挽放大器(12a、12b)，其由具有分别耦合至输入信号和其互补源的第一和第二低输入(L、Lb)、分别耦合至互补输入信号源和输入信号源的第一和第二高输入(H、Hb)、以及第一和第二输出(13a、13b)的第一和第二推挽放大器构成，其中第一和第二输出(13a、13b)在低阻抗和开关期间提供增大了幅度的所述互补输入信号的短暂但强度大的电流脉冲，以便将这些脉冲分别施加到该差分对的第一和第二晶体管(T5、T6)的第一和第二控制输入(1a、1b)。

Description

再生放大器电路
本发明涉及一种用于对输入信号特别是数字信号整形的电路。更具体地，本发明涉及一种包括场效应晶体管的集成电路，例如金属半导体场效应晶体管(MESFET)，即高电子迁移率、伪形态或变形晶体管(分别为HEMT、PHEMT、MHEMT)。这种晶体管可以通过利用例如GaAs、GaInAs、InP的III-V族材料的技术实现。本发明可以用于例如在将信号转化为光信号之前对信号整形的高速数字通信的领域中。
场效应晶体管级在由James V.DiLorenzo和Deen D.Khandelwal编辑的出版物“GaAs FET PRINCIPLES and TECHNOLOGY”中有所介绍(ARTECH HOUSE，INC.，610 Washington Street，Dedham，Massachusetts 02026，United States of American)。正如在引证文献的第621-623页上所描述的、和在引证文献的第622页上的图1中、或本发明附带的图1A中所示例的，该级是反相器电路，其构成逻辑电路的基本单元。利用该基本单元，可以实现AND、OR、NAND和NOR功能。该反相器包括与负载串联的开关晶体管。电源电压VDD的负端，即施加到晶体管源极的电压连接至地。当晶体管的栅极接收具有对应于逻辑状态“1”的高值V1＝VIH并超过阈值电压VT的输入电压时，晶体管导电。在晶体管的输出电压，如同在它的漏极上可获得的，具有低值的情况下，即，由于与负载电阻相比，晶体管的电阻小，所以V0-VOH接近零。当输入电压低，即V1＝VIL，对应于逻辑状态“0”，且小于阈值电压VT时，晶体管关断。在输出节点处根本不需要电流的情况下，则输出电压V0＝VOH接近电源电压VDD。
与该现有技术相比，本发明的目的是用于实现将数字输入信号再生为输出信号的电路，其具有短的开关时间，而且表现出稳定性和强健性的特性。
在下文中，为了简化起见，高晶体管和低晶体管将由两个晶体管代表，它们的电极被偏置到对于所谓的“高晶体管”比对于所谓的“低晶体管”更高的电压电位。同样地，在连接两个输入的情况下，为了简化起见，高输入和低输入将由其电压电位高于所谓低输入电压电位的所谓高输入来代表。在附图中，高晶体管和高输入被示出于相应的低晶体管和低输入之上。
本发明提出一种差分放大器级结构，该结构是用来形成输出信号和互补信号，其中该输出信号是以输入信号为基础再生的信号，该互补信号是该输入信号的互补并以输入信号为基础形成的。用于对信号产生互补信号的装置就本身而论是公知的，且在此没有详细描述。
形成本发明目的的放大器包括输入级，其包括一对具有一对低晶体管和一对高晶体管的推挽放大器，其中该对低晶体管称为第一和第二低晶体管，该对高晶体管称为第一和第二高晶体管。第一低晶体管和第一高晶体管的联合构成具有低输入和高输入以及第一输出的第一推挽放大器。对于每对第二晶体管同样适用。因此，该输入级通过一对推挽放大器形成，其称为第一和第二推挽放大器。该对低晶体管中第一低晶体管的低控制输入接收信号，其是由第二低晶体管的低控制输入接收的信号的互补。对于高晶体管的输入同样适用。因为放大器是推挽放大器，所以由第一推挽放大器的高晶体管的高输入接收的输入信号，是由所述的推挽放大器的第一低晶体管的低输入接收的输入信号的互补。对于第二推挽放大器的高和低晶体管同样适用。第一和第二推挽放大器的第一和第二输出的每一个被耦合至差分对输入，其输出传送是以输入信号为基础再生的信号的输出信号。在各自的负载阻抗端(ZLa和ZLb)上提供输出信号和互补输出信号。
因此，本发明涉及一种用于再生互补数字信号的差分放大器电路，其电路包括由第一和第二晶体管构成的差分对晶体管，该对第一晶体管具有第一控制输入以及第一和第二电极，该对第二晶体管具有第二控制输入以及第一和第二电极，其特征在于该电路包括来自差分对的上行流，由第一和第二推挽放大器构成的一对推挽放大器，分别具有分别耦合至互补输入信号源和输入信号源的第一和第二低输入、分别耦合至输入信号源和互补输入信号源的第一和第二高输入、第一和第二输出，该对推挽放大器的第一和第二输出分别耦合至该差分对的第一和第二晶体管的第一和第二控制输入。在本发明的一个实施例中，该差分对晶体管是场效应晶体管。形成每个推挽放大器的高和低级的晶体管优选是场效应晶体管。
参考附上的简图，在下文中将详细地描述本发明；其中：
图1A示出公共源极的数字信号放大器的公知例子；
图1B示出另一个公共源极的数字信号放大器；
图2示出本发明一个实施例的电路图，以及
图3示出一种可以提供在图2中示出的电路输入处的适配级。
参考图1A和1B，为了以数字形式实现整形功能，可以使用基本单元，该基本单元是由具有低线性增益，例如在0和10dB之间、并工作于开关模式的快速放大器级形成，以便于使信号的高电平和低电平饱和，因此再生出称为逻辑电平1和0的电平。在这两个逻辑电平之间的电压摆动通常在10mV和2V之间。例如，典型值是500mV。该放大器级可以是具有以公共源极布置连接(至地)的具有单一输出的晶体管的放大器，如图1A所示，或具有虚地的公共源极差分放大器，如图1B所示。在图1A中，输入信号施加到晶体管T5的栅极1a，该晶体管T5的源极耦合至电压源Vss，而它的漏极通过负载阻抗ZL连接到电压源Vdd。在所述负载ZL的端上提供输出信号。在图1B中，输入信号施加到晶体管T5的栅极1a，并且互补输入信号施加到晶体管T6的栅极1b。晶体管T5和T6具有例如通过电流发生器11耦合至相同电压源Vss的公共源极。晶体管T5和T6的漏极分别连接到负载阻抗ZLa和ZLb。这些负载的其它两端相互连接，以便形成耦合至相同电压源Vdd的公共节点。在负载阻抗ZLa和ZLb每个的端上分别提供输出信号和互补输出信号。这些放大器可以以单一模式或差分模式级联连接。在那种情况下，用于适配阻抗和用于移动电压电平的级可以插入于数字放大器级之间。当每个放大器级的增益电平足够高，以使信号的高和低电平在饱和范围中时，对于信号的再生是足够的，因此使边界整形、使逻辑电平再生并使逻辑电平上的噪声衰减。因此，每级的线性增益可以相当低，即典型在0和10dB之间。缩减线性增益的一个优点是能够使通带的宽度增加。在信号处理或再生功能中，利用差分对作为基本结构，逻辑电平1由是高电压电平的漏极电压的电平Vdd限定，可能具有恒定电压漂移。在高逻辑电平和低逻辑电平之间的电压摆幅sw被定义为sw＝I0*ZL，其中I0是在该差分对的阻抗负载ZL中流动的总的峰-峰电流。从该差分对的阻抗负载ZL的电源Vdd中汲取的该电流由于该对上占优势的逻辑状态的功能而不改变。从其中得出，在电源Vdd和两个阻抗负载ZL的公共节点之间路径的阻抗不再改变。因此，该差分对不受在电源Vdd和两个阻抗负载ZL的公共节点之间路径的物理实现的影响。而且，例如通过利用电流镜，电流I0可以被定义为工艺上非常稳定的参数的函数，该电流I0可以由插入在T5和T6的公共源极与电压电源Vss之间的电流发生器固定。结果，使用差分对作为它们的基本结构的逻辑电路具有恒定且稳定的逻辑电平1和0，意味着它们对例如温度、电源电压和由有关技术带来的容差范围的参数的波动几乎不敏感。在使用介绍的用于再生电平的级期间遇到的缺点是由于开关时间对于所考虑的应用太长这一事实。
图2示出一种根据本发明用于再生相互互补数字信号的差分放大器电路。该电路包括差分对晶体管T5和T6，其例如是场效应晶体管。该差分对的第一晶体管T5和第二晶体管T6都分别具有第一源极9a和9b、第一漏极8a和8b以及第一栅极1a和第二栅极1b。根据本发明，差分放大器电路包括，来自该差分对的连接的上行流，由第一推挽放大器12a和第二推挽放大器12b构成的一对推挽放大器，分别具有第一低输入Lb和第二低输入L，其分别耦合至互补输入信号源和输入信号源，以及第一高输入H和第二高输入Hb，其分别耦合至输入信号源和互补输入信号源。推挽放大器12a、12b具有第一输出13a和第二输出13b。输出13a、13b分别耦合至该差分对的第一晶体管T5和第二晶体管T6的第一栅极1a和第二栅极1b。再生的信号提供在晶体管T6的输出OUT上，即在该晶体管的漏极8b上。互补的再生信号提供在晶体管T5的输出OUTB上，即在该晶体管的漏极8a上。
在图2中示出的例子中，每个推挽放大器12a和12b分别包括两个场效应晶体管T1、T3和T2、T4，即分别是第一低晶体管T1和第二低晶体管T2，以及分别是第一高晶体管T3和第二高晶体管T4。优选地，低晶体管T1、T2匹配，意味着它们具有尽可能一致的特性。对于高晶体管T3、T4同样适用。由此形成的推挽放大器被称为差分推挽放大器。该差分推挽放大器的第一输出13a是通过第一高晶体管T3的源极和第一低晶体管T1的漏极之间的连接节点形成的。该差分推挽放大器的第二输出13b是通过第二高晶体管T4的源极和第0二低晶体管T2的漏极之间的连接节点形成的。应当注意的是，对于该差分对T5、T6的互补命令包括相反方向的脉冲。脉冲的同时性非常高。它是由所提出的推挽放大器的差分结构所激励。推挽放大器12a、12b的高晶体管T3、T4每一个的漏极17a、17b连接至第一漏极电压源Vdd1。该差分对的晶体管T5、T6每一个的漏极8a、8b，即分别通过阻抗ZLb和ZL连接至第二漏极电压源Vdd2。通过这些源极15a、15b经由第一电流发生器14连接至第一源极电压源Vss1这一事实，来确保推挽放大器12a、12b的低晶体管T1、T2每一个的源极15a、15b的偏置。通过这些源极经由第二电流发生器11连接至第二源极电压源Vss2这一事实，来确保差分对的晶体管T5、T6每一个的源极9a、9b的偏置。用于源极偏置的第一或第二电流发生器11、14可以是理想发生器或者不是。这些发生器也可以由阻抗取代或补充。
在控制信号瞬变的时刻，推挽放大器12a、12b放大数字信号同时增大其幅度。在推挽放大器输出处的典型幅度可以例如从1至2V。由晶体管T5和T6形成的差分对于是接收高幅度的信号。晶体管T5和T6的开关时间基本上依赖于馈送级的能力，以提供用于晶体管T5和T6快速开关需要的短暂但强度大的瞬时电流。用于引导由晶体管T5和T6形成的差分对的差分推挽放大器的使用，因而能够在该差分对晶体管的栅极1a、1b处提供低阻抗，并输送在开关期间需要的短暂但强度大的电流脉冲。这些电流脉冲比通过要求为低阻抗的更常规级，例如电压跟随器所获得的那些电流脉冲更大。添加到施加信号的高幅度的这些电流脉冲，使由晶体T5和T6形成的差分对的开关更快。
参考本发明的实施例，已给出上述描述，其包括如图2中所示的场效应晶体管。本发明同样可以例如借助双极晶体管，例如NPN晶体管来实现。在该情况下，源极必须由这些NPN晶体管的发射极代替，漏极由集电极代替以及栅极由基极代替。通过进行本领域技术人员公知的必要修改，本发明同样可以借助PNP晶体管实现。
差分对T5、T6可以是如上所描述的单一差分对，或者是集成在更复杂功能中的差分对，亦即，依赖于在具有源极耦合的场效应晶体管(SCFL)的逻辑电路中使用的技术。因为SCFL栅极包括若干重叠的差分对，所以本发明可以用于控制所有或其中一些差分对。这可以使已有技术中可以获得的最大产量增加。
适配级可以用于控制差分放大器。这种适配电路优选具有低的输出阻抗，并以输入信号和作为所述输入信号的互补的互补信号为基础传送互补的高信号和低信号，所述互补的高信号和低信号通过适合于使该对推挽放大器的低和高输入正确地偏置的电势差相对于彼此移动。举例来说，在高和低输入之间的电势差可以是从1到2V的数量级，然而在逻辑电平之间的摆幅例如可以在200和600mV之间。
举例来说，该种适配电路包括一对晶体管T7、T8，其中每个具有控制输入和电极。在下文中，该对晶体管将被称作跟随器对。跟随器对的晶体管T7、T8的其中一个控制输入接收输入信号，而其它的控制输入接收作为该输入信号的互补的信号。连接跟随器对的每个晶体管T7、T8，以便其中一个电极传送在其控制输入上接收的信号的跟随器信号。该电极耦合至用于改变在该电极上提供的信号电平的装置的输入。在用于改变电平的这些装置的输出上出现的信号是具有与在这些装置的输入上出现的信号相同逻辑值、但显示出电压电平的漂移的信号，并且馈给该对推挽放大器的低和高输入的低和高互补信号因此由在所述电平改变装置的输入处和输出处存在的连接节点形成。
图3示出这种适配电路30的一个例子。该电路30基本上包括跟随器对晶体管T7、T8。例如，晶体管属于场效应型，如图3所示。这些晶体管T7、T8被连接作为源极跟随器。因此，电路30是用于降低阻抗的电路。跟随器对的第一晶体管T7在其栅极18a上接收信号Inb，该信号Inb是将被再生的输入信号In的互补，在跟随器对的第二晶体管T8的栅极18a上接收该信号In本身。晶体管T7、T8的源极19a、19b分别耦合至适配电路的第三电流源20a、20b，其本身被连接至第三源电压Vss3。源极19a、19b中每一个通过阻抗Zs分别耦合至它的第三电流发生器20a、20b。与每个源极有关的阻抗Zs和电流发生器20a、20b改变在阻抗Zs的输入上出现的跟随器信号的电平。在示出的例子中，在用于改变电平的装置的输出上、即在没有连接到源极19a、19b的阻抗Zs的一侧上出现的信号，是具有相同逻辑值、但电压电位比在电平改变装置的输入上、即在连接至源极19a、19b的阻抗Zs的一侧上出现的信号的电压电位更低的信号。每个晶体管T7、T8的漏极23a、23b连接至第三漏极电压电源Vdd3。现在将描述该适配电路30与图2中示出的电路的连接。晶体管T7的源极和连接到源极19a的负载Zs的阻抗的连接点19a传送高信号Hb。因此，晶体管T7的源极19a连接到该对推挽放大器的第二放大器12b的高晶体管T4的高输入Hb。在晶体管T7的负载阻抗Zs的输出处的连接点21a传送信号Lb。因此，点21a连接至该对推挽放大器的第一推挽放大器12a的低晶体管T1的输入Lb。在对称方式中，传送高输入信号H的点19b被连接至该对推挽放大器的第一推挽放大器12a的高晶体管T3的输入H。最后，在跟随器对的第二晶体管T8的负载阻抗Zs和第一电流发生器20b之间的、传送低信号L的连接点21b被连接至该对推挽放大器的第二放大器12b的低晶体管T2的输入L。可选地，适配电路30的第四电流发生器22a、22b分别连接于源极19a、19b和第三源电压电源Vss3之间。
分别提供用于推挽放大器12a、12b的漏极、差分对T5、T6的漏极和适配电路30的晶体管T7、T8的漏极的电压源Vdd1、Vdd2和Vdd3的节点可以偏置到不同或相等的电压值；对于电源节点Vss1、Vss2和Vss3同样适用。为了缩减电源电压的数量，可以一方面将Vdd1、Vdd2和Vdd3连接到全部的电源Vdd，且另一方面将Vss1、Vss2和Vss3连接到全部的电源Vss。而且，这些电源Vdd或Vss中任何一个可以连接到地，因此能够实现具有单个电源电压的器件。
根据本发明的电路工作如下。
将被再生的低和高信号以及它们的互补信号被施加到该对推挽放大器的相应的输入。在这些放大器12a、12b的输出上的信号具有大于在逻辑高和低电平之间的电压摆幅的幅度。由于信号的该更高幅度，所以该差分对晶体管的开关更快，即，由于在开关期间其输出阻抗低的推挽放大器更有能力提供差分对晶体管需要的短暂但强度大的瞬时电流因而更快。
推挽结构的优点尤其是：低输出阻抗和提供大瞬时电流的可能性因此结合了差分连接的优点，其尤其是：逻辑电平的稳定性和精确性、电源电压的强抑制、由电源Vdd和Vss上的信号感应的寄生的强缩减、和对相关技术容限的范围几乎不敏感。
描述的电路可以有利地用于高速通信器件的领域中。
电路特别适合用于光纤的信号接收/发送模块中，该模块包括用于整形信号的电路和包含这种差分放大器电路的多路复用电路。

Claims (9)

1、一种用于再生互补数字信号的差分放大器电路，该电路包括差分对晶体管(T5、T6)，其输入(1b、1a)接收互补数字信号且其输出(OUT、OUTB)传送再生的互补信号，其特征在于，它包括用于减小开关时间和用于增大在差分对晶体管的高和低逻辑电平之间电压摆动的幅度的装置，该装置包括一对推挽放大器(12b、12a)，其输入接收将被再生的互补输入信号，且其输出(13b、13a)在低阻抗下和在开关期间，传送增大了幅度的所述互补输入信号的短暂但强度大的电流脉冲，以便将这些脉冲施加到所述差分对晶体管(T5、T6)的输入。
2、根据权利要求1的电路，其中差分对晶体管(T5、T6)包括第一晶体管(T5)和第二晶体管(T6)，该对的第一晶体管(T5)具有用于控制的第一输入(1a)和第一电极(8a)和第二电极(9a)，该对的第二晶体管(T6)具有用于控制的第二输入(1b)和第一电极(8b)和第二电极(9b)，连接来自差分对(T5、T6)的上行流的差分对推挽放大器(12a、12b)包括第一推挽放大器(12a)和第二推挽放大器(12b)，具有分别耦合至互补输入信号源和输入信号源的第一和第二低输入(Lb、L)、分别耦合至输入信号源和互补输入信号源的第一和第二高输入(H、Hb)、第一和第二输出(13a、13b)，该对推挽放大器(12a、12b)的第一和第二输出(13a、13b)分别耦合至该差分对的第一和第二晶体管(T5、T6)的第一和第二控制输入(1a、1b)。
3、根据权利要求1或2中之一的电路，其中该对推挽放大器(12a、12b)的每一个放大器包括两个晶体管(分别为T1、T3和T2、T4)，其每一个包括控制输入(L、Hb、Lb、H)，所述的控制输入形成该对推挽放大器(12a、12b)的第一和第二低输入(L、Lb)以及第一和第二高输入(Hb、H)。
4、根据权利要求3的电路，其特征在于，共同形成该对推挽放大器(12a、12b)的差分对晶体管(T5、T6)和晶体管(T1、T2、T3、T4)是场效应晶体管，其第一和第二电极(15a、15b；17a、17b)是源极和漏极，控制输入是晶体管(T1、T2、T3、T4)的栅极(Lb、L、H、Hb)，该对推挽放大器的每个推挽放大器(12a、12b)的高晶体管(T3、T4)的漏极(17a、17b)被耦合至第一漏极偏置源(Vdd1)，该差分对的晶体管(T5、T6)的漏极(8a、8b)被耦合至第二漏极偏置源(Vdd2)，该对推挽放大器的每个推挽放大器(12a、12b)的低晶体管(T1、T2)的源极(15a、15b)被耦合至第一源电压源，该差分对的每个晶体管(T5、T6)的源极(9a、9b)被耦合至第二源偏置源。
5、根据权利要求4的电路，其中第一和第二源偏置中的每一个分别由电流发生器(11、14)或连接到电压源(Vss1、Vss2)的阻抗形成。
6、根据权利要求1至5中之一的电路，该电路还包括，连接的来自该对推挽放大器(12a、12b)的上行流，用于降低阻抗的适配电路(30)，其以输入信号和作为所述输入信号的互补的互补信号为基础，传送馈给该对推挽放大器(12a、12b)的低和高输入(Lb、L、H、Hb)的互补的低信号和高信号。
7、根据权利要求6的电路，其中适配电路(30)包括跟随器对晶体管(T7、T8)，其每个具有控制输入(18a、18b)和电极(19a、23a、19b、23b)，分别地，该跟随器对的晶体管(T7、T8)的控制输入(18a、18b)中的一个接收输入信号，而另一个控制输入接收作为该输入信号的互补的互补信号，该跟随器对的每个晶体管(T7、T8)被连接，以使得其电极(19a、19b)中的一个传送在其输入(18a、18b)上接收的信号的跟随器信号，该电极(19a、19b)耦合至用于改变该电极(19a、19b)上出现的信号电平的装置(Zs)的输入，在这些装置(Zs)的输出(21a、21b)上出现的信号是具有与所述装置(Zs)的所述输入上出现的信号相同逻辑值、但是漂移的电压电位的信号，通过在用于改变电平的所述装置(Zs)的输入(19a、19b)处和输出(21a、21b)处提供的连接节点来形成该对推挽放大器(12a、12b)的低和高输入(L、Lb、H、Hb)。
8、一种用于电信的发射/传送电路，包括上述权利要求中之一所述的放大器电路。
9、一种通过光纤传送/接收信号的发射模块，包括用于整形信号的电路和多路复用电路，包含如权利要求1至7之一所述的放大器电路。
CNA028261852A 2001-12-28 2002-12-18 再生放大器电路 Pending CN1611004A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01403383.1 2001-12-28
EP01403383 2001-12-28

Publications (1)

Publication Number Publication Date
CN1611004A true CN1611004A (zh) 2005-04-27

Family

ID=8183059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028261852A Pending CN1611004A (zh) 2001-12-28 2002-12-18 再生放大器电路

Country Status (6)

Country Link
US (1) US20080048753A1 (zh)
EP (1) EP1461863A2 (zh)
JP (1) JP2005529505A (zh)
CN (1) CN1611004A (zh)
AU (1) AU2002347558A1 (zh)
WO (1) WO2003061122A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631738A (zh) * 2018-05-08 2018-10-09 湖南国科微电子股份有限公司 一种运算放大器、运放电路及驱动芯片
CN112073042A (zh) * 2019-06-11 2020-12-11 意法半导体(鲁塞)公司 偏置差分对晶体管的方法以及对应的集成电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008056131A1 (de) * 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Natural-Transistoren
IT1397062B1 (it) 2009-12-29 2012-12-28 Perini Fabio Spa Macchina troncatrice per il taglio di rotoli di materiale nastriforme
JP5667613B2 (ja) * 2012-09-27 2015-02-12 旭化成エレクトロニクス株式会社 演算増幅器及びそれを備えたパイプライン型ａ／ｄコンバータ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104312A (ja) * 1985-10-31 1987-05-14 Nec Corp 半導体装置
JPH03231455A (ja) * 1990-02-07 1991-10-15 Toshiba Corp 半導体集積回路
JP3344404B2 (ja) * 2000-03-14 2002-11-11 日本電気株式会社 ドライバ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631738A (zh) * 2018-05-08 2018-10-09 湖南国科微电子股份有限公司 一种运算放大器、运放电路及驱动芯片
CN108631738B (zh) * 2018-05-08 2022-08-19 湖南国科微电子股份有限公司 一种运算放大器、运放电路及驱动芯片
CN112073042A (zh) * 2019-06-11 2020-12-11 意法半导体(鲁塞)公司 偏置差分对晶体管的方法以及对应的集成电路

Also Published As

Publication number Publication date
US20080048753A1 (en) 2008-02-28
EP1461863A2 (en) 2004-09-29
WO2003061122A2 (en) 2003-07-24
AU2002347558A1 (en) 2003-07-30
JP2005529505A (ja) 2005-09-29
AU2002347558A8 (en) 2003-07-30
WO2003061122A3 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
US4818896A (en) Optical transmitter driver with current peaking
US7411987B2 (en) System and method for using an output transformer for laser diode drivers
CN103928842B (zh) 采用负电容中和技术的高速激光二极管驱动器集成电路
JP2532550Y2 (ja) 論理回路
CN110417480B (zh) 基于3抽头前馈均衡预加重的光发射机驱动电路
US10116263B1 (en) Method and device for TIA overload control in low power applications
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN1050114A (zh) 高速cmos差动接口电路
US20140376582A1 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
CN101040439A (zh) 用于激光器或调制器驱动的低电压高速输出级
CN117879590A (zh) 带预加重的lvds输出驱动电路
CN110086082B (zh) 一种电容耦合预加重的vcsel激光器高速驱动电路
US7548113B2 (en) Apparatus, amplifier, system and method for receiver equalization
US20030002551A1 (en) Laser diode driver
CN1611004A (zh) 再生放大器电路
CN1094268C (zh) 低压工作的触发器电路
US6693463B2 (en) Current mode device and an arrangement
ATE316713T1 (de) Lvds empfänger unter verwendung von differentiellen verstärkern
JP3407861B2 (ja) デマルチプレクサ
US7023256B2 (en) Differential coder for electrical signals
JP3442541B2 (ja) 駆動回路
CN115580288B (zh) 一种可扩展低压信令标准的驱动器及其驱动方法
CN112953506B (zh) 一种单端输入、差分输出转换电路
CN109450435B (zh) 一种lvds接口电路
US6411129B1 (en) Logic circuit with output high voltage boost and method of using

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication