CN1608360A - 频谱扩展时钟容许接收器 - Google Patents

频谱扩展时钟容许接收器 Download PDF

Info

Publication number
CN1608360A
CN1608360A CNA028261615A CN02826161A CN1608360A CN 1608360 A CN1608360 A CN 1608360A CN A028261615 A CNA028261615 A CN A028261615A CN 02826161 A CN02826161 A CN 02826161A CN 1608360 A CN1608360 A CN 1608360A
Authority
CN
China
Prior art keywords
signal
data
clock signal
frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028261615A
Other languages
English (en)
Other versions
CN100334828C (zh
Inventor
哈丽·斯金纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1608360A publication Critical patent/CN1608360A/zh
Application granted granted Critical
Publication of CN100334828C publication Critical patent/CN100334828C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
  • Burglar Alarm Systems (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Eye Examination Apparatus (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

在一些实施例中，本发明包括一种系统，该系统具有时钟恢复电路，用于接收数据信号和参考时钟信号，并响应于这两个信号而产生同相时钟信号，所述同相时钟信号与所述数据信号同相，并反映了所述数据信号中的频率变化，其中，所述数据信号具有嵌入的时钟信息和变动的频率。所述系统还包括接收门，其接收所述数据信号和同相时钟信号，并响应于所述同相时钟信号对所述数据信号进行选通，以产生选通数据信号。同时还描述了其它实施例并要求权利。

Description

频谱扩展时钟容许接收器
技术领域
本发明涉及半导体发射和接收芯片，更具体地说，涉及接收芯片中具有频谱扩展时钟容许特性的接收器。
背景技术
在个人计算机行业内，已非常普遍地采用频谱扩展时钟(SSC)来控制电磁辐射。图1示出了一个典型的SSC方案，其中时钟信号的频率按照三角波形在最高频率(fmax)和等于0.995fmax的最低频率(fmin)之间变化。三角波形的频率典型地为30kHz。然而，fmax要高于这个频率很多倍(例如，100MHz或更高)。
在桌面个人计算机中，通常的时钟体系结构占据着主导地位，SSC的影响非常小，并且当前，一般不需要做出任何设计变动来从SSC中获得电磁干扰(EMI)方面的好处，而这种好处可能高达约20dB。因此，如今出厂的几乎所有个人计算机系统都实施了SSC。
在一些计算机系统以及通信设备和系统中，时钟被嵌入到输入/输出(I/O)数据或其它信号中。一种带有嵌入时钟的数据信号的例子就是使用8b/10b(8比特/10比特)编码方案的数据信号。接收器包括一个接收门，这个接收门对数据信号进行选通(gate)，以生成选通数据信号。接收器还包括时钟恢复电路，用于提取时钟信息，以生成一个用于定时(clock)所述接收门的信号。如今，由于现有的接收器没有能力跟踪kHz级别的调制频率变化，因此限制了SSC在嵌入式时钟系统中的广泛应用。也就是说，接收器很难区分有意的频率改变和时钟上的无意抖动。这种接收器的一个例子就是基于内插器(interpolator)的接收器。在一些基于内插器的接收器中，本地参考时钟和嵌入时钟信息一起用来确定选通信号的最佳定时。
例如，图2图示了一种现有技术的系统10，其中，发射芯片14通过互连接18将带有嵌入时钟信息的数据信号发送到接收芯片16。可以通过例如8b/10b的编码技术或其它技术来嵌入时钟信息。发射芯片14中的发射器22响应于具有恒定频率的发射时钟信号，而不是响应于SSC来发送数据信号。发射器22、互连接18和接收芯片16中的基于内插器的接收器24可形成一条点到点的串行链路。接收器24包括接收门26和时钟恢复电路28。在图2的例子中，时钟恢复电路28包括相位检测器32(例如，边沿检测器)和相位内插器30。接收门26接收互连接18上的数据信号，并从相位内插器30接收一个时钟信号，因为这个时钟信号与互连接18上的数据信号同相，所以在此将它称为“同相时钟信号”。这个同相时钟信号对接收门26进行门控，以由互连接18上的数据信号生成选通数据信号。
相位检测器32分析互连接18上的数据信号，以提取有关该数据信号的相位信息。该相位信息被包括在提供给相位内插器30的相位信息信号中。本地参考源34提供一个参考时钟信号，该信号的频率非常接近于(理想情况下等于)提供给发射器22的发射时钟信号的频率。相位内插器30使用来自本地参考源34的参考时钟信号和来自相位检测器32的相位信息信号而生成所述同相时钟信号。
如上所述，施加到发射器22上的发射时钟信号具有恒定的频率(当然，在所述时钟中带有一些无意抖动)。相反，假如施加到发射器22上的是SSC的话，那么在很多情形下，内插器30将不能区分有意的SSC频率移动和时钟上的无意抖动。因此，同相时钟信号实际上将不能总是保持同相，某些数据信号将不会在正确的时间上被选通。
有很多方式来实现如图2的系统10中所示的基于内插器的接收器。相位检测器32和相位内插器30要花时间来执行它们的功能。根据一种方法，在接收门26中存在延迟，使得数据信号中正被选通的那部分是由以下同相时钟信号来选通的，所述同相时钟信号是通过相位内插器30和相位检测器32响应于所述数据信号中的同一部分而生成的。根据另一种方法，不存在任何延迟或者只存在轻微的延迟，使得数据信号中的一部分响应于同相时钟信号的一部分而被选通，同相时钟信号的所述部分是响应于所述数据信号的先前部分而生成的。因为数据信号的相位在这么短的时间内几乎不会发生大的变化，所以这不算什么问题。相位检测器32可能仅对所述数据信号中的某些部分进行抽样。可以结合例如多种测试模式而使用其它控制电路，以获得或保持同相时钟信号。在一些实施方案中，边沿检测器从接收门26的输出端而不是从其输入端接收数据。
附图说明
根据下面给出的详细描述，并根据本发明各实施例的附图，将会更充分地理解本发明，然而，这些附图不应被用来将本发明限制为所描述的具体实施例，而只是为了解释和理解之用。
图1图示了某一时钟的时间相对于频率的曲线图，所述时钟使用了常用的频谱扩展时钟。
图2是一个现有技术系统的示意图，该系统具有发射芯片和接收芯片，其中，接收芯片包括一个基于内插器的接收器。
图3是根据本发明一些实施例的一种系统的示意图，该系统具有发射芯片和接收芯片，其中，接收芯片包括SSC容许的基于内插器的接收器。
图4是根据本发明一些实施例的图3中所示的解调器和RF混频器的细节的示意图。
图5是根据本发明一些实施例的图3中所示的解调器和RF混频器的细节的示意图。
图6是根据本发明一些实施例的一种系统的示意图，该系统具有发射芯片和接收芯片，其中，接收芯片包括SSC容许的基于内插器的接收器，这种方案可以替换图3中的方案。
图7是根据本发明一些实施例的一种系统的示意图，该系统具有发射芯片和接收芯片，其中，接收芯片包括SSC容许的基于内插器的接收器，这种方案可以替换图3中的方案。
具体实施方式
本发明涉及SSC容许时钟恢复电路，其向接收门提供与数据信号同相位的同相时钟信号，并反映(mirror)所述数据信号中与SSC发射时钟相伴发生的频率变化，所述SSC发射时钟引起频率的SSC改变。按照这种方式，本发明就解决了现有技术系统中的局限。图3-6图示了本发明的一些实施例。然而，应当强调的是，本发明并不限于这些细节。利用其它电路也可以实现接收器的SSC容许特性。
图3图示了系统50，其中发射芯片54通过互连接58向接收芯片56发送带有嵌入时钟信息的数据信号。可以通过例如8b/10b的编码技术或其它技术来嵌入所述时钟信息。发射芯片54中的发射器62响应于SSC发射时钟信号而发送数据信号。SSC发射时钟信号可能具有和图1现有技术中的信号相同的特性，或者可能有某些不同。例如，fmax和fmin的差可能比图1中所示的更大或更小，并且变化的频率可能比图1中所示的更高或更低。数据信号可能具有某种跟踪SSC发射时钟信号中频率变化的相位变化或其它变化。发射器62、互连接58和接收芯片56中的接收器64可以形成一条点到点的串行链路，但是本发明不限于点到点的方式。互连接58可以是单向或双向的。互连接58可以是差动的或单端的(singleended)。
接收器64包括接收门66和时钟恢复电路68。在图3的实施例中，时钟恢复电路68包括相位检测器72、相位内插器70和映射电路(mirroringcircuitry)80，所述映射电路80用于生成频率映射时钟信号。在图3的示例中，接收器64是一个基于内插器的接收器。相位检测器72分析互连接58上的数据信号，以提取有关该数据信号的相位信息。相位检测器72可以使用边沿检测(例如信元边沿检测)或某种其它方式的相位检测。相位信息包含在被提供给相位内插器70的相位信息信号中。本地参考源74产生一个参考时钟信号，其频率非常接近于(理想情况下等于)例如提供给发射器62的SSC发射时钟信号的最大频率或最小频率。但是，该参考时钟信号具有恒定的频率(虽然它会有一些抖动)。本地参考源74可能在接收芯片56的内部或外部。
相位内插器70通过使用所述频率映射时钟信号和相位信息信号而生成所述同相时钟信号。接收门66接收互连接58上的数据信号，并从相位内插器70接收同相时钟信号。因为频率映射时钟信号反映了数据信号中的频率变化，所以同相时钟信号将会与数据信号同相，并在正确的时间上对接收门66进行门控。同相时钟信号对接收门66进行门控，以由互连接58上的数据信号而产生选通数据信号。
映射电路80产生被提供给相位内插器70的频率映射时钟信号。有多种方式来实现映射电路80。一种方式就是通过解调和RF混频器电路，该电路的例子如图4和图5所示，但本发明不限于此。参考图4，在一些实施例中，映射电路80是解调器和RF混频器电路，该电路包括低通滤波器88，其提取频率在fmax和fmin之间的低频变化。在图1的情形下，频率在fmax和fmin之间具有30kHz的变化。(注意，SSC发射时钟信号不一定是三角形状的波。)如果图3中的SSC发射时钟信号就是图1中的时钟，则低通滤波器88的输出将会主要是或完全是30kHz信号的成份。由于编码(例如8b/10b编码)的缘故，低通滤波器88的输出可能是多个点，而不是连续的波。
时间内插器90生成连续的波或相对连续的波(看上去可能类似于图1中的波)。数据信号在频率上的变化可被转换成时间内插器90的输出在幅度上的变化。时间内插器90可以包括直方图(histogram)分析，以提高效率和/或处理在fmax和/或fmin附近的方向变化。参考图5，示出了包括直方图分析的时间内插器98，其使用与先前检测到的波形有关的信息来帮助更快地找到正确的当前波形。偏置与幅度调整电路92确保时间内插器90或98的连续或相对连续的波输出具有适于RF混频器96的适当偏置(bias)和幅度。RF混频器96用参考时钟信号对偏置与幅度调整电路92的输出进行频率调制，以产生被提供给相位内插器70的频率映射时钟信号。因为RF混频器96完成频率调制，所以RF混频器96可被称为FM模块(频率调制器模块)。但是，所述频率不一定要属于射频范围或FM频率范围内。如上所述，用于生成频率映射时钟信号的电路的细节可能与图4和5中所示的部分略有不同。
有多种方式来实现例如图3中所示的基于内插器的接收器。相位检测器72、相位内插器70和映射电路80要花时间来执行它们的功能。根据一种方法，在接收门66中存在延迟，使得数据信号中正被选通的那部分是由以下同相时钟信号来选通的，所述同相时钟信号是通过相位内插器70、相位检测器72和映射电路80响应于所述数据信号中的同一部分而生成的。根据另一种方法，不存在任何延迟或者只存在轻微的延迟，使得数据信号中的一部分响应于同相时钟信号的一部分而被选通，同相时钟信号的所述部分是响应于所述数据信号的先前部分而生成的。因为数据信号的相位在这么短的时间内几乎不会发生大的变化，所以这不算什么问题。相位检测器72可能仅对所述数据信号中的某些部分进行抽样。可以结合例如多种测试模式而使用其它控制电路，以获得或保持同相时钟信号。
在一些实施方案中，相位检测器从接收门66的输出端而不是从其输入端接收数据。在图6中给出了这样的例子，其包括系统100，除了下述内容之外，系统100类似于系统50。在系统100中，接收芯片106包括带有时钟恢复电路108的接收器104。时钟恢复电路108包括相位检测器112、映射电路120和相位内插器70。在图6中，相位检测器112和映射电路120接收选通数据而不是如图3中的数据信号。相位检测器112和映射电路120可与图3中的相位检测器72和映射电路80相同或类似，除了相位检测器112和映射电路120可被修改为更好地处理选通数据信号之外。在用互连接58上的数据信号传递实际数据之前，可将训练或测试数据传递通过互连接58，以得到适当的相位信息信号和频率映射时钟信号。
除了新的特点和组件外，图3中所示的系统50的特点和组件可以和图2中现有技术的系统10相同或相似，或者系统50的其它一些或更多组件和特点可能略有不同。例如，接收门66可能与现有技术的接收门26相同或不同；相位内插器70可能与现有技术的相位内插器30相同或不同，等等。
SSC发射时钟信号可以是一个连续信号，或者可以仅在数据将被发送的时间前后出现。同样地，本地参考源74可以连续地提供参考时钟信号，或者仅在数据将被发送的时间前后提供参考时钟信号。
图7示出了一种没有使用参考时钟的可替换实施例。参考图7，系统150类似于系统50，不过接收芯片156包括接收器154，而接收器154又包括了接收门66和时钟恢复电路158。时钟恢复电路158包括相位检测器72和SSC频率信息电路160，该电路160为相位内插器70而产生的频率映射时钟信号反映了数据信号中的频率变化。SSC频率信息电路160使用训练信息，也许还使用类似图4或5中的解调器来确定数据信号的频率变化模式以及实际的频率，以产生频率映射时钟信号。在训练数据之后，可利用对数据信号的附加读取来不断地更新频率变化信息。可类似于图6那样来实现系统150，其中相位检测器和/或SSC频率信息电路从接收门66的输出端接收输入。
在所述芯片中可能还有一些未示出的其它电路，例如互连接58上的静电放电电路。
在这份公开文件中应当注意，当说某一信号和另一个信号同相时，这意味着非常接近于精确地同相。当说某一信号反映了另一个信号中的频率变化时，这意味着它非常接近于对频率变化的精确反映。总是存在着一些误差。通过工程选择，可以增大所期望的接近程度。起作用的关键在于是否在可接受的容许度内完成选通，使得从数据信号中选通得到适当的数据。
在说明书中提到“实施例”、“一个实施例”、“一些实施例”或“其它实施例”，这意味着与所述实施例有关的具体特点、结构或特性至少包括在本发明的一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”在不同地方的出现不一定指的是同样的实施例。
如果说明书中称“可以”或“可能”包括某种组件、特点、结构或特性，那么就不是一定要包括那种特定的组件、特点、结构或特性。如果说明书或权利要求书中提到了“一个”要素，这不意味着那种要素只有一个。如果说明书或权利要求书中提到了“一个附加的”要素，这不排除有一个以上的所述附加要素。
从本公开中获益的本领域的技术人员将会明白，在本发明的范围之内可以由以上的描述和附图做出很多其它的变动。因此，所附的权利要求包括任何修改，由权利要求来定义本发明的范围。

Claims (26)

1.一种系统，包括：
时钟恢复电路，其接收数据信号和参考时钟信号，并响应于这两个信号而产生同相时钟信号，所述同相时钟信号与所述数据信号同相并反映了所述数据信号中的频率变化，其中，所述数据信号具有嵌入的时钟信息和变动的频率；和
接收门，其接收所述数据信号和同相时钟信号，并响应于所述同相时钟信号而对所述数据信号进行选通，以产生选通数据信号。
2.如权利要求1所述的系统，其中，所述时钟恢复电路包括：
相位检测器，其接收所述数据信号，并响应于该信号而产生相位信息信号，
映射电路，其接收所述数据信号和参考时钟信号，并响应于这两个信号而产生频率映射时钟信号，所述频率映射时钟信号反映了所述数据信号中的频率变化，
相位内插器，其接收所述相位信息信号和频率映射时钟信号，并响应于这两个信号而产生所述同相时钟信号。
3.如权利要求2所述的系统，其中，所述映射电路包括解调器电路，用于生成一个表示所述数据信号中的频率变化的信号。
4.如权利要求3所述的系统，其中，所述映射电路包括RF混频器，用于对所述参考时钟信号和表示所述数据信号中频率变化的信号进行频率调制。
5.如权利要求3所述的系统，其中，所述解调器电路包括直方图分析。
6.如权利要求1所述的系统，其中，所述映射电路包括RF混频器，用于对所述参考时钟信号和表示所述数据信号中频率变化的信号进行频率调制。
7.如权利要求1所述的系统，还包括本地参考源，用于产生所述参考时钟信号，其中，所述参考时钟信号具有恒定的频率。
8.如权利要求1所述的系统，还包括：
包括发射器的发射芯片，所述发射器响应于SSC发射时钟信号，向互连接产生所述数据信号；以及
通过所述互连接耦合到所述发射芯片的接收芯片，所述接收芯片包括所述时钟恢复电路和接收门。
9.如权利要求8所述的系统，还包括位于所述接收芯片外部的本地参考源，用于产生所述参考时钟信号，其中，所述参考时钟信号具有恒定的频率。
10.如权利要求8所述的系统，其中，所述系统被包括在计算机系统中。
11.如权利要求8所述的系统，其中，所述系统被包括在通信系统中。
12.一种系统，包括：
接收门，其接收数据信号和同相时钟信号，并响应于所述同相时钟信号而对所述数据信号进行选通，以产生选通数据信号，其中，所述数据信号具有嵌入的时钟信息和变动的频率；和
时钟恢复电路，其接收所述选通数据信号和参考时钟信号，并响应于这两个信号而产生所述同相时钟信号，所述同相时钟信号与所述数据信号同相并反映了所述数据信号中的频率变化。
13.如权利要求12所述的系统，其中，所述时钟恢复电路包括：
相位检测器，其接收所述选通数据信号，并响应于该信号而产生相位信息信号，
映射电路，其接收所述选通数据信号和参考时钟信号，并响应于这两个信号而产生频率映射时钟信号，所述频率映射时钟信号反映了所述数据信号中的频率变化，
相位内插器，其接收所述相位信息信号和频率映射时钟信号，并响应于这两个信号而产生所述同相时钟信号。
14.如权利要求13所述的系统，其中，所述映射电路包括解调器电路，用于生成一个表示所述数据信号中的频率变化的信号。
15.如权利要求14所述的系统，其中，所述映射电路包括RF混频器，用于对所述参考时钟信号和表示所述数据信号中频率变化的信号进行频率调制。
16.如权利要求14所述的系统，其中，所述解调器电路包括直方图分析。
17.如权利要求12所述的系统，其中，所述映射电路包括RF混频器，用于对所述参考时钟信号和表示所述数据信号中频率变化的信号进行频率调制。
18.如权利要求12所述的系统，还包括：
包括发射器的发射芯片，所述发射器响应于SSC发射时钟信号，向互连接产生所述数据信号；以及
通过所述互连接耦合到所述发射芯片的接收芯片，所述接收芯片包括所述时钟恢复电路和接收门。
19.一种系统，包括：
时钟恢复电路，其接收数据信号，并响应于该信号而产生同相时钟信号，所述同相时钟信号与所述数据信号同相并反映了所述数据信号中的频率变化，其中，所述数据信号具有嵌入的时钟信息和变动的频率；和
接收门，其接收所述数据信号和同相时钟信号，并响应于所述同相时钟信号而对所述数据信号进行选通，以产生选通数据信号。
20.如权利要求19所述的系统，其中，所述时钟恢复电路包括：
相位检测器，其接收所述数据信号，并响应于该信号而产生相位信息信号，
映射电路，其接收所述数据信号，并响应于该信号而产生频率映射时钟信号，所述频率映射时钟信号反映了所述数据信号中的频率变化，
相位内插器，其接收所述相位信息信号和频率映射时钟信号，并响应于这两个信号而产生所述同相时钟信号。
21.如权利要求20所述的系统，其中，所述映射电路包括解调器电路，用于生成一个表示所述数据信号中的频率变化的信号。
22.如权利要求19所述的系统，还包括：
包括发射器的发射芯片，所述发射器响应于SSC发射时钟信号，向互连接产生所述数据信号；以及
通过所述互连接耦合到所述发射芯片的接收芯片，所述接收芯片包括所述时钟恢复电路和接收门。
23.一种系统，包括：
接收门，其接收数据信号和同相时钟信号，并响应于所述同相时钟信号而对所述数据信号进行选通，以产生选通数据信号，其中，所述数据信号具有嵌入的时钟信息和变动的频率；和
时钟恢复电路，其接收所述选通数据信号，并响应于该信号而产生所述同相时钟信号，所述同相时钟信号与所述数据信号同相，并反映了所述数据信号中的频率变化。
24.如权利要求23所述的系统，其中，所述时钟恢复电路包括：
相位检测器，其接收所述数据信号，并响应于该信号而产生相位信息信号，
映射电路，其接收所述数据信号，并响应于该信号而产生频率映射时钟信号，所述频率映射时钟信号反映了所述数据信号中的频率变化，
相位内插器，其接收所述相位信息信号和频率映射时钟信号，并响应于这两个信号而产生所述同相时钟信号。
25.如权利要求24所述的系统，其中，所述映射电路包括解调器电路，用于生成一个表示所述数据信号中的频率变化的信号。
26.如权利要求23所述的系统，还包括：
包括发射器的发射芯片，所述发射器响应于SSC发射时钟信号，向互连接产生所述数据信号；以及
通过所述互连接耦合到所述发射芯片的接收芯片，所述接收芯片包括所述时钟恢复电路和接收门。
CNB028261615A 2001-12-26 2002-12-19 频谱扩展时钟容许接收器 Expired - Fee Related CN100334828C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/034,398 2001-12-26
US10/034,398 US6937679B2 (en) 2001-12-26 2001-12-26 Spread spectrum clocking tolerant receivers

Publications (2)

Publication Number Publication Date
CN1608360A true CN1608360A (zh) 2005-04-20
CN100334828C CN100334828C (zh) 2007-08-29

Family

ID=21876139

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028261615A Expired - Fee Related CN100334828C (zh) 2001-12-26 2002-12-19 频谱扩展时钟容许接收器

Country Status (8)

Country Link
US (1) US6937679B2 (zh)
EP (1) EP1459473B1 (zh)
KR (1) KR100693985B1 (zh)
CN (1) CN100334828C (zh)
AT (1) ATE377879T1 (zh)
AU (1) AU2002360740A1 (zh)
DE (1) DE60223403T2 (zh)
WO (1) WO2003058874A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473537B (zh) * 2006-06-29 2012-07-04 日本电信电话株式会社 Cdr电路
US8705680B2 (en) 2006-06-29 2014-04-22 Nippon Telegraph And Telephone Corporation CDR circuit

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209525B2 (en) * 2002-11-18 2007-04-24 Agere Systems Inc. Clock and data recovery with extended integration cycles
US7315595B2 (en) * 2003-12-22 2008-01-01 International Business Machines Corporation Methods and arrangements for link power reduction
US7738617B1 (en) 2004-09-29 2010-06-15 Pmc-Sierra, Inc. Clock and data recovery locking technique for large frequency offsets
US7558357B1 (en) 2004-10-26 2009-07-07 Pmc-Sierra, Inc. Systems and methods for reducing frequency-offset induced jitter
US7664204B1 (en) * 2005-03-10 2010-02-16 Marvell International Ltd. Adaptive timing using clock recovery
JP2007151099A (ja) * 2005-10-28 2007-06-14 Seiko Epson Corp 無線通信装置
US8483703B2 (en) * 2005-11-14 2013-07-09 Motorola Solutions, Inc. Method and apparatus for locating a transceiver
US20070159744A1 (en) * 2006-01-06 2007-07-12 Ramen Dutta High voltage pin for low voltage process
WO2008045167A1 (en) 2006-10-06 2008-04-17 Rambus, Inc. Clock and data recovery employing piece-wise estimation of the derivative of the frequency
GB2453732B (en) * 2007-10-16 2012-03-07 Virtensys Ltd Data switch
US8169369B2 (en) * 2008-12-15 2012-05-01 Motorola Solutions, Inc. Method and device for generating a location signal
KR101642833B1 (ko) * 2010-02-05 2016-07-26 삼성전자주식회사 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치
JP6421515B2 (ja) * 2014-09-25 2018-11-14 富士通株式会社 信号再生回路および信号再生方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4971096A (en) 1995-03-08 1996-09-23 Intel Corporation Frequency modulated clock for reduced radiation
JP3403849B2 (ja) 1995-03-17 2003-05-06 富士通株式会社 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US5696800A (en) 1995-03-22 1997-12-09 Intel Corporation Dual tracking differential manchester decoder and clock recovery circuit
JP3120833B2 (ja) 1997-05-20 2000-12-25 日本電気株式会社 バースト信号復調装置
US6236697B1 (en) * 1998-05-28 2001-05-22 Integrated Device Technology, Inc. Clock recovery for multiple frequency input data
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473537B (zh) * 2006-06-29 2012-07-04 日本电信电话株式会社 Cdr电路
US8705680B2 (en) 2006-06-29 2014-04-22 Nippon Telegraph And Telephone Corporation CDR circuit

Also Published As

Publication number Publication date
WO2003058874A1 (en) 2003-07-17
US6937679B2 (en) 2005-08-30
US20030118137A1 (en) 2003-06-26
KR20040074103A (ko) 2004-08-21
ATE377879T1 (de) 2007-11-15
DE60223403D1 (de) 2007-12-20
CN100334828C (zh) 2007-08-29
DE60223403T2 (de) 2008-09-04
EP1459473B1 (en) 2007-11-07
EP1459473A1 (en) 2004-09-22
AU2002360740A1 (en) 2003-07-24
KR100693985B1 (ko) 2007-03-13

Similar Documents

Publication Publication Date Title
CN1608360A (zh) 频谱扩展时钟容许接收器
GB2189956A (en) Isolation amplifier
GB2095064A (en) Level-crossing point detection circuit
US4760472A (en) Dual channel readback recovery system
CN1127724C (zh) 扫描光可读记录载体的装置和检测单元
CN101179259A (zh) 相位旋转器电路及其实现方法
CA2449169A1 (en) A monitoring process and system for monitoring movements of vehicles
US5974088A (en) Digital data slicer
US20030081697A1 (en) Apparatus and method to generate an adaptive slicer threshold for binary data
US5530601A (en) Tracking threshold circuit for peak detection
CN1610924A (zh) 使用不同询问频率的互调分量进行物件识别的半导体器件
CA1212178A (en) Signal recovery circuit
CN1144992A (zh) 补偿载频误差用的扩展频谱通信系统
EP0464090A1 (en) Method for modulating binary data
Driessen Performance of frame synchronization in packet transmission using bit erasure information
CN1350296A (zh) 用超外差式锁相环路的定时信号恢复
US4849834A (en) Read channel architecture for processing read head signals
US5058131A (en) Transmitting high-bandwidth signals on coaxial cable
CN100413245C (zh) 提高通信网络中抖动容限的方法、定时恢复系统及接收器系统
US6768373B2 (en) Circuit configuration for demodulating a voltage which is ASK modulated by altering the amplitude between a low level and a high level
USRE38360E1 (en) Dual channel readback recovery system
Huber Equalization of the DC null in high density digital magnetic recording
CN1265758A (zh) 用于操作保护地接收ook调制信号的电路装置
US5105417A (en) Apparatus for reproducing information out of optical record medium
EP1320829B1 (en) Synchronizing sample timing in an rfid receiver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070829

Termination date: 20171219