CN1605029A - 用于集成电路测试的基于微处理器的探针 - Google Patents

用于集成电路测试的基于微处理器的探针 Download PDF

Info

Publication number
CN1605029A
CN1605029A CNA028252667A CN02825266A CN1605029A CN 1605029 A CN1605029 A CN 1605029A CN A028252667 A CNA028252667 A CN A028252667A CN 02825266 A CN02825266 A CN 02825266A CN 1605029 A CN1605029 A CN 1605029A
Authority
CN
China
Prior art keywords
test
integrated circuit
tested device
programmable integrated
ate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028252667A
Other languages
English (en)
Inventor
I·W·J·M·鲁特坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1605029A publication Critical patent/CN1605029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种测试系统被配置为包括可编程集成电路,所述可编程集成电路耦合在自动测试设备(ATE)和被测装置(DUT)之间。所述可编程集成电路包括微处理器,将所述微处理器配置为接受相对高级的测试命令,并通常以调用预编译子程序或者宏指令的形式。基于这些高级测试命令,微处理器向被测装置提供测试激励,收集对应于这些测试激励的测试响应,并且为后续处理向ATE设备提供未加工的或者处理后的测试响应。将协处理器及其他专用部件与所述微处理器连用,以便进一步地易于测试激励产生以及测试响应收集并且经由可编程集成电路进行处理。

Description

用于集成电路测试的基于微处理器的探针
发明背景
1.发明领域
本发明涉及集成电路技术领域,具体来讲,涉及集成电路的测试。
2.相关技术说明
集成电路的测试、尤其是以高频进行的测试日益变得复杂,并因此而越发的昂贵。必须不断地升级测试设备,并且增强所述测试设备以使其包括能够测试通常具有最新的目前工艺水平的装置的能力。
图1举例说明了一种示例性测试系统100,该系统包括自动测试设备(ATE)110,所述自动测试设备经由具有补偿电容器和电阻的探针板140与被测装置(DUT)150耦合。ATE 110通常包括一组核心测试部件120,诸如计算机、存储器和电源控制器,并且包括专用测试模块130,诸如音频模块、视频模块、RF测量装置、信号调节器、信号发生器以及电源管理器。在图1的例子中,系统100被配置为例如利用该组测试模块130中的专用音频与视频模块来测试高速的多媒体装置。如果将系统100用于测试通信装置,那么该组测试模块130例如可以包含离散傅里叶变换(DFT)模块及其他为通信装置所特有的模块。随着用于开发新装置150的技术的提高,必须升级测试模块130以便跟上这些进步。
如同任何系统一样,ATE系统110具有有限的资源。例如,ATE系统110具有有限数量的用于与被测装置150通信的输入/输出信道。尤其当将这些信道配置为以高速操作时,附加信道是非常昂贵的。依照此方式,ATE系统110具有少量的存储器。将应用于装置150的输入测试激励(stimuli)的复序列(Complex sequences)、或者用于与来自于装置150的实际测试响应比较的期待测试响应的复序列,可以消耗ATE系统110中相当多的存储器。测试模式(test pattern)的长序列经常要求测试模式的分区以适合ATE系统110中的可用存储器,这样会给测试过程添加相当多的时间。此外,通用ATE系统110是单处理器系统,其每次只能执行一条指令。提供可以同时测试多个装置或者同时执行复杂任务的多处理机系统,往往会给ATE系统110增添许多的成本。
经由ATE系统110测试高速装置150更是挑战。与测试高速设备相关的特定问题之一在于:往返于被测装置150中的信号通信,尤其在晶片级测试的实例中更为突出。从测试设备110到被测装置150的长引线线路111向驱动信号添加了电容和电感负载。此附加负载将延迟或者错误成形信号引入往返于被测装置150的信号中。在许多实例中,由于由长引线线路111引入的变形,所以无法‘以装置速度’执行确定的测试。通常,因为测试系统100受到可利用的测试模块130、引线线路111的长度及其他因素的限制,所以将测试设计成对应于测试系统100的能力,而不是对应于被测装置150的能力。另外,因为线路111的长度和布局都影响引线线路111的高频特性,所以相当多的时间被投入于开发和维护机械的安装。在测试期间,在确定觉察到的异常动作是由被测装置150中的问题引起的、还是由测试安装中的问题引起的过程中,经常要消耗相当多的时间。
由长引线线路引起的传输迟延以及信号扭转和扭曲还使测试开发过程复杂化。商业自动测试设备(ATE)及其他测试系统通常允许测试工程师利用相对高级的测试程序语言来开发测试程序。在大多数、不一定是所有的ATE测试语言中,控制回路结构、条件分枝、算术函数等等是常见的。编译高级测试程序来向测试模块130提供低级代码,以便使测试程序对被测装置150起作用。然而,用于编译高级测试程序的编译器相对没意识到由长引线线路引起的传输影响,并且编译的代码通常不适合测试处于超高速的装置。通常,测试工程师将预备定制代码用于测试处于最大速度的被测部件的特定方面。此定制代码例如可以包括特定‘宏指令’,其依照由测试模块130使用的低级代码来写入。作为选择,使用了高级代码的有限子集来防止导致大量编译代码生成的特定控制结构、算术函数及其他特征。高级代码的此有限子集有效地对应于由测试模块130使用的低级代码,但是依照高级语言格式来写入。也就是说,当测试处于高速的复杂装置时,经常无法实现通过利用高级语言为简化预备低级代码任务的优点。
1998年8月11日公开的、题为“SEMICONDUCTOR DEVICE ANDMETHOD OF FABRICATING THE SAME”的第5,793,117号美国专利,讲授了一种可替代的技术,其中由专用集成电路替代测试系统100,所述专用集成电路被配置为直接接触被测装置150上的焊盘,如图2所示。此专用集成电路201包括“焊接凸缘”触点205,其被配置为接触被测装置150上的相应接触垫240。
如参考专利中讲授的那样,将探针板140配置为能够利用集成电路201中的测试电路202来完成被测装置150的测试,由此消除对图1的测试设备110的需要。依照此参考专利,所述专用集成电路201从外部电源接收电源203以为测试电路202供电,并且包括发光二极管(LED)206,其指示所述被测装置150是否被损坏。因为将测试电路202设计成能够确定被测装置150是否被损坏的独立装置,所以不依赖图1的所述自动测试设备110时,可以预计测试电路202的设计将会是复杂且费时的过程。另外,因为将测试电路202设计成能测试特定的装置150,所以无法在各种装置之中分配集成电路201的设计和制作的价格。另外,因为将测试电路202作为硬件装置设计以减少与ATE设备相关的成本,并且ATE设备的大部分成本与被提供以使测试工程师的任务轻松的特征相关联,诸如高级测试语言,所以可以预计待由电路202执行的测试程序或者过程的设计是一项沉闷的任务。然而,因为将测试电路202设计成能直接接触被测装置150,所以可以防止由长引线线路引起的上述的复杂性。
发明简述
本发明的目的在于:在基本上不增加ATE成本的情况下、提供自动测试设备系统的增强能力。本发明的另一个目的在于:提供一种测试系统,该系统使由自动测试设备和被测装置之间的长引线线路引起的不利影响最小化。本发明的目的还在于:提供一种测试体系结构,其易于测试各种装置。本发明的目的还在于:提供一种测试体系结构,其易于使用高级测试语言。
这些及其他目的由测试系统来实现,所述测试系统包括可编程集成电路,所述可编程集成电路耦合在自动测试设备(ATE)和被测装置(DUT)之间。所述可编程集成电路包括微处理器,将所述微处理器配置为接受相对高级的测试命令,并通常以调用预编译子程序或者宏指令的形式。基于这些高级测试命令,微处理器向被测装置提供测试激励,收集对应于这些测试激励的测试响应,并且为后续处理向ATE设备提供未加工的或者处理后的测试响应。将协处理器及其他专用部件与所述微处理器连用,以便进一步地易于测试激励产生以及测试响应收集并且经由可编程集成电路进行处理。
附图的简短说明
将参照附图并且通过举例来更加详细的解释本发明,其中:
图1举例说明了包括自动测试设备的现有技术测试系统的示例性框图。
图2举例说明了消除对自动测试设备需要的现有技术测试系统的示例性框图。
图3举例说明了依照本发明的测试系统的示例性框图,所述测试系统包括用于处理高级测试命令的可编程集成电路,所述高级测试命令在自动测试设备和被测装置之间通信。
图4举例说明了依照本发明的测试固定设备的示例性装置,其包括用于向被测装置提供直接接触的可编程集成电路。
贯穿所述附图,相同的参考标记指示同样的或者对应的特征或功能。
发明的详细说明
图3举例说明了依照本发明的测试系统的示例性框图,所述测试系统包括用于处理高级测试命令的可编程集成电路,所述高级测试命令在自动测试设备和被测装置之间通信。
按照传统的自动测试设备,所述自动测试设备310包括核心系统320,其包括作为用于生成测试操作序列的计算机的项,所述核心系统320还包括用于存储测试程序的存储器,所述测试程序用于控制测试操作序列的生成,并且所述存储器用于存储与测试操作相关的参数,以及存储根据测试操作序列的执行获得的结果。优选的是,所述核心系统320还包括电源系统,将所述电源系统配置为向被测装置150提供稳定电压和电流,并且根据需要还可包括其他调控系统。
所述自动测试设备310还包括接口330,将接口330配置为易于经由引线线路311进行往返于可编程集成电路PIC 350的信号通信。这些信号包括从自动测试设备310发送的测试信号和测试命令,以及从可编程集成电路350接收的测试响应。在优选的实施例中,将所述可编程集成电路350安装在探针板340上,所述探针板340易于使电路350机械地以及电气地连接到设备310。
依照本发明,将所述可编程集成电路350配置为通信测试激励并且分别接收往返于所述被测装置150的测试响应,以便使信号畸变最小化,或者使由自动测试设备310和被测装置150之间的长引线线路311引起的其他异常最小化。另外,将所述可编程集成电路350配置为提供测试激励,并且基于从自动测试设备310接收的测试命令收集并处理测试响应。以这样的方式,可以将所述自动测试设备要求的存储器资源和信道带宽最小化。也就是说,在传统的ATE测量设备中,所述ATE提供测试激励或者直接接收往返于被测装置150的测试响应。从ATE传送的信号是应用于所述被测装置150的实际信号。然而依照本发明,除常规测试信号之外,或者作为所述常规测试信号的替代,将ATE配置为通信测试命令,由此,可编程集成电路350产生一些或者所有应用于所述被测装置150的实际测试信号。因为可以预计测试命令将利用少于实际测试信号组的信道带宽进行通信,所以在ATE 110处要求较少存储器和信道。
考虑测量寄存器“安装”时间的简单例子。将所述安装时间定义为相对于时钟的有效边缘、到寄存器的数据输入必须是有效的时间。如果在安装时间之后数据输入到达,那么往往不能可靠地载入所述寄存器。此简单的例子是为易于理解而提供的。然而,本领域普通技术人员通过此例将会意识到:本发明的原理非常适合于实际装置和系统的复杂测试。
以下是用于测试安装时间的子程序例子。
Sub SetupTest(Register,A,B,min,max,increment)

  Initialize hold to default_hold

  For setup=max to min,step-increment

  Initialize Register[Value]to A

  Clear Register[Clock]

  Set Register[Data-input]to B

  Wait(setup)

  Trigger Register[Clock]

  Wait(hold)

  Get Register[Output]

  If(Register[Output]<>B)then return(setup+increment)
				
				<dp n="d5"/>
  Next set-up

  return(min)

  Sub End
子程序的核心将寄存器复位为值A,然后将数据输入设置为值B,等待给定的安装时间,然后应用时钟以便将所述数据输入写入所述寄存器。在一段持续时间之后,如果已经将数据输入完全写入寄存器,那么它读取输出,所述输出应该与数据输入相同。将此核心置于一循环内,其设置给定的安装时间,在最大和最小值之间设置增量。在任何给定的安装时间,如果所述输出不同于数据输入,那么给定的安装时间一定是不充足的,并且子程序返回在前安装时间(setup+increment)的值。如果安装时间的全程足以允许将数据输入写入寄存器,那么子程序返回测试的最小安装时间。
本领域中普通技术人员将意识到:利用子程序的六个自变量调用上述子程序的通信将消耗的带宽,要少于每个初始化信号值组和经由核心循环的每个周期的每个触发器值的通信所消耗的带宽。
本领域中普通技术人员还将意识到:在上述子程序中实际测量的安装时间对应于寄存器的安装时间加上或者减去在数据输入信号线和时钟信号线路之间传播时间中的任何差异。也就是说,在执行“SetRegister[Data-input]to B”命令的时间和值B实际出现在被测装置的数据输入探针点的时间之间,将会存在有限的数据传输延迟时间。并且,在执行“Trigger Register[Clock]”命令的时间和时钟有效边缘实际出现在被测装置的时钟探针点的时间之间,将存在有限的时钟传输延迟时间。如果所述数据传输延迟时间长于所述时钟传输延迟时间,那么报告的安装时间将长于实际寄存器安装时间;如果所述时钟传输延迟时间长于所述数据传输延迟时间,那么报告的安装时间将比实际寄存器安装时间短。
如果在传统的ATE执行上述子程序,那么信号线的传输延迟时间很可能不同,虽然可能是很小的程度。然而当测量高速性能时,此”小程度”经常变得显著。为了正确地测量高速性能,必须测量个别信号的传输迟延,并且必须适当地调节测试程序以补偿任何差异,另一方面,如果在图3的可编程集成电路350处执行上述子程序、即紧邻被测装置150,即使高速,那么信号线的传输延迟时间也变得基本不显著,或者至少可与当将装置150安装在产品的印制电路上时、将要经历的传输延迟时间相比较,并且不需要修改或者调整测试程序来正确地测试所述装置。
本领域普通技术人员将意识到:当在复杂的电子电路中测试其他参数或功能时,可能会出现更多实质问题。例如,测量施加的激励和对激励的响应之间的时间或者相位延迟,要求精确测定到达被测装置激励的传输延迟时间,以及来自于被测装置的响应的传输延迟时间,尤其当这些传输迟延对于正被测量的时间或者相位延迟来说具有同样数量级的时候。通过在可编程集成电路350处提供子程序,将使传输迟延最小化,并且大多数情况下可以被忽视,其中所述可编程集成电路350用于在观察到响应之前施加所述激励和测量持续时间。
在本发明的优选实施例中,将一个或多个子程序下载到可编程集成电路350。对于本发明的目的来说,术语子程序是依照其广义使用的,意思指可以有选择地启用的操作顺序,并且包括‘宏指令’、‘线程’、‘代理’、‘子过程’、‘对象’等等。所述子程序可以包括来自于通用测试处理库的子程序,或者为特定被测装置150特别设计的子程序,或者用于特定一类装置的子程序,或者其任何组合。用于ATE的测试程序语言将包括高级测试命令,当执行时,所述高级测试命令使可编程集成电路350处的相应子程序执行它的任务。可以将测试程序语言配置为例如包括“CALLPIC Subname(CALLPIC子名字)(Args)”命令,该命令使可编程集成电路350执行利用提供的自变量指示的子程序。例如,利用上述示例性子程序,测试程序可以包括:
CALL SetupTest(Reg7,0,1,2,10,0.5),
其令可编程电路350执行上面用于称为Reg7的寄存器的示例性子程序。(其他高级命令易于在被测装置上、将部件名称映射到特定信号、或者引脚)。当执行此调用时,它将令电路350以-0.5的增量测试在10个到2个时间单位之间的安装时间,用于将Reg7中的值从逻辑0改变为逻辑1的安装时间,并且如果所有测试都成功的话,将返回最小测试安装时间(2),或者如果在一些点测试失败,那么返回最后的有效安装时间。正如本领域普通技术人员将显而易见的那样,对在接近被测装置处执行的过程的此高级‘调用’的可用性,消除了考虑在测试信号上引入的延迟的需要,也不用考虑会通过处理调用命令引入延迟。另外,此高级‘调用’的可用性将通常提供ATE和测试探针之间的可用信道带宽的更为有效的利用。
本领域普通技术人员还将意识到:根据本发明,如果在可编程集成电路350处执行所述子程序,那么当从安装时间测试开始等待从可编程集成电路350返回值时,ATE 310可以自由地执行其他任务。具体来讲,如果将探针板340配置为包含多个可编程集成电路350,当同时测试多个被测装置150时,ATE 310可能仅仅顺序地或者同时在每个电路350处启动安装时间测试子程序,然后当完成各个测试时,收集从每个电路350返回的安装时间结果。以这样的方式,通过在一个或多个可编程集成电路350之中委派任务、单处理器ATE 310可以有效地执行一系列同步任务。同样地,因为所述可编程集成电路350将包含存储器,所以提高了测试可利用的有效存储空间,其中所述存储器用于存储测试命令、参数等等,以及存储在制定到ATE 310的响应之前的中间测试结果。
特别注意的是,本发明的可编程集成电路350尤其适用于测试存储装置。通常,通过以下方法来测试存储装置,即:将特定值写入每个存储单元,并且随后从每个存储单元中读取所述值,以便验证所述写操作。经常将诸如‘检验器板’模式的特定模式用于测试特定存储器结构或者技术对错误的特定灵敏度。这种测试通常是耗时的过程,尤其对于大型存储器来说更为显著,但是在复杂性方面相对小,并且能够易于编程为相对简单、因此低价的可编程集成电路350。
图4举例说明了依照本发明的测试固定设备400的示例性装置,该设备包括用于向被测装置150提供直接接触的可编程集成电路350。在优选实施例中,文本固定设备400包括测试头部410,所述测试头部410安装在印刷电路板衬底上,所述印刷电路板衬底形成探针板340。所述探针板340经由导体311和455、在自动测试设备和可编程集成电路350之间提供通信。虽然所述探针板340在图4中作为包含单个可编程集成电路350的例子示出,但是如上所述,它可以包含多个可编程集成电路350来同时测试多个被测装置150,以及包括用于简化测试一个或多个被测装置150的其他部件。由Ivo Rutten于2001年11月8日申请的、序号为10/005,974的一并待决的美国专利申请“PRECONDITIONING INTEGRATED CIRCUIT FOR INTEGRATED CIRCUITTESTING”(代理人编号为US018179)讲授了在测试IC上使用前置条件电路,其中所述测试IC直接与被测装置接触,并且将该篇申请的内容引用于此,以供参考。在此一并待决的申请中,在将它们呈现给被测装置以前,将诸如滤波器、换能器、比较器等等的装置用于条件信号,并且在将结果传送给ATE以前,限制或者处理来自于被测装置的信号。当并入本发明时,往往将可编程集成电路350的可编程部件配置为控制所有这些限制或者处理部件中的一些以进一步增强可编程集成电路350的可编程能力。
如在上文中引用的一并待决的申请,在本发明的优选实施例中,所述可编程集成电路350包括多个接触点470,将其配置为与被测装置上的相应接触点240直接接触。作为选择,测试触点470可以定位在探针板340上的别处,并且根据需要与可编程集成电路350耦合。因为所述可编程集成电路350位于测试头部410上,并且将测试头部410设计成能提供与被测装置150直接接触,所以可以使由往返于相对远的自动测试设备310(图3的)的信号传输引起的不利影响最小化。
可以使用任何不同的技术来提供接触点470。传统方法包括使用上述的USP 5,793,117的微弹簧以及焊接凸缘。在优选实施例中,将所述接触点470附着于可编程集成电路350上的焊盘460,如下面进一步讨论的那样。Ivo Rutten于2001年11月8日申请的序号为10/005,689、一并待决的美国专利申请“CHIP-MOUNTED CONTACTSPRINGS”(代理人编号为US018180),讲授了一种接触技术,其尤其适用于本发明,并且将该篇申请的内容引用于此,以供参考。此一并待决的申请讲授了焊线部分到两个相邻点的焊接,形成“V形的”接触点,“V”的顶点形成用于接触被测装置150的相应触点240的接触点,如图4所示。双焊接V形触点240经由测试头部410相对于每个被测装置150的移动490、为重复测试装置150提供了内在稳定的并且有弹性的结构。
上文仅仅是举例说明了本发明的原理。将能理解的是:本领域技术人员将能设计不同的装置,虽然这些装置没有在这里显式地描述和示出,但体现了本发明的原理,并且由此,这些不同的装置都包括在本发明的精神和范围内。例如,许多复杂数字电路包括“内部自测”(BIST)能力,其中ATE启动一组确定输入,并且被测装置或者部分被测装置进入自测方式。当完成测试时,所述被测装置经常以“通过”或者“失败”信号的方式来返回测试结果。如采用本发明的情况一样,被测装置的BIST特征允许装置不考虑与ATE的连接的传输迟延而执行测试,并且当正在执行自测试时、释放ATE以执行其他任务。然而,所述BIST特征消耗每个被测装置上的区域,并且增加了所述装置的生产成本和故障率。鉴于此公开内容,本领域中普通技术人员将意识到:装置的一些或者所有BIST能力可以包含在可编程集成电路350。以这样的方式,在不消耗生产装置上的区域的情况下、经由可编程集成电路350可以实现BIST的优点。鉴于此公开内容,本领域中普通技术人员将清楚地知道这些及其他系统配置和最优特征,并且将这些内容包括在随后的权利要求中。

Claims (18)

1.一种测试系统,包括:
自动测试设备,所述自动测试设备包括:
计算机,被配置为执行测试操作序列以测试被测装置,以及
接口电路,可操作地与计算机耦合,将其配置为发送测试操作序列的至少一个测试命令,
以及
可编程集成电路,可操作地与所述自动测试设备耦合并且紧靠被测装置,将所述可编程集成电路配置为接收测试命令,并且根据对应于测试命令的编程指令集、从其中生成至少一个测试信号,其中所述测试信号是发送给被测装置的。
2.如权利要求1所述的测试系统,其中所述可编程集成电路包括至少一个接触点,将所述接触点部置为提供与被测装置的直接接触,以便将至少一个测试信号发送给被测装置。
3.如权利要求2所述的测试系统,其中所述至少一个接触点包括焊盘,在所述焊盘上焊接一弹性结构,以便易于直接接触到所述被测装置。
4.如权利要求3所述的测试系统,其中所述弹性结构包括焊线,将所述焊线焊接到可编程集成电路上的两个实质上相邻的点上。
5.如权利要求1所述的测试系统,其中
所述自动测试设备还被配置为接收来自于所述被测装置的至少一个测试响应,并且
所述可编程集成电路还被配置为接收来自于所述被测装置的响应信号,并且还根据对应于测试命令的编程指令集、从其中生成至少一个测试响应以与自动测试设备通信。
6.如权利要求1所述的测试系统,还包括:
探针板,在所述探针板上安装有可编程集成电路,其易于将可编程集成电路耦合至自动测试设备。
7.如权利要求6所述的测试系统,其中所述探针板被配置为提供安装多个可编程集成电路,由此易于同步测试多个被测装置。
8.如权利要求1所述的测试系统,其中
所述接口电路被配置为使用第一带宽向可编程集成电路发送至少一个测试命令,以及
所述可编程集成电路被配置为使用大于第一带宽的第二带宽向被测装置发送至少一个测试信号。
9.如权利要求1所述的测试系统,其中所述被测装置包括存储器装置。
10.如权利要求1所述的测试系统,其中
所述至少一个测试命令是子程序调用,并且
所述可编程集成电路被配置为通过执行对应于子程序调用的子程序来生成至少一个测试信号。
11.一种用于测试被测装置的集成电路,包括:
可编程部件,其被配置为接收来自于测试系统的测试命令,并且基于编程的指令集从其中提供测试信号,以及
多个触点,其被部置为提供与被测装置的直接接触,以便将测试信号发送到被测装置。
12.如权利要求11所述的集成电路,其中多个触点的每一个包括焊盘,在所述焊盘上焊接有弹性结构,以便易于与被测装置直接接触。
13.如权利要求12所述的集成电路,其中所述弹性结构包括焊线,所述焊线被焊接到可编程集成电路上的两个实质上相邻的点上。
14.如权利要求11所述的集成电路,还包括:
被配置为在将信号发送给被测装置之前、限制测试信号的其他部件。
15.如权利要求11所述的集成电路,其中所述可编程部件进一步被配置为接收来自于被测装置的响应信号,并且还基于对应于测试命令的编程的指令集来从其中生成至少一个测试响应,以便发送给测试系统。
16.如权利要求15所述的集成电路,还包括:
被配置为在将响应信号发送给可编程部件之前、处理所述响应信号的其他部件。
17.一种测试方法,包括:
编程自动测试设备以执行测试操作序列,以便通过将至少一个测试命令传输到可编程集成电路来测试被测装置,
编程所述可编程集成电路以接收测试命令,并且从其中生成至少一个测试信号,以及
将可编程集成电路置于被测装置附近,以便向被测装置提供测试信号的直接通信。
18.如权利要求17所述的方法,还包括:
编程其他可编程集成电路以接收测试命令,并且从其中生成至少一个对应的测试信号,以及
将其他可编程集成电路置于其他被测装置附近,以便向其他被测装置提供相应测试信号的直接通信,由此易于同步测试被测装置。
CNA028252667A 2001-12-18 2002-12-02 用于集成电路测试的基于微处理器的探针 Pending CN1605029A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/023,537 US20030115517A1 (en) 2001-12-18 2001-12-18 Microprocessor-based probe for integrated circuit testing
US10/023,537 2001-12-18

Publications (1)

Publication Number Publication Date
CN1605029A true CN1605029A (zh) 2005-04-06

Family

ID=21815702

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028252667A Pending CN1605029A (zh) 2001-12-18 2002-12-02 用于集成电路测试的基于微处理器的探针

Country Status (7)

Country Link
US (1) US20030115517A1 (zh)
EP (1) EP1459078A2 (zh)
JP (1) JP2005513444A (zh)
KR (1) KR20040071214A (zh)
CN (1) CN1605029A (zh)
AU (1) AU2002351111A1 (zh)
WO (1) WO2003052437A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115372803A (zh) * 2022-10-25 2022-11-22 深圳华北工控股份有限公司 主板测试系统、方法、装置和存储介质

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248058B2 (en) * 2003-10-17 2007-07-24 Clarridge Ronald P Testing and calibration device with diagnostics
US9244111B2 (en) * 2003-10-17 2016-01-26 Ronald P. Clarridge Amperage/voltage loop calibrator with loop diagnostics
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
CN100386638C (zh) * 2004-09-08 2008-05-07 华为技术有限公司 一种对pcb进行在线测试的系统及其实现方法
US7523366B2 (en) * 2005-12-09 2009-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Storage efficient memory system with integrated BIST function
US20070244913A1 (en) * 2006-04-13 2007-10-18 Hayhow Reid F System, method and apparatus for generating a formatted data set
US7956628B2 (en) 2006-11-03 2011-06-07 International Business Machines Corporation Chip-based prober for high frequency measurements and methods of measuring
KR101499047B1 (ko) * 2007-04-03 2015-03-05 스캐니메트릭스 인크. 활성 프로브 집적 회로를 이용한 전자 회로 테스팅
US7760656B1 (en) * 2008-06-06 2010-07-20 Sprint Communications Company L.P. Network device testing system
WO2011149725A2 (en) 2010-05-28 2011-12-01 Verigy (Singapore) Pte. Ltd. Flexible storage interface tester with variable parallelism and firmware upgradeability
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US9835680B2 (en) 2015-03-16 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method, device and computer program product for circuit testing
DE102017209443A1 (de) * 2017-06-02 2018-12-06 Feinmetall Gmbh Kontaktmodul zur elektrischen Berührungskontaktierung eines Bauteils und Kontaktsystem
CN110967615B (zh) * 2018-09-30 2022-06-21 鸿富锦精密电子(成都)有限公司 电路板故障诊断装置及诊断方法
CN115128389B (zh) * 2022-08-31 2022-12-02 皇虎测试科技(深圳)有限公司 一种ate测试接口装置和设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323107A (en) * 1991-04-15 1994-06-21 Hitachi America, Ltd. Active probe card
WO1996015551A1 (en) * 1994-11-15 1996-05-23 Formfactor, Inc. Mounting electronic components to a circuit board
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6057679A (en) * 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
JP2001183416A (ja) * 1999-12-28 2001-07-06 Mitsubishi Electric Corp テスト方法及びそれに用いるソケット及び半導体装置
US6380730B1 (en) * 2000-07-12 2002-04-30 Credence Systems Corporation Integrated circuit tester having a program status memory
US6777963B2 (en) * 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6747469B2 (en) * 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115372803A (zh) * 2022-10-25 2022-11-22 深圳华北工控股份有限公司 主板测试系统、方法、装置和存储介质
CN115372803B (zh) * 2022-10-25 2023-09-15 深圳华北工控股份有限公司 主板测试系统、方法、装置和存储介质

Also Published As

Publication number Publication date
WO2003052437A3 (en) 2004-06-10
JP2005513444A (ja) 2005-05-12
US20030115517A1 (en) 2003-06-19
KR20040071214A (ko) 2004-08-11
AU2002351111A1 (en) 2003-06-30
WO2003052437A2 (en) 2003-06-26
EP1459078A2 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
CN1605029A (zh) 用于集成电路测试的基于微处理器的探针
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
KR100506775B1 (ko) 모듈 기반 플렉시블 반도체 테스트 시스템
KR100499848B1 (ko) 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템
EP0834124B1 (en) Parallel testing of cpu cache and instruction units
US6879174B2 (en) Testing method and testing device for semiconductor integrated circuits
US20080215942A1 (en) Testing of integrated circuits using boundary scan
CN102636741A (zh) 电路板测试方法和系统
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
KR20150075105A (ko) 반도체 테스트를 위한 본연적으로 핀당 테스터인 자동 테스트 장비 상의 의사 사이트당 테스터 기능
US7262621B1 (en) Method and apparatus for integrated mixed-signal or analog testing
CN108627195A (zh) 一种对记忆体模组进行检测的智能检测方法及智能检测系统
US7702480B2 (en) Manufacturing test and programming system
CN109283451A (zh) 一种集成电路良品检测系统及方法
CN1486431A (zh) 输入/输出连续性测试模式电路
CN111435145A (zh) 一种针对智能卡芯片的测试系统
CN1454320A (zh) 集成电路实时检测的系统结构及其测试方法
CN100592097C (zh) 具有板上表征单元的ic
US7673206B2 (en) Method and system for routing scan chains in an array of processor resources
CN110161977B (zh) 测量系统及其测量方法
CN213457238U (zh) 通用型功能测试装置
US6791348B2 (en) Digital overcurrent test
Tauner et al. Synchronization Approaches for Testing Mixed-Signal SoCs under Real-Time Constraints using On-Chip Capabilities
JP2001133518A (ja) 半導体試験装置
Ying et al. On-Line Test Based on SBST of LVDT Demodulation Circuit for Avionics Controller.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication