CN1598603B - 集成电路中测试电容阵列的装置及方法 - Google Patents

集成电路中测试电容阵列的装置及方法 Download PDF

Info

Publication number
CN1598603B
CN1598603B CN200410078565.8A CN200410078565A CN1598603B CN 1598603 B CN1598603 B CN 1598603B CN 200410078565 A CN200410078565 A CN 200410078565A CN 1598603 B CN1598603 B CN 1598603B
Authority
CN
China
Prior art keywords
electric capacity
switching device
test
device shifter
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410078565.8A
Other languages
English (en)
Other versions
CN1598603A (zh
Inventor
G·里普马
D·普哈姆-斯特纳
E·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1598603A publication Critical patent/CN1598603A/zh
Application granted granted Critical
Publication of CN1598603B publication Critical patent/CN1598603B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种用于在一集成电路中、测试在一电容数组中之复数电容(C0，...，CN)的装置，其系包括一电源(6)，以及一用于对该等电容(C0，...，CN)的至少其中之一循环地进行充电以及放电的装置(S1[n]，12，7，8)，而其系被馈送以该电源(6)。且在此装置中，该循环频率系取决于该电容(C0，...，CN)的数值，该循环频率、或该循环频率的一数量特征系藉由一装置(18)而加以测量。

Description

集成电路中测试电容阵列的装置及方法
技术领域
本发明涉及一种用于在一集成电路中测试一电容阵列的装置以及方法。
背景技术
在集成电路中使用电容阵列是已知的，并已经在一些不同的电路中加以执行，而如此具有电容阵列的集成电路的例子为数字/模拟转换器、或可调式晶体振荡器。
之前，被包含在所述集成电路中的所述电容阵列已经大部分地通过模拟装置而进行测试，例如，以一电压或电流来测试被用于检查在该电容阵列中的所述个别电容的电容器平板之间是否具有一短路的方式，而通常，这些测试仅提供该所测试的电容为有缺陷、或是可操作的信息，但此方法并不会提供有关所测试电容的数值的精准定量，而由于利用该电容阵列的电路，例如，数字/模拟转换器或晶体振荡电路，的用处决然地取决于在所维持的该电容阵列中所需的电容数值，因此，这在测试加权电容阵列时显得特别不利。
发明内容
因此，本发明以产生用于测试在一集成电路中的一电容阵列的装置以及方法的目的作为基础，而其亦可以具有高准确性地决定所述个别电容的数值，特别地是，该装置以及该方法应该具有可以被执行为全自动的内建自我测试(BIST)的本质。
形成本发明的基础的目的通过以下技术方案的特征而加以达成。本发明还包括较具优势的实施例以及发展。
根据本发明，该用于在一集成电路中测试一包括多个电容的电容阵列的装置，包括一电源，其馈送至一用于对在该电容阵列中的所述电容的至少其中的一循环地进行充电以及放电的装置，并且，该循环的频率取决于该进行测试电容的数值，而一用于测量该循环频率、或该循环频率所影响的一数量的装置致能该所测量的电容的该数值进行评估，因此，其有可能决定该电容数值是否具有一预设的数值、或是分别地，是否位在一预设的容忍范围之内。
以电容频率转换作为基础的本发明为电容数值提供非常正确的测量，而如此的结果是，该电容数值的单调性错误及/或非线性错误可以进行检测以及加以使用，举例而言，用于检测一数字/模拟转换器的特征。再者，本发明具有可以在数字技术中加以执行的优点，并且因此提供其执行为BIST的良好先决条件。
该用于对该(等)电容循环地进行充电以及放电的装置较佳地包括一比较器，以用于比较一充电电压与一参考数值，以及由该比较器输出所驱动的一第一切换装置，以用于在该充电电压已经达到该参考数值时，对该电容进行放电。在此方法中，该比较器可以是一多谐振荡器(multivibrator)，因为该比较器输出决定该充电阶段(放电/充电)。
原则上，该电容阵列的一数量电容的一接点测试为可能，在此例子中，此数量的电容被分配至一共同第一切换装置，然而，本发明一特别具有优势的实施例的特征在于，一第一切换装置在每一例子中被分配至在该电容阵列中将进行测试的每一电容，以及根据本发明的该装置具有一解多任务器，且该解多任务器被提供于该比较器输出以及该受控制的第一切换装置之间的事实。通过此方法，该电容阵列的每一电容可以个别地进行测试，并且，所述个别的电容可以接续地进行检查，并受到该解多任务器的控制。在此方法中，可以获得该电容阵列的所述电容数值的一连续影像。
该用于对该电容循环地进行充电以及放电的装置较具优势地包括一第二切换装置，而透过该第二切换装置，该电容可以被电连接至该电源，以及可以自该电源被中断，其中，该第二切换装置于该相对应电容的一测试一开始执行时即加以关闭。
该比较器输出较具优势地被电连接至一评估电路，而该评估电路执行该信号在该比较器输出处的一计数、或是频率频估。举例而言，处于该比较器输出的信号脉冲可以在一预设的观察周期期间进行计数，而出现在该观察周期终端的计数即为该循环频率的一量测。
该评估电路亦可以较具优势地包括一存储器，而在该存储器之中则储存有将进行测试的至少一电容的一标称数值，特别是一标称计数、或一标称数值容忍间隔，至于包含在该评估电路中的一比较装置，其执行该标称数值、或该标称数值间隔与在该计数、或频率评估期间所获得的评估结果之间的比较，特别地是，将进行测试的该电容阵列的每一电容的该标称数值、或标称数值间隔可以在该存储器中获得。
根据本发明的该装置特别具有优势地加以建构为在该集成电路中的一BIST，此利用该电容阵列而为该集成电路提供了一全自动自我测试，此电路可以，举例而言，为一数字/模拟转换器、或一振荡器，特别地是，具有可调式晶体振荡器的一多频振荡器。
在上述的方法中，根据本发明的方法提供在该电容阵列中所述电容数值的具有高正确性以及已包含的信息的一量化测试，此外，根据本发明的该方法亦提供第三切换装置的一测试，而透过该测试，利用该电容阵列的该电路被连接至所述个别的电容，在此测试中，所述第三切换装置的其中之一(亦即，将进行测试的那个)被关闭，再者，该第二切换装置被连接至相同的电容，而在该相同电容的该第一切换装置被打开，并且，一测试频率经由该已关闭的第三切换装置而被施加至该电容，经由该已关闭第二切换装置所获得的该信号被用于评估的目的。
附图说明
在接下来的文章中，本发明通过一作为说明的实施例并且参考图式而加以解释，在图式中，唯一的图式显示具有BIST测试电路的一可调式晶体振荡器的电路图。
具体实施方式
一电容阵列1具有N个电容C0，C1，...，CN，而所述电容C0，C1，...，CN于每一例子中，与一电极连接至接地，至于其它的电极则被连接至开关S1[n]，S2[n]，S3[n]，n＝0，1，...，N，以及N代表在该电容阵列1中电容的数量，而实际上，所述开关S1[n]，S2[n]，S3[n]通过开关晶体管而加以执行。
该电容阵列1的所述电容Cn可以有选择性地经由所述开关S2[n]而被连接至振荡器电路，该振荡器电路基本上包括一场效晶体管(FET)2，而该场效晶体管2的漏极-源极路径，一方面，经由负载输入端而被连接至操作电压VDD，并且，另一方面，经由一另一开关晶体管5而被连接至接地。
该FET 2的栅极被连接至该晶体振荡器的XTAL输入端(XTAL-晶体)，而一用于开启该振荡器的信号xtal_on可以经由该开关晶体管5的该栅极而进行施加，该开关晶体管4则是通过激活该电容测试的一信号cteston而加以驱动，而该电容测试将于接下来的测试中有更详尽的叙述。
该测试电路包括一电流源6，一电压比较器7，一计数器18，一解多任务器8，一逻辑单元9，一另一比较器10，以及一存储器11。
该电流源6的输出可以具选择性地经由所述开关S1[n]而被连接至所述电容Cn，而其亦可以经由一线路12而被连接至该电压比较器7的非反相输入端，再者，该电压比较器7的反相输入端被连接至一预设的参考电压Vref，而该电压比较器7的输出信号被供给至该计数器18以及至该解多任务器8的信号输出两者，该解多任务器8的n个输出信号具有字符宽度n，并经由一控制数据连接13被供给至该电容阵列1，而个别的位决定该电容阵列1的所述开关S3[n]的切换状态，因此，每一别电容Cn的放电程序可以选择性地加以开始以及结束，并且，与在其它电容的所述开关S3[n]的开关位置无关。
该计数器18被供给以一高计数频率f0，而在其重设输入端(resetinput)，出现一信号clkin，至于该计数器18的输出被供给至该比较器10的一第一输入端，而经由一第二输入端，该比较器10可以存取标称电压数值，以用于储存在该存储器11中的标称数值间隔，再者，为了提供该测试电路的高适应性，所述标称数值(或标称数值间隔，分别地)应该为可程序化。
该测试激活信号cteston经由一控制线路14而分别被供给至该电压比较器7，该解多任务器13，以及该比较器10的一输入端pwron，其中，若是cteston＝1时，则所述单元被开启。
该逻辑电路9被供给以所述信号swtesten以及ctestsw[n:0]。该swtesten信号载明要执行一电容测试(swtesten＝0)、或是要执行所述开关S2[n]的一测试(swtesten＝1)，至于要进行测试的分别的电容、或开关S2[n]经由对ctestsw[n:0]的程序化而加以选择。
该逻辑电路9将字符宽度n的一控制信号15提供至该解多任务器的该控制输入端，而正如已经提及的，所述开关S3[n]经由此而加以寻址，因为该存储器11的地址译码器亦被连接至该逻辑电路19经由一地址数据链路19所输出的控制信号15，因此，正确的标称数值(亦即，分配至目前所测试的电容者)在每一例子中进行读取，再者，该逻辑电路9产生字符宽度n的一控制信号6，以用于控制所述开关S2[n]，以及产生字符宽度n的一控制信号17，以用于控制所述开关S1[n]。
该测试电路的操作如下：
在该BIST期间，FET 2经由该信号xtal_on＝0而进行去激活。
正如已经提及的，测试顺序通过该信号cteston＝1而加以激活，而该控制信号swtesten被用于选择要进行测试的是所述电容Cn或是所述开关S2[n]：
1.测试所述电容Cn(swtesten＝0)。
为了检查所述电容Cn，举例而言，13MHz的，一时脉clkin被施加至该XTAL输入端，亦即，被施加至FET 2的该栅极，而且，该时脉clkin亦计时该逻辑电路9，该解多任务器8以及该存储器11的地址译码器(未显示)，再者，该时脉clkin重设该计数器18，亦即，其载明时间窗口，而在该范围内，位在该电压比较器7的输出的脉冲进行计数。
在所述电容Cn的测试期间，所述开关S1[n]以及S 3[n]选择性地通过该逻辑电路9而加以驱动，而将进行测试的该电容Cn的该开关S1[n]被关闭，且该开关S3[n]的位置通过控制数据连接13而加以控制，同时，该电流源6加以激活，并且，传递一固定电流I0。
举例而言，电容C0进行测试。在一第一充电阶段，该开关S1[0]被关闭，而开关S3[0]被开启，接着，该电容C0通过该电流源6而进行充电，直到该充电电压到达一数值Vref为止，在此瞬间，该电压比较器7产生一计数脉冲的上升缘，其增加该计数器18，并且，在同时间，经由该解多任务器8而关闭该所选择的开关S2[0]，因此，该电容C0进行放电，而如此的结果是，电压在该电压比较器7的非反相输入端处下降，并且，在该电压比较器的输出处的信号数值改变，而此在信号数值中的改变结束该计数脉冲，并且打开该开关S3[0]，据此，一新的充电阶段开始。
在通过该重设时脉clkin而预先决定周期之后，该比较器10比较该计数以及对应至该电容C0的标称数值(或标称数值间隔)，在该比较器10的该输出20处的比较信号变量载明该计数是否相符于在容忍限制范围内的标称数值，若答案为是时，则该电容C0即已通过该测试，但若是答案为否时，则该电容被视为有缺陷、或是在容忍范围之外。
通过该逻辑电路9的控制，所有的(或是仅一特别群组的)电容Cn皆可以在多任务循环clkin中，以此方法进行检查，而此方法的正确性取决于该充电电流的数值的瞬时固定性(temporal constancy)，再者，该电容量测的一非常高的正确性可以利用会产生一稳定的(与温度无关，暂时固定的)充电电流的一电流源6而加以达成，亦即，通过利用一外部的参考。
2.测试所述开关S2[n](swtesten＝1)：
该电流源6为了测试所述开关S2[n]而进行去激活，一外部的时脉为了负载而被施加于该输入端3。而由于将进行测试的所述开关S2[n]以及相关的开关S1[n]加以关闭，因此，该外部时脉经由线路12而被导通至该电压比较器7的该非反相输入端，若是该开关S2[n]以及该开关S1[n]正确地进行操作时，则位在该电压比较器7的输出处的该信号数值依照该外部时脉而改变，而此乃是以已经叙述以及记述过的方式，并通过该计数器18、该比较器10，以及可能该存储器11而加以决定，举例而言，亦经由该比较器输出20。

Claims (16)

1.一种包括一个电容阵列(1)以及一个测试电路的电路系统，所述电容阵列(1)包含多个电容(Cn)，所述测试电路用于测试所述多个电容(Cn)，所述电容阵列(1)与所述测试电路都用于一个集成电路中，其中所述测试电路包括：
一电源(6)；
一用于对所述多个电容(Cn)的至少其中之一循环地进行充电以及放电的装置(S1[n]，S3[n]，7，8)，所述装置由一电源(6)供电，且该循环频率是依据所述多个电容(Cn)的该至少一电容的数值来决定；
一逻辑电路，用以控制所述用于对所述多个电容(Cn)的至少其中之一循环地进行充电以及放电的装置；以及
一用于测量该循环频率、或该循环频率所影响的一数量的装置(18)。
2.根据权利要求1所述的电路系统，其特征在于，该用于对所述多个电容(Cn)的该至少一电容循环地进行充电以及放电的装置(S1[n]，S3[n]，7，8)包括：
一比较器(7)，用于比较一充电电压以及一参考数值(Vref)；以及
一第一切换装置(S3[n])，受该比较器的一输出控制，用于在该充电电压已经达到该参考数值(Vref)时，对所述多个电容(Cn)的该至少一电容进行放电。
3.根据权利要求2所述的电路系统，其特征在于，
该第一切换装置(S3[n])耦接至在该电容阵列(1)中将进行测试的每一电容(Cn)；以及
一解多工器(8)设于该比较器的该输出以及该受控制的该第一切换装置(S3[n])间。
4.根据权利要求2所述的电路系统，其特征在于，该用于对该至少一电容(Cn)循环地进行充电以及放电的装置(S1[n]，S3[n]，7，8)包括一第二切换装置(S1[n])，而透过该第二切换装置(S1[n])，该至少一电容(Cn)可以电连接至该电源(6)，以及与该电源(6)中断连结。
5.根据权利要求4所述的电路系统，其特征在于，在每一例子中，该第二切换装置(S1[n])是分配至在该电容阵列(1)中将进行测试的每一电容(Cn)。
6.根据权利要求2所述的电路系统，其特征在于，该比较器的该输出是电连接至一评估电路(18、10、11)，而该评估电路执行一信号在该比较器的该输出处的一计数、或是频率频估。
7.根据权利要求6项所述的电路系统，其特征在于，该评估电路(18、10、11)包括电连接至该比较器的该输出的一计数器(18)。
8.根据权利要求6或7所述的电路系统，其特征在于，该评估电路(18、10、11)包括：
一存储器(11)，而在该存储器中储存有将进行测试的该至少一电容(Cn)的一标称数值；以及
一比较装置(10)，用于比较该标称数值以及在该计数或频率评估期间所获得的评估结果。
9.根据权利要求1所述的电路系统，其特征在于，该电路系统建构为在该集成电路中的BIST装置。
10.根据权利要求1所述的电路系统，还包括：
一振荡器，所述振荡器经由第三切换装置(S2[n])而连接至该电容阵列(1)的该多个电容(Cn)。
11.一种用于在一集成电路中测试一包括多个电容(Cn)的电容阵列(1)的方法，所述的方法包括下列步骤：
以一逻辑电路控制用于对所述多个电容(Cn)的至少其中之一循环地进行充电以及放电的装置，以控制是否要测试所述多个电容(Cn)；
循环地对所述多个电容(Cn)的至少其中之一进行充电以及放电，而该循环频率由该多个电容(Cn)的该至少一电容的数值所决定；以及测量该循环频率、或该循环频率所影响的一数量。
12.根据权利要求11项所述的方法，其特征在于，该循环地进行充电以及放电的步骤包括下列步骤：
比较一充电电压以及一参考数值(Vref)；以及
在该充电电压已经达到该参考数值(Vref)时关闭一第一切换装置(S1[n])，该第一切换装置在关闭状态中对该多个电容(Cn)的该至少一电容进行放电。
13.根据权利要求12所述的方法，其特征在于下列步骤：
评估一比较信号，该比较信号是通过一计数、或频率频估装置(18)而比较该充电电压与该参考电压所获得。
14.根据权利要求13所述的方法，其特征在于，该评估该比较信号的步骤更包括下列步骤：
呼叫储存在一存储器(11)中将进行测试的至少一电容(Cn)的一标称数值；以及
比较(10)该标称数值与在一计数、或频率评估期间所获得的评估结果。
15.根据权利要求11所述的方法，其特征在于，该方法为一BIST方法。
16.根据权利要求11所述的方法，其中，一电路可以经由多个第三切换装置(S2[n])而连接至该电容阵列的该多个电容(Cn)，其特征在于下列步骤：
关闭该多个第三切换装置(S2[n])的至少其中之一，所关闭的该至少一第三切换装置(S2[n])与该多个电容(Cn)的至少一第一电容连结；
关闭在该第一电容的该第二切换装置(S1[n])；
打开在该第一电容的该第一切换装置(S3[n])；
经由该已关闭的第三切换装置(S2[n])施加一测试频率至该第一电容(Cn)；以及
评估经由该已关闭的第二切换装置(S1[n])所获得的信号(12)。
CN200410078565.8A 2003-09-15 2004-09-15 集成电路中测试电容阵列的装置及方法 Expired - Fee Related CN1598603B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10342472.5 2003-09-15
DE10342472A DE10342472B4 (de) 2003-09-15 2003-09-15 Schaltungsanordnung und Verfahren zum Testen eines Kapazitätsfeldes in einer integrierten Schaltung

Publications (2)

Publication Number Publication Date
CN1598603A CN1598603A (zh) 2005-03-23
CN1598603B true CN1598603B (zh) 2010-05-26

Family

ID=34305747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410078565.8A Expired - Fee Related CN1598603B (zh) 2003-09-15 2004-09-15 集成电路中测试电容阵列的装置及方法

Country Status (3)

Country Link
US (1) US7385404B2 (zh)
CN (1) CN1598603B (zh)
DE (1) DE10342472B4 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006020301B4 (de) * 2005-05-07 2014-07-31 Acam-Messelectronic Gmbh Verfahren und Vorrichtung zum Messen von Kapazitäten
FR2885416B1 (fr) 2005-05-07 2016-06-10 Acam Messelectronic Gmbh Procede et dispositif de mesure de capacites.
DE102007042315B3 (de) * 2007-09-06 2009-04-09 Texas Instruments Deutschland Gmbh Messkreis mit geschalteten Kondensator zur Messung der Kapazität eines Eingangskondensators
US7786738B2 (en) * 2007-09-19 2010-08-31 Robert Bosch Gmbh Cancelling low frequency errors in MEMS systems
JP4968121B2 (ja) * 2008-03-10 2012-07-04 富士通セミコンダクター株式会社 容量センサー
CN104914325B (zh) * 2012-04-27 2017-07-11 上海三菱电梯有限公司 电容组内部连接方式辨识与参数设置方法
CN103180744B (zh) * 2012-10-17 2015-07-08 华为技术有限公司 一种检测超级电容的方法、装置和电路
DE102012112901A1 (de) * 2012-12-21 2014-06-26 Weidmüller Interface GmbH & Co. KG Elektrische Baugruppe und Messverfahren zur Überwachung von Bauteilen der elektrischen Baugruppe
CN103723673B (zh) * 2013-12-30 2015-12-16 杭州士兰微电子股份有限公司 微机电系统及检测电路
CN103969511A (zh) * 2014-05-27 2014-08-06 上海先进半导体制造股份有限公司 硅片上各芯片的电容参数的测量方法
DE112016003066T5 (de) * 2015-07-07 2018-04-05 Infineon Technologies Ag Eingebauter Selbsttest für einen ADC
US10620261B2 (en) 2018-05-15 2020-04-14 Arm Limited Cambridge Built-in self-test method and apparatus for single-pin crystal oscillators
US10564217B2 (en) * 2018-05-15 2020-02-18 Arm Limited Built-in self-test method and apparatus for single-pin crystal oscillators
US10756693B1 (en) * 2019-10-08 2020-08-25 Nanya Technology Corporation Integrated circuit device
CN113793815B (zh) * 2021-09-26 2024-04-26 杭州广立测试设备有限公司 一种宽电压范围高速多级放电电路、测试系统和放电方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340472C1 (de) * 1993-11-27 1995-04-06 Grieshaber Vega Kg Verfahren und Schaltungsanordnung zur Messung einer Kapazität
WO2001067120A1 (de) * 2000-03-06 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und verfahren zum bewerten von kapazitäten
JP2001318111A (ja) * 2000-05-02 2001-11-16 Mitsubishi Electric Corp 静電容量測定回路、静電容量比較器、およびバッファ回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585733A (en) * 1992-09-10 1996-12-17 David Sarnoff Research Center Capacitive sensor and method of measuring changes in capacitance
US5461321A (en) * 1993-09-17 1995-10-24 Penberthy, Inc. Apparatus and method for measuring capacitance from the duration of a charge-discharge charge cycle
US5508700A (en) * 1994-03-17 1996-04-16 Tanisys Technology, Inc. Capacitance sensitive switch and switch array
US5502375A (en) * 1994-08-04 1996-03-26 Compaq Computer Corporation Method and apparatus for determining orientation of polarized capacitors
US6275047B1 (en) * 1999-03-12 2001-08-14 Fluke Corporation Capacitance measurement
US6191723B1 (en) * 1999-07-22 2001-02-20 Fluke Corporation Fast capacitance measurement
DE10333154A1 (de) * 2003-07-22 2005-02-24 Vega Grieshaber Kg Verfahren und Schaltungsanordnung zum Auswerten einer Messkapazität
US7148697B2 (en) * 2004-06-04 2006-12-12 Doljack Frank A System and method for measuring electrical characteristics of a capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340472C1 (de) * 1993-11-27 1995-04-06 Grieshaber Vega Kg Verfahren und Schaltungsanordnung zur Messung einer Kapazität
WO2001067120A1 (de) * 2000-03-06 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und verfahren zum bewerten von kapazitäten
JP2001318111A (ja) * 2000-05-02 2001-11-16 Mitsubishi Electric Corp 静電容量測定回路、静電容量比較器、およびバッファ回路

Also Published As

Publication number Publication date
DE10342472B4 (de) 2008-01-31
CN1598603A (zh) 2005-03-23
US20050099198A1 (en) 2005-05-12
DE10342472A1 (de) 2005-04-14
US7385404B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
CN1598603B (zh) 集成电路中测试电容阵列的装置及方法
US5294889A (en) Battery operated capacitance measurement circuit
US5951705A (en) Integrated circuit tester having pattern generator controlled data bus
US4361809A (en) Battery diagnostic method and apparatus
US7663382B2 (en) High-speed capacitor leakage measurement systems and methods
US7940058B2 (en) Capacitive measurements with fast recovery current return
JP2002277495A (ja) 容量を測定するための方法
JPH02194367A (ja) 静電容量測定装置および方法
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
US6058502A (en) Diagnostic system analyzing frequency spectrum of electric power for diagnosing integrated circuit, method and information storage medium storing computer program for the method
US6356086B1 (en) Method and apparatus for the in-circuit testing of a capacitor
US5789933A (en) Method and apparatus for determining IDDQ
US7336088B2 (en) Method and apparatus for determining IDDQ
JP2002204537A (ja) 組電池装置
US8461849B1 (en) Multivariate predictive insulation resistance measurement
US4267503A (en) Method and instrument for testing the operating characteristics of a capacitor
US5990698A (en) Test method and apparatus for semiconductor element
WO2008067130A2 (en) Multi-point, multi-parameter data acquisition for multi-layer ceramic capacitor testing
US6737858B2 (en) Method and apparatus for testing current sinking/sourcing capability of a driver circuit
SU1698841A1 (ru) Способ неразрушающего контрол качества изол ции электротехнических изделий
SU1553922A1 (ru) Цифровой преобразователь электрической емкости
SU809185A1 (ru) Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ
JP3238867B2 (ja) 電池電圧測定方法および装置
SU1751704A1 (ru) Устройство параметрического контрол интегральных схем
CN115327341A (zh) 引信电路的功能测试方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20180915

CF01 Termination of patent right due to non-payment of annual fee