CN1591862A - 桥接形式的多芯片封装构造 - Google Patents

桥接形式的多芯片封装构造 Download PDF

Info

Publication number
CN1591862A
CN1591862A CNA031562701A CN03156270A CN1591862A CN 1591862 A CN1591862 A CN 1591862A CN A031562701 A CNA031562701 A CN A031562701A CN 03156270 A CN03156270 A CN 03156270A CN 1591862 A CN1591862 A CN 1591862A
Authority
CN
China
Prior art keywords
chip
bridged
style
package structure
multichip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031562701A
Other languages
English (en)
Other versions
CN100474581C (zh
Inventor
洪志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB031562701A priority Critical patent/CN100474581C/zh
Publication of CN1591862A publication Critical patent/CN1591862A/zh
Application granted granted Critical
Publication of CN100474581C publication Critical patent/CN100474581C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种桥接型式的多芯片封装构造主要包括一载板、一第一芯片、一第二芯片及至少一导电体。该载板具有一上表面及对应的一下表面，复数个载板接点，位在载板的上表面。第一芯片具有一第一主动表面，该第一芯片还具有至少一第一接点，配置在第一芯片的第一主动表面上。同样地，第二芯片具有一第二主动表面，该第二芯片还具有至少一第二接点，配置在第二芯片的第二主动表面上。第一芯片的第一侧壁紧邻第二芯片的第二侧壁，且第一芯片的第一主动表面与第二芯片的第二主动表面为共平面的配置。导电体在第一芯片的第一主动表面上及第二芯片的第二主动表面上延伸，使第一芯片的第一接点与第二芯片的第二接点电性连接。

Description

桥接形式的多芯片封装构造
技术领域
本发明涉及一种多芯片封装构造，特别涉及一种桥接形式的多芯片封装构造。
背景技术
近年来，随着电子技术的日新月异，高科技电子产品也相继问世，因而更人性化、功能性更佳的电子产品不断推陈出新，然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。而一个电子产品的完成，电子封装扮演着重要的角色，其芯片间电性连接的方式，一般常见的有两种，第一种为打线(wire-bonding)的方式、第二种为覆晶(flip chip)的方式。就打线的方式而言，其利用一打线机台将其打线头先移动至芯片的接点上，并利用尖端放电的方式将导电线的端点熔化而成为球型的样式，如此便可以将导电线打到芯片的接点上，然后便移动打线头到另一芯片的接点上，而在移动的过程中打线头亦会放出导电线，最后再利用超音波熔接的方式将导电线打到另一芯片的接点上。
接下来，将介绍一种已知利用打线方式的多芯片封装结构。请参照图1，其图示已知利用打线方式的多芯片封装结构的剖面示意图。该封装结构包括一载板10、一第一芯片12、一第二芯片14、复数条导电线160、162、164、一封装材料18及多个焊球19。载板10具有一上表面102及对应的下表面104，而载板10具有多个载板接点106及第一芯片座105与第二芯片座109，载板接点106及第一芯片座105与第二芯片座109位在载板10的上表面102上，并且载板接点106环绕在第一芯片座105与第二芯片座109的周围，而载板接点107位在载板10的下表面104上。第一芯片12具有一主动表面122及对应的第一背面124，而第一芯片12还具有多个第一芯片接点126，位在第一芯片12的主动表面122上。第一芯片12以其第一背面124并通过一黏着材料(未标示于图中)贴附到载板10的芯片座108上，而利用打线的方式使第一芯片12与载板10电性连接，其中导电线160的一端接合到第一芯片接点126上，而导电线160的另一端接合到载板接点106上。同样地，第二芯片14具有一第二主动表面142及对应的第二背面144，而第二芯片14还具有多个第二芯片接点146，位在第二芯片14的第二主动表面142上。第二芯片14以其第二背面144并通过一黏着材料(未标示于图中)贴附到载板10的芯片座109上，而利用打线的方式使第二芯片14与载板10电性连接，其中导电线162的一端接合到第二芯片接点146上，而导电线162的另一端接合到载板接点108上。此外，第一芯片12与第二芯片14通过导电线164电性导通。另外，封装材料18包覆第一芯片12、第二芯片14、载板10的上表面102及导电线160、162及164。
在上述的封装结构中，第一芯片12通过导线164与第二芯片14电性连接，然而由于导线164的截面积甚小并且长度甚长，因此特性阻抗匹配不良，使得讯号会被快速地衰减，并且在高频电路运作时，会有电感电容寄生效应(Parasitics)的发生，以致产生讯号反射的情形。此外，由于导线164与第一芯片接点传输路径的面积甚小，不利于电压及电流提供，导致电源及接地的效果变差。
有鉴于此，为避免前述多芯片封装构造的缺点，以提升多芯片封装构造的芯片效能，实为一重要的课题。
发明内容
有鉴于上述课题，本发明的目的提供一种多芯片封装结构，以桥接型式的导电材料取代导电线，如此可缩短芯片间电性连接的距离，使得多芯片封装结构的电性效能可以提高。
由此，为了达成上述目的，本发明提出一种芯片封装结构，至少包括一载板、一第一芯片、一第二芯片及至少一导电体及复数个焊球。载板具有一上表面及对应的下表面，载板还具至少一载板接点，均位在载板的上表面。第一芯片具有一第一主动表面，第一芯片还具有至少一第一芯片接点，配置在第一芯片的第一主动表面上。同样地，第二芯片具有一第二主动表面，第二芯片还具有至少一第二芯片接点，配置在第二芯片的第二主动表面上。其中，第一芯片及第二芯片以打线方式配置于载板上，并与载板电性连接。此外，第一芯片的至少一第一侧壁紧邻第二芯片的第二侧壁，并且第一芯片的第一主动表面与第二芯片的第二主动表面为共平面的配置。导电体在第一芯片的第一主动表面上及第二芯片的第二表面上延伸，使第一芯片的第一接点与第二芯片的第二接点电性连接。
承上所述，其中芯片封装结构还包括一封装材料，包覆第一芯片及第二芯片、载板的上表面及导电体。第一芯片接点及第二芯片接点分别位在第一芯片及第二芯片的边缘上，且紧邻配置。此外，导电体可以是锡铅合金、无铅导电材料或导电胶。
综上所述，本发明的多芯片封装结构，由于芯片间的接点可以透过导电体电性连接，因此芯片接点间的传导路径甚短，且传导路径的径宽甚大，故可以降低传导阻抗，而减缓讯号的衰减，并且可以适于在高频电路的运作，而减少电感电容寄生效应的发生。另外，由于导电体与芯片接点接触的面积甚大，且载板接点可以直接与芯片接点接触，故可以避免发生如打线结构的阻抗不匹配的现象，并且会有甚佳的电源及接地效果。
以下将参照相关附图，说明依本发明较佳实施例的桥接形式的多芯片封装构造。
附图说明
图1为一示意图，显示已知多芯片封装构造。
图2为一示意图，显示本发明第一较佳实施例中的桥接形式的多芯片封装结构。
图3为一示意图，显示本发明第二较佳实施例中的桥接形式的多芯片封装结构。
图4为一示意图，显示本发明第三较佳实施例中的桥接形式的多芯片封装结构。
图5为一示意图，显示本发明第四较佳实施例中的桥接形式的多芯片封装结构。
图6为一示意图，显示本发明第五较佳实施例中的桥接形式的多芯片封装结构。
图7至图9为一示意图，显示本发明第四较佳实施例的一种桥接形式的多芯片封装结构制程的剖面示意图。
图中符号说明
10         载板
102        载板上表面
104        载板下表面
105        第一芯片座
106、108   载板接点
107        导电组件(焊球)
109        第二芯片座
12         第一芯片
122        第一主动面
124        第一背面
126        第一芯片接点
14         第二芯片
142        第二主动表面
144        第二背面
146        第二芯片接点
160、162、164 导电线
18            封胶体
20            载板
201           开口
202           载板上表面
203           周壁
204           载板下表面
206、208      载板接点
207           导电组件(焊球)
21            散热片
22            第一芯片
221           第一侧壁
222           第一主动面
223           第三侧壁
224           第一背面
226、228      第一芯片接点
24            第二芯片
241           第二侧壁
242           第二主动表面
243           第四侧壁
244           第二背面
246、248      第二芯片接点
254           屏蔽层
256           开口
258           焊料
259           导电体
260、262      导电线
264           导电体
268           导电体
28            封胶体
29      填充体
292     填充体上表面
具体实施方式
图2揭示一种本发明第一较佳实施例的桥接形式的多芯片封装构造，其主要包括一载板20、一第一芯片22、一第二芯片24及一导电体264。该载板20具有一上表面202及对应的一下表面204，复数个载板接点206、208，均位在载板20的上表面。第一芯片22具有一第一主动表面222，该第一芯片22还具有至少一第一接点226，配置在第一芯片22的第一主动表面222上。同样地，第二芯片24具有一第二主动表面242，该第二芯片24还具有至少一第二接点246，配置在第二芯片24的第二主动表面242上。其中，第一芯片22以其背面(第一背面224)并通过一黏着材料(如银胶)设置于载板20上；同样地，第二芯片24以其背面(第二背面224)并通过一黏着材料(如银胶)设置于载板20上。导电线260电性连接第一芯片22的第一接点226与载板20的载板接点206，而导电线262电性连接第二芯片24的第二接点246与载板20的载板接点208。
此外，第一芯片22的第一侧壁221紧邻第二芯片24的第二侧壁241，且第一芯片22的第一主动表面222与第二芯片24的第二主动表面242为共平面的配置，再者，第一芯片接点226及第二芯片接点246分别位在第一芯片22及第二芯片24的边缘上，且紧邻配置。导电体264在第一芯片22的第一主动表面222上及第二芯片24的第二主动表面242上延伸，使第一芯片22的第一接点228与第二芯片24的第二接点248电性连接。承上所述，该多芯片封装结构还包括一封装材料280，包覆第一芯片22及第二芯片24、载板20的上表面202及导电体264。此外，上述的导电体264可以是锡铅合金、无铅导电材料或导电胶。
如图3所示，本发明的第二较佳实施例的桥接形式的多芯片封装构造，当第一芯片22的第一侧边221与第二芯片24的第二侧边241间具有一较大的空隙时，可先设置一填充体29，如不导电胶体。该填充体29的上表面与第一芯片22的第一主动表面222及第二芯片24的第二主动表面242共平面。接着，可以利用网板印刷的方式，形成一焊料到第一芯片接点226、第二芯片接点246及填充体的上表面292上，其中焊料由一助焊剂(未绘示)及多个金属粒子(未绘示)所构成，金属粒子均匀地混合在助焊剂中。的后，便进行回焊的制程，使得金属粒子可以熔融聚合而固化形成导电体264到第一芯片接点226及第二芯片接点246上。其中第一芯片接点226及第二芯片接点246可通过导电体264相互电性连接，而导电体264比如是锡铅合金或是无铅导电材料。
接着，请参照图4，为本发明的第三较佳实施例的桥接形式的多芯片封装构造。其中，载板20具有一开口201，第一芯片22及第二芯片24容置于该开口201中，而封胶体28包覆该载板20上表面202的部分、第一芯片22、第二芯片24及导电体264，并且使第一芯片22及第二芯片24的背面外露的，以藉此进一步缩小整体封装构造的厚度。
再者，承上所述，如图5所示，亦可设置一散热片21于载板20下表面204，而第一芯片22及第二芯片24设置在散热片21上，如此更可提升封装体的散热效能，此为本发明的第四较佳实施例的桥接形式的多芯片封装构造。
承上所述，请参照图6，为本发明的第五较佳实施例的桥接形式的多芯片封装构造。载板20亦具有一开口201，第一芯片22及第二芯片24同时容置于该开口201中，而该开口201的大小恰可容置第一芯片22及第二芯片24。其中，第一芯片22具有一第三侧边223，第二芯片24具有一第四侧边243，开口20内具有一周壁203，该第一芯片22及第二芯片24的侧壁紧邻开口的周壁203，且第一芯片22的第一主动表面222、第二芯片24的第二主动表面242与载板20的上表面202共平面配置。接着，形成一第二导电体266以电性连接第一芯片22与载板20。同样地，另形成一第三导电体268以电性连接第二芯片24与载板20。
不论是上述何种实施例，皆可于载板的上表面或下表面另植接复数个焊球于其上，用以与外界电性导通的接点。
在上述的封装结构中，由于芯片接点间可以透过导电体电性连接，因此芯片接点间及芯片与载板接点间的传导路径甚短，且传导路径的径宽甚大，故可以降低传导阻抗，而减缓讯号的衰减，并且可以适于在高频电路的运作，而减少电感电容寄生效应(Parasitics)的发生。此外，由于导电体与载板接点或芯片接点接触的面积甚大，且载板接点可以直接与芯片接点接触，因此其接触阻抗甚小，故可以避免发生阻抗不匹配的现象，以致产生讯号反射的情形。另外，由于本发明可以改善芯片封装结构中如上所述的电性效能，因此会有甚佳的电源及接地的效果。
在上述实施例中，以网板印刷的方式形成焊料于芯片接点上及载板点上，然而本发明形成焊料的方式并非仅限于此，请参照图7至图9，亦可以先形成一屏蔽层(mask layer)254到第一芯片22的第一主动表面222、第二芯片24的第二主动表面242及载板20的上表面202上，当屏蔽层254为感光材质时，如光阻，便可以直接透过曝光的步骤而直接形成开口256，以暴露出第一芯片接点226、第二芯片接点246及载板接点208；当屏蔽层254为非感光材质时，便可以透过微影蚀刻等步骤而形成开口256，以暴露出第一芯片接点226、第二芯片接点246及载板接点208。接着，便可以利用印刷的方式，形成一焊料258到屏蔽层254的开口256中，形成如图8所示的样式，其中焊料258由一助焊剂(未绘示)及多个金属粒子(未绘示)所构成，金属粒子均匀地混合在助焊剂中。的后，便进行回焊的制程，使得金属粒子可以熔融聚合而固化形成导电体259到第一芯片接点226、第二芯片接点246及载板接点208，如图9所示，其中第一芯片接点226可以通过导电体259与第二芯片接点246电性连接。同样地，第一芯片接点226可以通过导电体259与载板接点208电性连接。接着，便将屏蔽层254去除。其接下来的制程，如第一较佳实施例所述，在此便不再赘述。需说明的是，图4、5、6、7、8及9中各组件的参考符号与图3中的各组件的参考符号相对应。
于本实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，因此，在不超出本发明的精神及以下申请专利范围的情况，可作种种变化实施。

Claims (31)

1.一种桥接形式的多芯片封装构造，其特征在于，包含：
一载板，该载板具有一上表面及一下表面；
一第一芯片，其具有一第一主动表面、一第一背面及一第一侧壁，该第一主动表面具有至少一第一接点且该节一侧壁连接第一主动表面与该第一背面，该第一芯片以该第一背面面向该封装载板的上表面配置，并与该载板电性连接；
一第二芯片，其具有一第二主动表面、一第二背面及一第二侧壁，该第二主动表面具有至少一第二接点且该第二侧壁连接该第二主动表面与该第二背面，该第二芯片以该第二背面面向该封装载板的上表面配置，并与该载板电性连接；及
至少一第一导电体，该导电体依附在该第一芯片的第一主动表面上及第二芯片的第二主动表面上延伸，使该第一芯片与该第二芯片电性连接。
2.如权利要求1所述的桥接形式的多芯片封装构造，其中更包含一封装材料，其包覆该第一芯片、该第二芯片、该载板的上表面及该第一导电体。
3.如权利要求1所述的桥接形式的多芯片封装构造，其中更包含复数个导电组件，该导电组件设置在该载板的下表面。
4.如权利要求3所述的桥接形式的多芯片封装构造，其中该等导电组件为焊球。
5.如权利要求1所述的桥接形式的多芯片封装构造，其中该第一芯片接点至少部份位在该第一芯片的边缘上。
6.如权利要求1所述的桥接形式的多芯片封装构造，其中该第二芯片接点至少部份位在该第二芯片的边缘上。
7.如权利要求1所述的桥接形式的多芯片封装构造，其中该等第一导电体为锡铅合金。
8.如权利要求1所述的桥接形式的多芯片封装构造，其中该等第一导电体无铅导电材料。
9.如权利要求1所述的桥接形式的多芯片封装构造，其中该第一芯片的第一接点紧靠在该第二芯片的第二接点的旁边。
10.如权利要求1所述的桥接形式的多芯片封装构造，其中该等第一导电体为导电胶。
11.如权利要求1所述的桥接形式的多芯片封装构造，其中该第二芯片的第二侧壁紧邻该第一芯片的第一侧壁。
12.如权利要求1所述的桥接形式的多芯片封装构造，其中该第二芯片接点紧邻该第一芯片接点配置。
13.如权利要求1所述的桥接形式的多芯片封装构造，其中该第二芯片的主动表面与该第一芯片的主动表面为共平面的配置。
14.如权利要求1所述的桥接形式的多芯片封装构造，更包含复数条导电线，其中第一芯片藉该等导电线与该载板电性连接。
15.如权利要求1所述的桥接形式的多芯片封装构造，更包含复数条导电线，其中第二芯片藉该等导电线与该载板电性连接。
16.如权利要求13所述的桥接形式的多芯片封装构造，其中该第一芯片的第一侧壁及该第二芯片的第二侧壁间设置一填充体，该填充体具有一上表面同时与第一芯片的主动表面与第二芯片的主动表面共平面。
17.如权利要求1所述的桥接形式的多芯片封装构造，其中该载板更具有一开口，该第一芯片及该第二芯片容置于该开口中。
18.如权利要求17所述的桥接形式的多芯片封装构造，其中更包含一散热片，该散热片设置于该载板至下表面。
19.如权利要求18所述的桥接形式的多芯片封装构造，其中更包含复数个焊球，该等焊球设置在该载板的上表面。
20.如权利要求17所述的桥接形式的多芯片封装构造，其中该开口内部具有一周壁，该第一芯片及该第二芯片更分别具有第三侧壁及一第四侧壁，且该第三侧壁及第四侧壁分别紧邻该周壁。
21.如权利要求17所述的桥接形式的多芯片封装构造，其中该第二芯片的主动表面、该第一芯片的主动表面及该载板的上表面为共平面的配置。
22.如权利要求20所述的桥接形式的多芯片封装构造，其中更包含一散热片，该散热片设置于该载板至下表面。
23.如权利要求21所述的桥接形式的多芯片封装构造，其中更包含一散热片，该散热片设置于该载板至下表面。
24.如权利要求22所述的桥接形式的多芯片封装构造，其中更包含复数个焊球，该等焊球设置在该载板的上表面。
25.如权利要求23所述的桥接形式的多芯片封装构造，其中更包含复数个焊球，该等焊球设置在该载板的上表面。
26.如权利要求17所述的桥接形式的多芯片封装构造，更包含复数条导电线，其中第一芯片藉该等导电线与该载板电性连接。
27.如权利要求17所述的桥接形式的多芯片封装构造，更包含复数条导电线，其中第二芯片藉该等导电线与该载板电性连接。
28.如权利要求20所述的桥接形式的多芯片封装构造，更包含至少一第二导电体，其中第一芯片藉该等第二导电体与该载板电性连接。
29.如权利要求20所述的桥接形式的多芯片封装构造，更包含至少一第二导电体，其中第二芯片藉该等第二导电体与该载板电性连接。
30.如权利要求21所述的桥接形式的多芯片封装构造，更包含至少一第二导电体，其中第一芯片藉该等第二导电体与该载板电性连接。
31.如权利要求21所述的桥接形式的多芯片封装构造，更包含至少一第二导电体，其中第二芯片藉该等第二导电体与该载板电性连接。
CNB031562701A 2003-09-02 2003-09-02 桥接形式的多芯片封装构造 Expired - Lifetime CN100474581C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031562701A CN100474581C (zh) 2003-09-02 2003-09-02 桥接形式的多芯片封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031562701A CN100474581C (zh) 2003-09-02 2003-09-02 桥接形式的多芯片封装构造

Publications (2)

Publication Number Publication Date
CN1591862A true CN1591862A (zh) 2005-03-09
CN100474581C CN100474581C (zh) 2009-04-01

Family

ID=34598366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031562701A Expired - Lifetime CN100474581C (zh) 2003-09-02 2003-09-02 桥接形式的多芯片封装构造

Country Status (1)

Country Link
CN (1) CN100474581C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111491489A (zh) * 2020-04-10 2020-08-04 深圳国人无线通信有限公司 一种印制板组件
WO2021114281A1 (zh) * 2019-12-13 2021-06-17 华为技术有限公司 一种电子元件、带电子元件的电路板和电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021114281A1 (zh) * 2019-12-13 2021-06-17 华为技术有限公司 一种电子元件、带电子元件的电路板和电子设备
CN111491489A (zh) * 2020-04-10 2020-08-04 深圳国人无线通信有限公司 一种印制板组件
CN111491489B (zh) * 2020-04-10 2022-11-15 深圳国人无线通信有限公司 一种印制板组件

Also Published As

Publication number Publication date
CN100474581C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
CN1099711C (zh) 半导体器件及其制造方法
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1774804A (zh) 用于电子元件封装的emi屏蔽
CN1675765A (zh) 高功率mcm封装
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1581482A (zh) 电路模块
CN1138303C (zh) 树脂密封型半导体装置及其制造方法
CN1282240C (zh) 半导体装置
CN1279821A (zh) 应力衰减型电子元器件、布线板及其安装体
CN1197290A (zh) 半导体器件
CN2636411Y (zh) 多芯片封装结构
CN1309066C (zh) 半导体装置
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN1700459A (zh) 半导体芯片封装
CN1257544C (zh) 半导体装置的制造方法
CN1441490A (zh) 半导体装置及其制造方法
CN1591862A (zh) 桥接形式的多芯片封装构造
CN1806327A (zh) 连接盘栅格阵列型封装
CN1956179A (zh) 芯片封装结构及凸块制程
CN1314119C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090401

CX01 Expiry of patent term