CN1588985A - 数字视音频解码器 - Google Patents
数字视音频解码器 Download PDFInfo
- Publication number
- CN1588985A CN1588985A CN 200410070204 CN200410070204A CN1588985A CN 1588985 A CN1588985 A CN 1588985A CN 200410070204 CN200410070204 CN 200410070204 CN 200410070204 A CN200410070204 A CN 200410070204A CN 1588985 A CN1588985 A CN 1588985A
- Authority
- CN
- China
- Prior art keywords
- audio
- video
- decoder
- unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 49
- 230000015654 memory Effects 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 238000012545 processing Methods 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 26
- 238000001914 filtration Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000005236 sound signal Effects 0.000 claims description 9
- 238000013139 quantization Methods 0.000 claims description 6
- 230000009466 transformation Effects 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000004148 unit process Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明公开了一种数字视音频解码器，其由传输流处理器、视频解码器、音频解码器、内存控制器以及外部接口所组成；在传输流处理器和视频解码器之间设有压缩视频缓存区，在传输流处理器和音频解码器之间设有压缩音频缓存区，且在视频解码器的输出端设有解码视频缓存区；本发明的数字视音频解码器在整个的解码过程中，能有效地调节各个环节之间的数据流衔接，保证了解码过程中数据流畅顺传输，数据的流动基本上保持速度和流量的稳定，使得整个的解码效率被有效地发挥，解码器的成本也相对较低，解码器的性能价格比相比于现有技术较优。
Description
技术领域
本发明涉及一种数字视音频解码器，特别是指一种能在解码过程中有效地调节各个环节之间的数据流衔接，保证解码过程中数据流畅顺传输且兼容多种视音频标准的装置。
背景技术
随着数字电视技术的发展，对于视音频流进行解码的技术层出不穷；中国专利96116754.8：“视频数据解码器及其解码方法”，98126137.X：“视频解码的数字信源解码器”，9812 5272.9：“数字信源解码器”，分别描述了几种适用于MPEG2的视频解码器技术。但是，这些技术只适用于MPEG2码流的解码，并无通用性。并且，而且这些现有的解码技术并没有考虑到：在整个解码过程中，在解码的各个环节上，如何有效地调节各个环节之间的数据流衔接，使得被解码数据在整个解码过程中，既不会因前级环节处理过快而导致后级无法匹配而造成数据丢失或堆积，也不会因前级环节处理过慢而导致后级等待前级的现象。因此，上述的技术用于对高清晰度传输码流进行实时解码，会导致解码器的成本非常高。
中国专利98103215.X公开了一种《采用SDTV解码ASIC的HDTV视频解码器及其解码方法》，该方法揭示了一种采用SDTV解码ASIC来实现对DHTV视频解码。此方法只适用于MPEG2的码流，由于使用多个这种解码器才能达到高清解码的要求，所以，该解码器在物理上的限制对一般高清码流并无通用性和成本上的合理性。
发明内容
本发明所要解决的主要技术问题是提供一种数字视音频解码器，其能在解码过程中有效地调节各个环节之间的数据流衔接，保证解码过程中数据流畅顺传输的数字视音频解码器。
本发明所要解决的另一技术问题是提供一种数字视音频解码器，该解码其能够在接收到传输流的时候，自动适应该传输流所遵从的标准，实现对多种视音频数据的解码。
本发明是通过如下的技术方案解决上述技术问题的：
为了解决本法发明的第一个技术问题，具体的技术方案如下：
一种数字视音频解码器，由传输流处理器、视频解码器、音频解码器、内存控制器以及外部接口所组成；其中，传输流处理器将接收到的传输流分解为视频基本流、音频基本流，再将视频基本流、音频基本流分别传输给所述的视频解码器、音频解码器，进一步由视频解码器、音频解码器分别解码为可播放的视、音频信号，并通过所述的外部接口传输给显示终端和扬声器；内存控制器用于根据传输流处理器、视频解码器、音频解码器的解码操作分配、管理和控制相应的内部存储器；为了实现在整个解码过程中，各个单元能够以一种流水的方式顺畅地处理各个环节中的数据，使得解码过程中即不会发生数据“堵塞”的情况，又不会发生数据“断续”的情况，在所述的传输流处理器和视频解码器之间设有压缩视频缓存区，在传输流处理器和音频解码器之间设有压缩音频缓存区，且在视频解码器的输出端设有解码视频缓存区；所述的传输流处理器将所述的传输流分解为视频基本流、音频基本流后，分别存放到所述的压缩视频缓存区和压缩音频缓存区；在所述的视频解码器从所述的压缩视频缓存区读取视频基本流，对其进行解码，并将解码后的视频数据存放到解码视频缓存区中；所述的音频解码器从所述的压缩音频缓存区读取音频基本流，并对其进行解码后经外部接口输出。
为了解决本发明的另一个技术问题，采用了如下的技术方案：
在所述的数字视音频解码器的传输流处理器中，进一步设置一个以上的PID过滤单元，用于自动适应不同视音频标准的传输流。当本数字视音频解码器接收到符合不同标准传输流的时候，由不同的PID过滤单元将视频基本流根据不同的标准发送给相应的视频解码器。
本发明还进一步提供了利用所述的数字视音频解码器构成数字视音频播放装置的技术方案，具体如下：所述的数字视音频播放装置由上述的数字视音频解码器、主处理器、调谐器、视频播放模块和音频播放模块构成；数字视音频解码器和主处理器进行交互，在主处理器的控制下对经由调谐器解调的传输流进行解析、解码，并将解码后的视频数据和音频数据分别传送到视频播放模块、音频播放模块进行播出。
本发明的数字视音频解码器在整个的解码过程中，能有效地调节各个环节之间的数据流衔接，保证了解码过程中数据流畅顺传输，数据的流动基本上保持速度和流量的稳定，使的整个的解码效率被有效地发挥，解码器的成本也相对较低，解码器的性能价格比相比于现有技术较优。
由于采用了一个以上的PID过滤单元以及和这些过滤单元相对应的一个以上的视频解码器，当本数字视音频解码器接收到符合不同标准传输流的时候，由不同的PID过滤单元将视频基本流根据不同的标准发送给相应的视频解码器，使得本发明的解码器可以适用于多种视音频标准。
本发明的数字视音频播放装置给出了一个采用本发明数字视音频解码器的具体实例，利用上述解码器的特性，该播放装置可以兼容多种视音频标准，同时在播放视音频信息时，信号的处理流畅，高效。
附图说明
图1为本发明数字视音频解码器的结构原理示意图；
图2为本发明数字视音频解码器中先入先出存储器的原理示意图；
图3为图1所示数字视音频解码器一实施例的结构示意图；
图4为本发明数字视音频解码器中视频解码器的结构示意图；
图5为图4所示数字视音频解码器的处理过程的流程图；
图6为本发明数字视音频解码器中音频解码器的结构示意图；
图7为本发明数字视音频播放装置的结构示意图。
具体实施方式
以下结合附图和具体的实施例对本发明作进一步的详细说明：
参见图1，本发明的数字视音频解码器，基本由传输流处理器、视频解码器、音频解码器、内存控制器以及外部接口所组成；其中，传输流处理器将接收到的传输流分解为视频基本流、音频基本流，再将视频基本流、音频基本流分别传输给所述的视频解码器、音频解码器，进一步由视频解码器、音频解码器分别解码为可播放的视、音频信号，并通过所述的外部接口传输给显示终端和扬声器；内存控制器用于根据传输流处理器、视频解码器、音频解码器的解码操作分配、管理和控制相应的内部存储器。
参见图2，本发明的一个重要特征是在上述的解码器中设置一些先入先出存储器(以下简称FIFO)。这些FIFO被设置在上述的各个处理单元的前级，成为各个处理单元的前置FIFO。设置该FIFO的目的在于：各个处理单元在处理相关数据时，从其前置的FIFO中读取，在处理结束后，将处理好的数据存放到其后下一处理单元的前置FIFO之中。每当各级处理单元对其前级处理单元发来的数据进行处理之前，首先要检测：其后级处理单元的前置FIFO是否有空余的存储空间，用于存放处理后的数据；如果没有空余空间，则暂停从其前置FIFO中读取数据和处理的操作，直到其后级处理单元的前置FIFO中存在空闲空间时再启动继续操作。而后级处理单元一旦检测到前置FIFO中有数据，就全速处理。这样，整个的处理流程就能够保证通畅，不会发生数据堵塞的现象。
参见图3，基于上述的原理，在本发明的数字视音频解码器中，在传输流处理器和视频解码器之间设有压缩视频缓存区CPB，在传输流处理器和音频解码器之间设有压缩音频缓存区CAP，且在视频解码器的输出端设有解码视频缓存区DPB；这些缓存区都由FIFO构成，传输流处理器将所述的传输流分解为视频基本流、音频基本流后，分别存放到所述的压缩视频缓存区CPB和压缩音频缓存区CAB；视频解码器从所述的压缩视频缓存区CPB读取视频基本流，对其进行解码，并将解码后的视频数据存放到解码视频缓存区DPB中；而音频解码器从所述的压缩音频缓存区读取音频基本流，并对其进行解码后经外部接口输出。
参见图4，图2中所述的处理单元的结构，同样在视频解码器中采用，因此，本发明的视频解码器由变长码解码器、反量化单元、反变换单元、帧内预测单元、去块效应单元、帧存储单元顺序连接构成，控制微处理器和所有的处理单元连接，用于提供整个解码过程中的解码控制信号；在变长码解码器和帧内预测单元之间还另设有运动补偿单元。在变长码解码单元后面的所有处理单元之前，都设有FIFO，这样，在整个的解码过程中，依照本发明的设计思想，构成前后各级处理单元相互协调的结构，使得被处理的数据流动顺畅。
其中，变长码解码器可以解码/解析视频流中所有的变长码，它和控制微处理器结合在一起，实现码流语法的完全解析；控制微处理器是视频解码器的中央控制单元，它提供解码器中所有需要的控制信号；反量化单元、反变换单元、运动补偿单元、帧内预测单元、帧存储单元、去块效应单元各自执行解码过程中的处理操作，这些操作依据不同的标准而设置。
作为中央控制单元，控制微处理器执行以下任务：
1、视频软、硬件的初始化；
2、指挥变长码解码器执行码流的分析操作，直到宏块的头部分；
3、处理所有宏块以上的任务，包括出错处理、参考帧及显示帧的管理、序列头/图像头/条带头的解析；
4、在宏块解码时，指挥变长码解码器解析宏块头信息，该头信息将作为公用信息被用于所有处理单元；
5、控制变长码解码器解析所有其他宏块级的语法元素，并通过变长码解码器发送控制信息控制其他处理单元执行相应的操作。所有宏块级算法有关的任务将由各个处理单元各自完成。各个处理单元在处理完宏块后，将它们的状态和出错信息发还给控制微处理器。
除了变长码解码器之外，所有其他的处理单元只执行宏块以下的操作。
所述的变长码解码器执行如下的操作：
当原始码流在外部住控制器的引导下直接进入变长码解码器后，变长码解码器提取所有视频PES流的语法元素，并对所有语法元素进行解码，解析完的语法元素然后被传送到其他下游处理单元进行进一步的处理；控制微处理器直接对变长码解码器的语法解析进行控制。变长码解码器解析所有的块系数并向其他处理单元传递控制微处理器软件所产生的控制命令和参数。变长码解码器与控制微处理器可以通过协处理器端口交换信息。
其他的处理单元按照视频解码的功能规定的执行相应的解码操作。例如：反量化单元对块系数实行反量化操作。需要注意的是：所有处理单元必须在一个宏块时间内完成对应于所处理宏块的相应操作，以保证整个流水线的通畅。为了保证流水线的通畅，所有处理单元都前置一个FIFO以接收由前级处理单元的数据输入；一旦检测到前置FIFO有数据，该处理单元则以全速处理该数据。本发明的一个重要的技术特征就是：所有必要的数据和控制信息都从处理单元的前置FIFO中取得。
一个处理单元需要设置多个前置FIFO，是由其前级的处理单元数量确定的。例如，帧内预测模块就有四个前置FIFO：命令FIFO(来自变长码解码器)，帧内预测模式(来自于变长码解码器)，宏块数据FIFO(来自于反变换模块)，和帧间预测数据FIFO(来自于运动补偿模块)。
假如一个处理单元具有多个前置FIFO，该处理单元还需要同步这些FIFO的数据获取，所用的规则是：命令FIFO具有最高控制权，控制数据第二(如帧内预测模式)，从上游来的数据最后。
当后级处理单元的前置FIFO没有剩余空间时，前级处理单元也不能继续处理新的数据。所以，一个处理单元不但要检测其自身的前置FIFO，也要检测其后级处理单元的前置FIFO是否有足够空间接纳传送过来的数据。
基于上述的方案，本发明的每个处理单元都设有前置FIFO，每个处理单元的处理速度满足相应的处理速度要求。只要每个处理单元的前置FIFO的深度合适，它们都会处于忙碌状态而不会停下来。
上述的速度要求是：每个处理单元必须在宏块时间内完成对一个宏块的相应处理。这样，宏块数据就可以自由地流过整个流水结构而无任何阻碍。
控制信息也和宏块信息一样流过整个流水结构。
在正常工作状态下，控制微处理器通过变长码解码器来检测其它模块前置命令FIFO的空满状态以向这些FIFO发送命令和控制信息。
参见图5，所述的运动补偿单元由运动向量预测单元、参考帧读取单元、1/4像素差值单元顺序连接构成，各个处理单元之前都设有前置FIFO，其作用与上述各个FIFO的作用相同，以满足流水性能上的需要。每个处理单元的前置FIFO必须设置合适以允许流水能够运行流畅，没有阻塞。通常的规定是：每个模块的前置FIFO必须能容纳两个宏块的数据。一个处理单元必须在它所有的输入路径中具有相匹配的前置FIFO容量设置。
参见图6，音频解码器，可以采用一个通用DSP(Digital SignalProcessor，数字信号处理器)或微处理器实现其解码的基本功能，例如，所有音频处理由DSP运行其内部固化的软件来完成。与上述的视频解码器一样，音频解码器中同样设有FIFO用于辅助音频流的输入和输出，其中的输入缓存、输出缓存单元都是由FIFO构成，音频流先输入到输入缓存单元中，由DSP读取并进行解码，在解码过程中产生的中间结果和DSP用于执行的代码，存放在存储器SRAM之中。DSP输出的解码数据存放到输出缓存单元之中，经过与PCM单元产生的音频数据混合，输出到外部的播放设备。
所述的传输流处理器用于实现传输流的分解，该传输流处理器将传输流分解为视频基本流、音频基本流、数据基本流，同时支持私有数据节的分解。该传输流处理器可以包括多个节目号(Program ID，简称PID)过滤单元和多个数据节(Section)的过滤、PCR同步、音视频同步、解扰/条件接收等处理模块。例如，当传输流处理器中设有多个PID的过滤单元时，还需要对应地设置同样数量的视频或音频解码器，以实现对符合不同标准的传输流的分解和解码。另外，对于加密的传输流，还需要先由设置在传输流处理器中的解扰/条件接收模块进行解扰或解密后再进行后续的分解处理。
本发明的数字视音频解码器同时会有多个处理单元请求对外部公用内存进行读写操作，因此，需要内存控制器对各种内存器件，例如：静态内存(SRAM)、单数据率同步动态内存(SDR SDRAM)、双数据率同步动态内存等(DDR SDRAM)，进行控制和管理。因此，所述的内存控制器用来执行下列任务：
1) 根据优先级对所有请求者进行排队；
2) 将读和写的数据组织成流水形式以充分利用内存总线的带宽；
3) 产生实际物理内存所需要的信号时序并插入该内存所必须的其它任务如初始化、刷新周期、以及读取数据的锁存。
上述的所有FIFO都由内存控制器分配成环形、固定大小的存储结构。
参见图7，其为应用本发明数字视音频解码器的数字视音频播放装置，该播放装置由上述的数字视音频解码器、主处理器、调谐器、视频播放模块和音频播放模块构成；主处理器与数字视音频解码器进行交互，在主处理器的控制下，数字视音频解码器对从调谐器输入的传输流进行解析、解码，并将解码后的视频数据和音频数据分别传送到视频播放模块、音频播放模块进行播出。
本发明的视频播放模块由显示控制器、图形加速器和视频数模转换单元构成；显示控制器从所述视频解码器的解码视频缓存区中读取解码后的视频数据，并将接收图形加速器所产生的图形处理信号，对所述的视频解码数据进行处理，并将处理后的视频数据发送给视频数模转换单元；所述视频数模转换单元将所述视频数据转换为视频模拟输出信号，发送给外部的视频播放设备。
音频播放模块由音频混合器、脉冲码调制(Pulse Code Modulation，简称PCM)音频发生单元和音频数模转换单元构成；音频混合器从所述音频解码器的输出缓存器中读取解码后的音频数据，并将其与PCM音频发生单元所产生的音频信号进行混合处理，并将处理后的音频数据发送给音频数模转换单元；所述音频数模转换单元将音频混合器发送过来的音频数据转换为模拟输出信号，发送给外部的音频播放设备。
数字视音频播放装置还进一步设置有外部设备接口，用于将所述视频解码器、音频解码器输出的视频数据和音频数据按照相应的传输协议进行输出。这些外部设备接口为智能卡设备接口、键盘设备接口、红外传输接口、I2C输入输出接口、通用异步接发器(Universal Asynchronous ReceiverTransmitter，简称UART)接口之一或其任意接口的组合。
传输流处理器为视频解码器和音频解码器提供高层控制。外部主微处理器直接开启该系统码流处理器，然后后者再按顺序开启视频和音频解码器。解调后的传输流首先进入传输流处理器进行处理被分解成视频基本流、音频基本流和数据里流火数据节。这些数据被存储在外部内存之各自的缓存中，例如：数据节缓存区、压缩音频缓存区(CAB)、压缩视频缓存区(CPB)等。视频解码器读取压缩视频缓存区的视频基本流，对其解码，并将解压后的视频数据写入解码视频缓存区。接着，显示控制器将解码视频缓存区读取出来，按照合适的时序显示到显示终端上。
上述的解码器所使用的压缩码流、分解后的基本流和数据节、解压后的数据都可以存储于一个公用的外部缓存中，并由内存控制器进行控制和管理。
同样，音频解码器读取压缩音频缓存区的音频基本流，对其执行解压并直接输出到外部扬声器中，而不再写回解码器内存中。私有数据节也将由外部处理器以合适的方式读取以做进一步的处理。
上述的数字视音频解码器使用四种外部接口，其中，
系统流输入端采用串行或并行工业界传输码流通用接口做为传输流输入接口：
微处理器外部总线接口用于对数字音视频解码器的初始化、寄存器的读写、中断等；
视频输出接口用于将解码完的视频数据传输到其他功能模块以作显示。该接口可使用CCIR656(一种数字视频传输格式的国际标准)格式(或任何其他适用于标清视频的格式)传输标清视频信号、SMPTE-274M(一种数字视频传输格式的国际标准)或SMPTE-296M(一种数字视频传输格式的国际标准)传输高清视频信号(或任何其他适用于高清视频的格式)；
音频输出接口用于输出解码完毕的音频信号到其他音频播放单元；该接口可使用I2S(一种数字音频传输格式)或SPDIF格式(一种数字音频传输格式)并可支持多种采样数率。
最后应说明的是：以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或者等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围当中。
Claims (13)
1、一种数字视音频解码器，由传输流处理器、视频解码器、音频解码器、内存控制器以及外部接口所组成；其中，传输流处理器将接收到的传输流分解为视频基本流、音频基本流，再将视频基本流、音频基本流分别传输给所述的视频解码器、音频解码器，进一步由视频解码器、音频解码器分别解码为可播放的视、音频信号，并通过所述的外部接口传输给显示终端和扬声器；内存控制器用于根据传输流处理器、视频解码器、音频解码器的解码操作分配、管理和控制相应的内部存储器；其特征在于：
所述的传输流处理器和视频解码器之间设有压缩视频缓存区，在传输流处理器和音频解码器之间设有压缩音频缓存区，且在视频解码器的输出端设有解码视频缓存区；
所述的传输流处理器将所述的传输流分解为视频基本流、音频基本流后，分别存放到所述的压缩视频缓存区和压缩音频缓存区；
所述的视频解码器从所述的压缩视频缓存区读取视频基本流，对其进行解码，并将解码后的视频数据存放到解码视频缓存区中；
所述的音频解码器从所述的压缩音频缓存区读取音频基本流，并对其进行解码后经外部接口输出。
2、根据权利要求1所述的数字视音频解码器，其特征在于：所述的压缩视频缓存区、压缩音频缓存区以及解码视频缓存区分别由先入先出存储器构成。
3、根据权利要求1所述的数字视音频解码器，其特征在于：所述的视频解码器由变长码解码器、反量化单元、反变换单元、帧内预测单元、去块效应单元、帧存储单元、控制微处理器、运动补偿单元组成；其中，
变长码解码器、反量化单元、反变换单元、帧内预测单元、去块效应单元、帧存储单元顺序连接；运动补偿单元连接在变长码解码器和帧内预测单元之间；且在变长码解码器之后的各个单元之前均设有前置先入先出存储器；该前置先入先出存储器用于缓存前级单元处理的数据。
4、根据权利要求3所述的数字视音频解码器，其特征在于：所述的运动补偿单元由运动向量预测单元、参考帧读取单元和1/4像素差值单元顺序连接构成，在参考帧读取单元和1/4像素差值单元之前均设置有前置先入先出存储器，在1/4像素差值单元之后设有用于缓存该1/4像素差值单元输出到帧内预测单元的数据的先入先出存储器。
5、根据权利要求1所述的数字视音频解码器，其特征在于：所述的音频解码器由DSP连接PCM构成，在所述的DSP和PCM之间设有输出缓存器，用于对DSP解码的音频数据进行输出缓存。
6、根据权利要求1所述的数字视音频解码器，其特征在于：所述的传输流处理器进设有一个以上的PID过滤单元，用于自动适应不同视音频标准的传输流；相应地，所述的视/音频解码器为一个以上，并与所述的PID过滤单元相对应，用于接收所述PID过滤单元发送的基本视/音频流和相应的数据。
7、根据权利要求1所述的数字视音频解码器，其特征在于：所述的传输流处理器进一步设有解扰/条件接收模块，用于对传输流中的加密数据进行解密。
8、根据权利要求1所述的数字视音频解码器，其特征在于：所述的解码器中还设有数据节，用于存储传输流处理器从传输流中分解出来的数据基本流。
9、一种数字视音频播放装置，其特征在于：所述的播放装置由权利要求1-8所述任一数字视音频解码器、主处理器、调谐器、视频播放模块和音频播放模块构成；其中，
所述的数字视音频解码器和主处理器进行交互，在主处理器的控制下对经由调谐器解调的传输流进行解析、解码，并将解码后的视频数据和音频数据分别传送到视频播放模块、音频播放模块进行播出。
10、根据权利要求9所述的数字视音频播放装置，其特征在于：所述的视频播放模块由显示控制器、图形加速器和视频频数模转换单元构成；显示控制器从所述视频解码器的解码视频缓存区中读取解码后的视频数据，并将接收图形加速器所产生的图形处理信号，对所述的视频解码数据进行处理，并将处理后的视频数据发送给视频数模转换单元；所述视频数模转换单元将所述视频数据转换为视频模拟输出信号，发送给外部的视频播放设备。
11、根据权利要求9所述的数字视音频播放装置，其特征在于：所述的音频播放模块由音频混合器、PCM音频发生单元和音频数模转换单元构成；音频混合器从所述音频解码器的输出缓存器中读取解码后的音频数据，并将其与PCM音频发生单元所产生的音频信号进行混合处理，并将处理后的音频数据发送给音频数模转换单元；所述音频数模转换单元将音频混合器发送过来的音频数据转换为模拟输出信号，发送给外部的音频播放设备。
12、根据权利要求9所述的数字视音频播放装置，其特征在于：所述的数字视音频播放装置还进一步设置有外部设备接口，用于将所述视频解码器、音频解码器输出的视频数据和音频数据按照相应的传输协议进行输出。
13、根据权利要求12所述的数字视音频播放装置，其特征在于：所述的外部设备接口为智能卡设备接口、键盘设备接口、红外传输接口、I2C输入输出接口、UART接口之一或其任意接口的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100702049A CN1310498C (zh) | 2004-07-30 | 2004-07-30 | 数字视音频解码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100702049A CN1310498C (zh) | 2004-07-30 | 2004-07-30 | 数字视音频解码器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1588985A true CN1588985A (zh) | 2005-03-02 |
| CN1310498C CN1310498C (zh) | 2007-04-11 |
Family
ID=34604434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100702049A Expired - Lifetime CN1310498C (zh) | 2004-07-30 | 2004-07-30 | 数字视音频解码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1310498C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437801C (zh) * | 2006-05-22 | 2008-11-26 | 炬力集成电路设计有限公司 | 解码器解码过程中运行的Mips数的自动调节方法 |
| CN101873498A (zh) * | 2010-06-22 | 2010-10-27 | 深圳市融创天下科技发展有限公司 | 一种视频解码方法、装置及视音频播放系统 |
| CN102118645A (zh) * | 2009-12-31 | 2011-07-06 | 康佳集团股份有限公司 | 一种设置在机顶盒上的mp3播放系统及控制方法 |
| CN102523369A (zh) * | 2011-12-16 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 视频时序信号发生器及其实现方法 |
| CN103260017A (zh) * | 2013-05-30 | 2013-08-21 | 华为技术有限公司 | 视频处理方法、视频处理装置及视频处理系统 |
| CN105323635A (zh) * | 2015-10-27 | 2016-02-10 | 赵立峰 | 一种视频处理系统及方法 |
| WO2018228493A1 (zh) * | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 一种数据实时处理及存储装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899578A (en) * | 1995-12-25 | 1999-05-04 | Sony Corporation | Digital signal processor, processing method, digital signal recording/playback device and digital signal playback method |
| JP3491431B2 (ja) * | 1996-02-20 | 2004-01-26 | 株式会社日立製作所 | テレビジョン信号受信装置 |
| JP3975503B2 (ja) * | 1997-03-19 | 2007-09-12 | ソニー株式会社 | 情報再生装置及び再生方法 |
| JPH11146354A (ja) * | 1997-11-05 | 1999-05-28 | Toshiba Corp | 映像・オーディオ復号化装置 |
| JP3669913B2 (ja) * | 2000-10-06 | 2005-07-13 | シャープ株式会社 | ディジタル放送受信装置 |
| JP2003274367A (ja) * | 2002-03-14 | 2003-09-26 | Matsushita Electric Ind Co Ltd | 再生装置 |
-
2004
- 2004-07-30 CN CNB2004100702049A patent/CN1310498C/zh not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437801C (zh) * | 2006-05-22 | 2008-11-26 | 炬力集成电路设计有限公司 | 解码器解码过程中运行的Mips数的自动调节方法 |
| CN102118645A (zh) * | 2009-12-31 | 2011-07-06 | 康佳集团股份有限公司 | 一种设置在机顶盒上的mp3播放系统及控制方法 |
| CN101873498A (zh) * | 2010-06-22 | 2010-10-27 | 深圳市融创天下科技发展有限公司 | 一种视频解码方法、装置及视音频播放系统 |
| CN101873498B (zh) * | 2010-06-22 | 2013-05-08 | 深圳市融创天下科技股份有限公司 | 一种视频解码方法、装置及视音频播放系统 |
| CN102523369A (zh) * | 2011-12-16 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 视频时序信号发生器及其实现方法 |
| CN102523369B (zh) * | 2011-12-16 | 2015-03-18 | 杭州士兰微电子股份有限公司 | 视频时序信号发生器及其实现方法 |
| CN103260017A (zh) * | 2013-05-30 | 2013-08-21 | 华为技术有限公司 | 视频处理方法、视频处理装置及视频处理系统 |
| CN103260017B (zh) * | 2013-05-30 | 2016-09-28 | 华为技术有限公司 | 视频处理方法、视频处理装置及视频处理系统 |
| CN105323635A (zh) * | 2015-10-27 | 2016-02-10 | 赵立峰 | 一种视频处理系统及方法 |
| CN105323635B (zh) * | 2015-10-27 | 2020-09-25 | 威海元程信息科技有限公司 | 一种视频处理系统及方法 |
| WO2018228493A1 (zh) * | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 一种数据实时处理及存储装置 |
| US11178077B2 (en) | 2017-06-15 | 2021-11-16 | Huawei Technologies Co., Ltd. | Real-time data processing and storage apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1310498C (zh) | 2007-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1162007C (zh) | 从mpeg-2比特流中去除填充比特的可编程滤波器 | |
| US6263023B1 (en) | High definition television decoder | |
| US8738891B1 (en) | Methods and systems for command acceleration in a video processor via translation of scalar instructions into vector instructions | |
| US8068541B2 (en) | Systems and methods for transcoding bit streams | |
| US5982360A (en) | Adaptive-selection method for memory access priority control in MPEG processor | |
| WO2009133671A1 (ja) | ビデオ符号化・復号化装置 | |
| KR100504471B1 (ko) | 비디오 디코딩 시스템 | |
| US8462841B2 (en) | System, method and device to encode and decode video data having multiple video data formats | |
| US7944502B2 (en) | Pipelining techniques for deinterlacing video information | |
| US20090201949A1 (en) | Information Processing Apparatus And Method, And Program | |
| KR100666880B1 (ko) | 듀얼 비디오 디코딩 시스템 및 방법 | |
| JP2005510981A (ja) | 複数チャネル・ビデオトランスコーディング・システムおよび方法 | |
| WO2016110031A1 (zh) | 数据流的解码方法及装置 | |
| US20170365033A1 (en) | Image processing device | |
| KR20050090516A (ko) | 비디오 디코딩 시스템 | |
| CN105072353A (zh) | 一种基于多gpu的图像解码拼控算法 | |
| US8233534B2 (en) | Frame buffer compression and memory allocation in a video decoder | |
| CN1310498C (zh) | 数字视音频解码器 | |
| US7151800B1 (en) | Implementation of a DV video decoder with a VLIW processor and a variable length decoding unit | |
| US20070177519A1 (en) | Systems and methods for transcoding bit streams | |
| JP2009518960A (ja) | ハードウェア多標準対応ビデオデコーダ装置 | |
| Duardo et al. | An HDTV video coder IC for ATV receivers | |
| CN212367442U (zh) | 一种四路h.265编解码器 | |
| JP4214554B2 (ja) | 動画像復号化装置 | |
| CN101877791A (zh) | 一种视频网络传输中基于mpeg4的音视频同步控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ZHANXUN COMMUNICATIONS (SHANGHAI) CO., LTD. Free format text: FORMER OWNER: UNITED XINYUAN DIGITAL AUDIO-VIDEO TECHNOLOGY (BEIJING) CO., LTD. Effective date: 20070608 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070608 Address after: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park Lane 2288 newshow Center Building No. 1 Patentee after: Spreadtrum Communications (Shanghai) Inc. Address before: 100080 North building, room 6, 140 South Road, Haidian District Academy of Sciences, Beijing Patentee before: UNITED XINYUAN DIGITAL AUDIO V |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190315 Address after: 101399 Building 8-07, Ronghui Garden 6, Shunyi Airport Economic Core Area, Beijing Patentee after: Xin Xin finance leasing (Beijing) Co.,Ltd. Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park Lane 2288 newshow Center Building No. 1 Patentee before: Spreadtrum Communications (Shanghai) Inc. |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20050302 Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Assignor: Xin Xin finance leasing (Beijing) Co.,Ltd. Contract record no.: X2021110000008 Denomination of invention: Digital video and audio decoder Granted publication date: 20070411 License type: Exclusive License Record date: 20210317 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221018 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 101399 Building 8-07, Ronghui Garden 6, Shunyi Airport Economic Core Area, Beijing Patentee before: Xin Xin finance leasing (Beijing) Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070411 |